CN104425588B - Rfldmos器件及其制造方法 - Google Patents
Rfldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104425588B CN104425588B CN201310365072.1A CN201310365072A CN104425588B CN 104425588 B CN104425588 B CN 104425588B CN 201310365072 A CN201310365072 A CN 201310365072A CN 104425588 B CN104425588 B CN 104425588B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- silicon
- metal silicide
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 110
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 105
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 105
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 claims abstract description 94
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 247
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 132
- 229910052710 silicon Inorganic materials 0.000 claims description 132
- 239000010703 silicon Substances 0.000 claims description 132
- 238000000407 epitaxy Methods 0.000 claims description 69
- 150000002500 ions Chemical class 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 30
- 229910052719 titanium Inorganic materials 0.000 claims description 30
- 239000010936 titanium Substances 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 238000005275 alloying Methods 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 238000004151 rapid thermal annealing Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000006641 stabilisation Effects 0.000 abstract description 5
- 238000011105 stabilization Methods 0.000 abstract description 5
- 230000008719 thickening Effects 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种RFLDMOS器件，在多晶硅栅的顶部表面形成的第一金属硅化物层的厚度大于在源漏区表面形成的第二金属硅化物层的厚度，第二金属硅化物层形成在源区和漏区的接触孔底部。本发明还公开了一种RFLDMOS器件的制造方法。本发明通过第一金属硅化层的加厚能降低栅极的电阻，容易保证栅极低电阻；能通过降低第二金属硅化物层的厚度来降低第二金属硅化物层对源区和漏区的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定，从而能整体提高器件的击穿电压、提高器件的可靠性。本发明不需要额外采用光刻版来定义第二金属硅化物层的形成区域，能减少一个光刻工艺步骤，降低工艺成本。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种射频横向场效应晶体管（RF LDMOS）器件；本发明还涉及一种RFLDMOS器件的制造方法。
背景技术
射频横向场效应晶体管（RF LDMOS）是应用于射频基站和广播站的常用器件。如图1所示，是现有RFLDMOS器件的结构示意图，以N型器件为例，现有RFLDMOS器件包括：P型重掺杂即P+掺杂的硅衬底101，硅衬底101的掺杂浓度大于1e20cm-3；P型轻掺杂的硅外延层102，硅外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层102掺杂越低、厚度越厚；栅介质层如栅氧化层103和多晶硅栅104；N型漂移区105，形成于硅外延层102中；P型掺杂的沟道区106，沟道区105和漂移区106在横向上直接接触或通过硅外延层102连接；N型重掺杂即N+掺杂的源区107、漏区108；沟道引出区109，由形成于所述沟道区106中的P型重掺杂区组成，所述沟道引出区109和所述源区108接触。在源区107、漏区108和多晶硅栅104的表面形成有金属硅化物111；氧化硅层110用于定义出源区107、漏区108的形成金属硅化物110的区域。源区107表面的金属硅化物111还覆盖到沟道引出区109的表面。层间膜112，该层间膜112为金属前介质层（PMD）。下沉通孔113，穿过所述层间膜112、所述沟道引出区109、所述沟道区107和所述硅外延层102，所述下沉通孔113的底部进入到所述硅衬底101中，所述下沉通孔113用于实现所述源区107和所述硅衬底101的连接；在下沉通孔113的位于所述层间膜112底部的硅表面也形成有金属硅化物层。接触孔114，穿过层间膜112并和源区107和漏区108顶部的金属硅化物111接触，用于分别将源区107和漏区108引出，源区107和漏区108上方都有多个宽度较小的接触孔114组成。
在现有射频LDMOS工艺中，为了获得较小的栅极电阻，需要将栅极金属硅化物即多晶硅栅104上的金属硅化物111厚度做厚。由于源/漏极金属硅化物即源区107和漏区108上的金属硅化物111与栅极金属硅化物是同一步淀积形成的，导致源/漏极金属硅化物的厚度过厚，大量消耗了源区107和漏区108的N型重掺杂，从而致使射频LDMOS反向击穿时有较大的漏电流，击穿电压也不够稳定，从而导致器件可靠性的降低。
发明内容
本发明所要解决的技术问题是提供一种RFLDMOS器件，能保证栅极低电阻，同时又能减少源漏区的N型重掺杂的消耗，从而能提高器件的击穿电压、提高器件的可靠性。为此，本发明还提供一种RFLDMOS器件的制造方法。
为解决上述技术问题，本发明提供的RFLDMOS器件包括：
第一导电类型重掺杂的硅衬底。
第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。
漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度。
沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；所述沟道区和所述漂移区在横向上直接接触，或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接。
多晶硅栅，形成于所述硅外延层上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准。
漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
沟道引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述沟道引出区和所述源区接触。
在所述多晶硅栅的顶部表面形成有第一金属硅化物层，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻。
层间膜，所述层间膜覆盖形成有所述第一金属硅化物层的所述多晶硅栅，以及所述层间膜覆盖所述多晶硅栅外部的形成有所述源区、所述漏区和所述沟道引出区的所述硅外延层表面。
在所述源区和所述漏区的顶部分别形成有接触孔，所述接触孔穿过所述层间膜和对应的所述源区或所述漏区接触，在所述接触孔底部的所述源区或所述漏区表面增加了一次第二导电类型离子注入且在该第二导电类型离子注入区表面形成有第二金属硅化物层，所述第二金属硅化物层和其底部的第二导电类型离子注入区形成欧姆接触；所述源区顶部的所述接触孔和所述第二金属硅化物层还横向延伸到所述沟道引出区表面并和所述沟道引出区相接触。
下沉通孔，所述下沉通孔穿过所述层间膜、所述沟道引出区、所述沟道区和所述硅外延层，所述下沉通孔的底部进入到所述硅衬底中，所述下沉通孔用于实现所述源区和所述硅衬底的连接，所述下沉通孔的位于所述层间膜底部的硅表面形成有第三金属硅化物层，该第三金属硅化物层和其底部的硅形成欧姆接触。
所述第一金属硅化物层、所述第二金属硅化物层和所述第三金属硅化物层都由形成有硅表面的钛或氮化钛经快速热退火后形成，所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，所述第二金属硅化物层和所述第三金属硅化物层的厚度相同，通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定。
进一步的改进是，所述第一金属硅化物层由1000埃的第一钛层经快速热退火后形成；所述第二金属硅化物层和所述第三金属硅化物层由300埃的第二钛和氮化钛层经快速热退火后形成。
进一步的改进是，所述源区顶部的所述接触孔的宽度为0.6微米～0.8微米。
进一步的改进是，所述RFLDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述RFLDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
为解决上述技术问题，本发明提供的RFLDMOS器件的制造方法包括如下步骤：
步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层。
步骤二、在所述硅外延层表面依次淀积栅介质层、多晶硅，对所述多晶硅进行注入掺杂。
步骤三、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅。
步骤四、在形成有所述多晶硅栅的所述硅外延层中进行全面第二导电类型离子注入，由位于所述多晶硅栅第二侧的第二导电类型离子注入区组成漂移区，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度。
步骤五、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准；进行快速热退火推进，快速热退火推进后所述沟道区和所述漂移区都相所述多晶硅栅底部扩散，所述沟道区和所述漂移区在横向上直接接触、或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接；所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
步骤六、光刻定义出源区和漏区，进行第二导电类型重掺杂离子注入形成所述源区和所述漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
步骤七、光刻定义出沟道引出区，进行第一导电类型重掺杂离子注入形成所述沟道引出区，所述沟道引出区和所述源区接触。
步骤八、在形成所述沟道引出区后的所述硅外延层正面淀积氧化硅层，所述氧化硅层覆盖所述多晶硅栅顶部、侧部表面以及所述多晶硅栅外部的所述硅外延层表面。
步骤九、采用干法刻蚀工艺将所述多晶硅栅顶部表面的所述氧化硅层去除，所述多晶硅栅侧部表面和外部的所述氧化硅层保留，所述多晶硅栅侧部表面的所述氧化硅层作为所述多晶硅栅的侧墙。
步骤十、淀积第一钛层，所述第一钛层和所述多晶硅栅的顶部表面接触并延伸到所述多晶硅栅外部的所述氧化硅层表面。
步骤十一、采用快速热退火工艺进行钛和硅的合金化，合金化后在所述多晶硅栅的顶部表面形成第一金属硅化物层；去除所述多晶硅栅外部的所述氧化硅层表面的所述第一钛层，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻。
步骤十二、在所述第一金属硅化物层和所述氧化硅层上形成层间膜。
步骤十三、采用光刻刻蚀工艺形成下沉通孔，所述下沉通孔穿过所述层间膜、所述沟道引出区、所述沟道区和所述硅外延层，所述下沉通孔的底部进入到所述硅衬底中，所述下沉通孔用于实现所述源区和所述硅衬底的连接。
步骤十四、在所述下沉通孔的位于所述层间膜底部的硅中进行第一导电类型离子注入。
步骤十五、采用光刻刻蚀工艺在所述源区和所述漏区的顶部分别形成接触孔，所述接触孔穿过所述层间膜和对应的所述源区或所述漏区接触。
步骤十六、在所述接触孔底部的所述源区或所述漏区表面进行第二导电类型离子注入。
步骤十七、淀积第二钛和氮化钛层，采用快速热退火工艺进行钛和硅的合金化，合金化后在所述源区和所述漏区表面都形成第二金属硅化物层、在所述下沉通孔的位于所述层间膜底部的硅表面形成第三金属硅化物层；所述第二金属硅化物层和其底部的第二导电类型离子注入区形成欧姆接触，所述第三金属硅化物层和其底部的硅形成欧姆接触；所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，所述第二金属硅化物层和所述第三金属硅化物层的厚度相同，通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定。
步骤十八、生长金属钨将所述接触孔和所述下沉通孔完全填满。
进一步的改进是，步骤十中所述第一钛层的厚度为1000埃，步骤十七中所述第二钛和氮化钛层的厚度为300埃。
进一步的改进是，步骤二中所述栅介质层的材料为氧化层，所述栅介质层的厚度为150埃～300埃，所述多晶硅的厚度为3000埃。
进一步的改进是，步骤八中所述氧化硅层的厚度为800埃。
进一步的改进是，步骤十五中所述源区顶部的所述接触孔的宽度为0.6微米～0.8微米。
进一步的改进是，所述RFLDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述RFLDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
本发明能够实现多晶硅栅的顶部表面形成的第一金属硅化物层和源区和漏区表面形成的第二金属硅化物层厚度不一样的设置，且第一金属硅化物层的厚度大于第二金属硅化物层的厚度，通过第一金属硅化层的加厚能降低栅极的电阻，容易保证栅极低电阻；第二金属硅化物层的厚度不会随着第一金属硅化层的厚度的增加而增加，能通过降低第二金属硅化物层的厚度来降低第二金属硅化物层对源区和漏区的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定，从而能整体提高器件的击穿电压、提高器件的可靠性。另外，本发明的源区和漏区表面形成的第二金属硅化物层直接形成在接触孔的顶部，所以不需要另外再采用光刻版来定义源区和漏区表面的第二金属硅化物层的形成区域，所以能减少一个光刻工艺步骤，降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有RFLDMOS器件的结构示意图；
图2是本发明实施例RFLDMOS器件的结构示意图；
图3A-图3K是本发明实施例方法各步骤中RFLDMOS器件的结构示意图。
具体实施方式
如图2所示，是本发明实施例RFLDMOS器件的结构示意图；本发明实施例RFLDMOS器件包括：
第一导电类型重掺杂的硅衬底1。
第一导电类型掺杂的硅外延层2，该硅外延层2形成于所述硅衬底1表面上。
第一导电类型重掺杂的硅衬底1。硅衬底1的掺杂浓度大于1e20cm-3。
第一导电类型掺杂的硅外延层2，该硅外延层2形成于所述硅衬底1表面上。所述硅外延层2的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层2掺杂越低、厚度越厚；较佳为，硅外延层2的掺杂浓度范围5×1014cm-3至2×1015cm-3。
漂移区5，由形成于所述硅外延层2的选定区域中的第二导电类型离子注入区组成，所述漂移区5的顶部表面和所述硅外延层2的顶部表面相平、所述漂移区5的深度小于所述硅外延层2的厚度。
沟道区6，由形成于所述硅外延层2的选定区域中的第一导电类型离子注入区组成，所述沟道区6的顶部表面和所述硅外延层2的顶部表面相平、所述沟道区6的深度小于所述硅外延层2的厚度；所述沟道区6和所述漂移区5在横向上直接接触，或者所述沟道区6和所述漂移区5在横向上通过所述硅外延层2相连接。
多晶硅栅4，形成于所述硅外延层2上方，所述多晶硅栅4和所述硅外延层2间隔离有栅介质层3，所述多晶硅栅4覆盖部分所述沟道区6并延伸到所述漂移区5上方，被所述多晶硅栅4覆盖的所述沟道区6表面用于形成沟道。所述栅介质层3的材料为氧化层，厚度为300埃左右。所述多晶硅栅4的厚度为3000埃左右。
源区7，由形成于所述沟道区6中的第二导电类型重掺杂区组成，所述源区7和所述多晶硅栅4的第一侧自对准。
漏区8，由形成于所述漂移区5中的第二导电类型重掺杂区组成，所述漏区8和所述多晶硅栅4的第二侧相隔一横向距离。
沟道引出区9，由形成于所述沟道区6中的第一导电类型重掺杂区组成，所述沟道引出区9和所述源区7接触。
在所述多晶硅栅4的顶部表面形成有第一金属硅化物层11a，通过增加所述第一金属硅化物层11a的厚度降低所述多晶硅栅4的寄生电阻。氧化硅层10为金属硅化物阻挡层并用于定义出所述第一金属硅化物层11a的形成区域。所述氧化硅层10的厚度为800埃左右。
层间膜12，该层间膜12即为金属前介质层（PMD），所述层间膜12叠加在所述氧化硅层10上，所述层间膜12覆盖形成有所述第一金属硅化物层11a的所述多晶硅栅4，以及所述层间膜12覆盖所述多晶硅栅4外部的形成有所述源区7、所述漏区8和所述沟道引出区9的所述硅外延层2表面。
在所述源区7和所述漏区8的顶部分别形成有接触孔14，所述接触孔14穿过所述层间膜12、氧化硅层10和对应的所述源区7或所述漏区8接触，在所述接触孔14底部的所述源区7或所述漏区8表面增加了一次第二导电类型离子注入且在该第二导电类型离子注入区表面形成有第二金属硅化物层11b，所述第二金属硅化物层11b和其底部的第二导电类型离子注入区形成欧姆接触。所述源区7顶部的所述接触孔14和所述第二金属硅化物层11b还横向延伸到所述沟道引出区9表面并和所述沟道引出区9相接触。所述源区7顶部的所述接触孔14的宽度为0.6微米～0.8微米，比现有器件中的源区顶部的接触孔的宽度要大。
下沉通孔13，所述下沉通孔13穿过所述层间膜12、所述氧化硅层10、所述沟道引出区9、所述沟道区6和所述硅外延层2，所述下沉通孔13的底部进入到所述硅衬底1中，所述下沉通孔13用于实现所述源区7和所述硅衬底1的连接，所述下沉通孔13的位于所述层间膜12底部的硅表面形成有第三金属硅化物层11c，所述第三金属硅化物层11c和其底部的硅形成欧姆接触。
所述第一金属硅化物层11a、所述第二金属硅化物层11b和所述第三金属硅化物层11c都由形成有硅表面的钛或氮化钛经快速热退火后形成，所述第一金属硅化物层11a的厚度大于所述第二金属硅化物层11b的厚度，所述第二金属硅化物层11b和所述第三金属硅化物层11c的厚度相同，通过降低所述第二金属硅化物层11b的厚度来降低所述第二金属硅化物层11b对所述源区7和所述漏区8的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定。较佳为，所述第一金属硅化物层11a由1000埃的第一钛层经快速热退火后形成；所述第二金属硅化物层11b和所述第三金属硅化物层11c由300埃的第二钛和氮化钛层经快速热退火后形成。
所述接触孔14和所述下沉通孔13中填满有金属钨。
本发明实施例RFLDMOS器件的结构既适用于N型器件，也适用于P型器件。当本发明实施例RFLDMOS器件为N型器件时，所述第一导电类型为P型，所述第二导电类型为N型；或者，当本发明实施例RFLDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
如图3A至图3K所示，是本发明实施例方法各步骤中RFLDMOS器件的结构示意图。本发明实施例RFLDMOS器件的制造方法包括如下步骤：
步骤一、如图3A所示，在第一导电类型重掺杂的硅衬底1表面上外延生长形成第一导电类型掺杂的硅外延层2。所述硅衬底1的掺杂浓度大于1e20cm-3。所述硅外延层2的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层2掺杂越低、厚度越厚。较佳为，硅外延层2的掺杂浓度范围5×1014cm-3至2×1015cm-3。
步骤二、如图3A所示，在所述硅外延层2表面依次淀积栅介质层3、多晶硅4，对所述多晶硅4进行注入掺杂。所述栅介质层3的材料为氧化层，厚度为300埃左右。所述多晶硅栅4的厚度为3000埃左右。
步骤三、如图3B所示，采用光刻刻蚀工艺对所述多晶硅4进行刻蚀形成多晶硅栅4。所述多晶硅栅4的图形由光刻胶5a定义。
步骤四、如图3B所示，在形成有所述多晶硅栅4的所述硅外延层2中进行全面第二导电类型离子注入，该全面第二导电类型离子注入时步骤三中定义所述多晶硅上4的所述光刻胶5a可以保留。
由位于所述多晶硅栅4第二侧的第二导电类型离子注入区组成漂移区5，所述漂移区5的顶部表面和所述硅外延层2的顶部表面相平、所述漂移区5的深度小于所述硅外延层2的厚度。
步骤五、如图3C所示，在所述硅外延层2的选定区域中的进行第一导电类型离子注入形成沟道区6，形成所述沟道区6的选定区域由光刻工艺形成的光刻胶5a图形定义、且所述沟道区6的选定区域和所述多晶硅栅4的第一侧自对准；进行快速热退火推进，快速热退火推进后所述沟道区6和所述漂移区5都相所述多晶硅栅4底部扩散，所述沟道区6和所述漂移区5在横向上直接接触、或者所述沟道区6和所述漂移区5在横向上通过所述硅外延层2相连接；所述沟道区6的顶部表面和所述硅外延层2的顶部表面相平、所述沟道区6的深度小于所述硅外延层2的厚度；被所述多晶硅栅4覆盖的所述沟道区6表面用于形成沟道。
步骤六、如图3D所示，光刻定义出源区7和漏区8，进行第二导电类型重掺杂离子注入形成所述源区7和所述漏区8，所述源区7和所述多晶硅栅4的第一侧自对准；所述漏区8和所述多晶硅栅4的第二侧相隔一横向距离。
步骤七、如图3D所示，光刻定义出沟道引出区9，进行第一导电类型重掺杂离子注入形成所述沟道引出区9，所述沟道引出区9和所述源区7接触。
步骤八、如图3E所示，在形成所述沟道引出区9后的所述硅外延层2正面淀积氧化硅层10，所述氧化硅层10覆盖所述多晶硅栅4顶部、侧部表面以及所述多晶硅栅4外部的所述硅外延层2表面。所述氧化硅层10的厚度为800埃。
步骤九、如图3F所示，采用干法刻蚀工艺将所述多晶硅栅4顶部表面的所述氧化硅层10去除，所述多晶硅栅4侧部表面和外部的所述氧化硅层10保留，所述多晶硅栅4侧部表面的所述氧化硅层10作为所述多晶硅栅4的侧墙。
步骤十、如图3G所示，淀积第一钛层，所述第一钛层和所述多晶硅栅4的顶部表面接触并延伸到所述多晶硅栅4外部的所述氧化硅层10表面。所述第一钛层的厚度为1000埃。
步骤十一、如图3G所示，采用快速热退火工艺进行钛和硅的合金化，合金化后在所述多晶硅栅4的顶部表面形成第一金属硅化物层11a；去除所述多晶硅栅4外部的所述氧化硅层10表面的所述第一钛层，通过增加所述第一金属硅化物层11a的厚度降低所述多晶硅栅4的寄生电阻。
步骤十二、如图3H所示，在所述第一金属硅化物层11a和所述氧化硅层10上形成层间膜12。所述层间膜12叠加在所述氧化硅层10上，所述层间膜12覆盖形成有所述第一金属硅化物层11a的所述多晶硅栅4，以及所述层间膜12覆盖所述多晶硅栅4外部的形成有所述源区7、所述漏区8和所述沟道引出区9的所述硅外延层2表面。
步骤十三、如图3I所示，采用光刻刻蚀工艺形成下沉通孔13，所述下沉通孔13穿过所述层间膜12、所述沟道引出区9、所述沟道区6和所述硅外延层2，所述下沉通孔13的底部进入到所述硅衬底1中，所述下沉通孔13用于实现所述源区7和所述硅衬底1的连接。
步骤十四、如图3I所示，在所述下沉通孔13的位于所述层间膜12底部的硅中进行第一导电类型离子注入。
步骤十五、如图3J所示，采用光刻刻蚀工艺在所述源区7和所述漏区8的顶部分别形成接触孔14，所述接触孔14的刻蚀区域由光刻胶5a图形定义。所述接触孔14穿过所述层间膜12和对应的所述源区7或所述漏区8接触。所述源区7顶部的所述接触孔14的宽度为0.6微米～0.8微米。
步骤十六、如图3J所示，在所述接触孔14底部的所述源区7或所述漏区8表面进行第二导电类型离子注入。
步骤十七、如图3K所示，淀积第二钛和氮化钛层，所述第二钛和氮化钛层的厚度为300埃。采用快速热退火工艺进行钛和硅的合金化，合金化后在所述源区7和所述漏区8表面都形成第二金属硅化物层11b、在所述下沉通孔13的位于所述层间膜12底部的硅表面形成第三金属硅化物层11c；所述第二金属硅化物层11b和其底部的第二导电类型离子注入区形成欧姆接触，所述第三金属硅化物层11c和其底部的硅形成欧姆接触；所述第一金属硅化物层11a的厚度大于所述第二金属硅化物层11b的厚度，所述第二金属硅化物层11b和所述第三金属硅化物层11c的厚度相同，通过降低所述第二金属硅化物层11b的厚度来降低所述第二金属硅化物层11b对所述源区7和所述漏区8的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定。
步骤十八、生长金属钨将所述接触孔14和所述下沉通孔13完全填满。
本发明实施例方法中，所述RFLDMOS器件能为N型器件或P型器件，当本发明实施例方法形成的RFLDMOS器件为N型器件时，所述第一导电类型为P型，所述第二导电类型为N型；此时步骤五中所述沟道区6的P型离子注入的能量为50kev左右，注入剂量为1E12cm-2～1E13cm-2；步骤六中所述源区7和所述漏区8的N型重掺杂离子注入的剂量为1E15cm-2左右。
当本发明实施例一方法形成的RFLDMOS器件为P型器件时，所述第一导电类型为N型，所述第二导电类型为P型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种RFLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层；
步骤二、在所述硅外延层表面依次淀积栅介质层、多晶硅，对所述多晶硅进行注入掺杂；
步骤三、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅；
步骤四、在形成有所述多晶硅栅的所述硅外延层中进行全面第二导电类型离子注入，由位于所述多晶硅栅第二侧的第二导电类型离子注入区组成漂移区，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；
步骤五、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准；进行快速热退火推进，快速热退火推进后所述沟道区和所述漂移区都向所述多晶硅栅底部扩散，所述沟道区和所述漂移区在横向上直接接触、或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接；所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
步骤六、光刻定义出源区和漏区，进行第二导电类型重掺杂离子注入形成所述源区和所述漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧相隔一横向距离；
步骤七、光刻定义出沟道引出区，进行第一导电类型重掺杂离子注入形成所述沟道引出区，所述沟道引出区和所述源区接触；
步骤八、在形成所述沟道引出区后的所述硅外延层正面淀积氧化硅层，所述氧化硅层覆盖所述多晶硅栅顶部、侧部表面以及所述多晶硅栅外部的所述硅外延层表面；
步骤九、采用干法刻蚀工艺将所述多晶硅栅顶部表面的所述氧化硅层去除，所述多晶硅栅侧部表面和外部的所述氧化硅层保留，所述多晶硅栅侧部表面的所述氧化硅层作为所述多晶硅栅的侧墙；
步骤十、淀积第一钛层，所述第一钛层和所述多晶硅栅的顶部表面接触并延伸到 所述多晶硅栅外部的所述氧化硅层表面；
步骤十一、采用快速热退火工艺进行钛和硅的合金化，合金化后在所述多晶硅栅的顶部表面形成第一金属硅化物层；去除所述多晶硅栅外部的所述氧化硅层表面的所述第一钛层，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻；
步骤十二、在所述第一金属硅化物层和所述氧化硅层上形成层间膜；
步骤十三、采用光刻刻蚀工艺形成下沉通孔，所述下沉通孔穿过所述层间膜、所述沟道引出区、所述沟道区和所述硅外延层，所述下沉通孔的底部进入到所述硅衬底中，所述下沉通孔用于实现所述源区和所述硅衬底的连接；
步骤十四、在所述下沉通孔的位于所述层间膜底部的硅中进行第一导电类型离子注入；
步骤十五、采用光刻刻蚀工艺在所述源区和所述漏区的顶部分别形成接触孔，所述接触孔穿过所述层间膜和对应的所述源区或所述漏区接触；
步骤十六、在所述接触孔底部的所述源区或所述漏区表面进行第二导电类型离子注入；
步骤十七、淀积第二钛和氮化钛层，采用快速热退火工艺进行钛和硅的合金化，合金化后在所述源区和所述漏区表面都形成第二金属硅化物层、在所述下沉通孔的位于所述层间膜底部的硅表面形成第三金属硅化物层，所述第二金属硅化物层和其底部的第二导电类型离子注入区形成欧姆接触，所述第三金属硅化物层和其底部的硅形成欧姆接触；所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，所述第二金属硅化物层和所述第三金属硅化物层的厚度相同，通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使RFLDMOS器件的反向击穿电压稳定；
步骤十八、生长金属钨将所述接触孔和所述下沉通孔完全填满。
2.如权利要求1所述方法，其特征在于：步骤十中所述第一钛层的厚度为1000埃，步骤十七中所述第二钛和氮化钛层的厚度为300埃。
3.如权利要求1所述方法，其特征在于：步骤二中所述栅介质层的材料为氧化层，所述栅介质层的厚度为150埃～300埃，所述多晶硅的厚度为3000埃。
4.如权利要求1所述方法，其特征在于：步骤八中所述氧化硅层的厚度为800埃。
5.如权利要求1所述方法，其特征在于：步骤十五中所述源区顶部的所述接触孔的宽度为0.6微米～0.8微米。
6.如权利要求1所述方法，其特征在于：所述RFLDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述RFLDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365072.1A CN104425588B (zh) | 2013-08-20 | 2013-08-20 | Rfldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365072.1A CN104425588B (zh) | 2013-08-20 | 2013-08-20 | Rfldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425588A CN104425588A (zh) | 2015-03-18 |
| CN104425588B true CN104425588B (zh) | 2017-06-06 |
Family
ID=52974078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365072.1A Active CN104425588B (zh) | 2013-08-20 | 2013-08-20 | Rfldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425588B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845736A (zh) * | 2016-05-17 | 2016-08-10 | 昆山华太电子技术有限公司 | 一种ldmos器件结构及制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1120835A2 (en) * | 2000-01-26 | 2001-08-01 | Siliconix incorporated | MOSFET and method of manufacturing the same |
| CN102157493B (zh) * | 2010-02-11 | 2013-07-24 | 上海华虹Nec电子有限公司 | 金属塞及其制造方法 |
| CN103137667B (zh) * | 2011-12-02 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 具有双金属硅化物的射频ldmos器件的制造方法 |
| CN102446733B (zh) * | 2011-12-08 | 2014-03-12 | 上海先进半导体制造股份有限公司 | 高压射频横向扩散结构的功率器件及其制造方法 |
| CN103035718B (zh) * | 2012-08-17 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制作方法 |
-
2013
- 2013-08-20 CN CN201310365072.1A patent/CN104425588B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425588A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8841721B2 (en) | Stepped trench MOSFET and method of fabricating the same | |
| CN102810566B (zh) | 具有高阻断电压能力的功率半导体器件 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| JP2018186270A (ja) | トレンチ下部にオフセットを有するＳｉＣ半導体デバイス | |
| CN104752511B (zh) | 场效应半导体器件及其制造 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| EP3089216B1 (en) | Split-gate power semiconductor field-effect transistor | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| WO2023142393A1 (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN107994076A (zh) | 沟槽栅超结器件的制造方法 | |
| CN105810680B (zh) | Jfet及其制造方法 | |
| CN108305903A (zh) | Jfet及其制造方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN102709190B (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN104425588B (zh) | Rfldmos器件及其制造方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| CN114068721B (zh) | 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN108417642A (zh) | 结型场效应晶体管 | |
| CN114664934A (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN104425589B (zh) | 射频ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |