CN108417642A - 结型场效应晶体管 - Google Patents
结型场效应晶体管 Download PDFInfo
- Publication number
- CN108417642A CN108417642A CN201810160801.2A CN201810160801A CN108417642A CN 108417642 A CN108417642 A CN 108417642A CN 201810160801 A CN201810160801 A CN 201810160801A CN 108417642 A CN108417642 A CN 108417642A
- Authority
- CN
- China
- Prior art keywords
- jfet
- region
- type
- ldmos
- top layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 230000005516 deep trap Effects 0.000 claims abstract description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 65
- 230000006872 improvement Effects 0.000 description 14
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000024241 parasitism Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005526 G1 to G0 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种结型场效应晶体管，包括：N型深阱，在N型深阱表面区域中形成有漂移区场氧，在漂移区场氧底部的N型深阱表面形成有P型顶层；P型顶层具有第一顶层和第二顶层，第一顶层作为JFET的栅极区，被JFET的栅极区覆盖的N型深阱作为JFET的沟道区；第一顶层沿JFET的沟道区的宽度方向上还延伸到N型深阱外侧的半导体衬底中并在延伸部分顶部形成有接触孔并连接JFET的栅极。本发明能增加器件的夹断电压，减少JFET的栅极漏电流；能和LDMOS相集成，工艺成本低。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种结型场效应晶体管(JFET)。
背景技术
JFET是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压， PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，器件导通。
超高压结型场效应晶体管需要漏端能承受高压，通常利用高压LDMOS的N型深阱作为JFET的N型深阱承受高压，高压LDMOS的沟道作为JFET的栅，这样既能制作出超高压JFET，又能与高压LDMOS共享光刻版，节约工艺成本。
如图1所示，是现有JFET的剖面图；JFET集成在LDMOS中，以N型器件为例，在P型半导体衬底如P型硅衬底101中形成有N型深阱102，在形成有N型深阱102 的P型硅衬底101表面形成有场氧化层103。P型阱区104形成有N型深阱102中，P 型阱区104同时作为LDMOS的沟道区和JFET的栅极区；在场氧化层103的底部的N 型深阱102的表面形成有P型顶层(PTOP)105。JFET和LDMOS共用的N+掺杂的漏区 108形成于N型深阱102的表面，JFET和LDMOS共用的N型深阱由漏区108和P型阱区104之间的N型深阱102组成，其中PTOP层105用于降低LDMOS的N型深阱的表面电场。P型阱区104正下方的N型深阱102组成JFET的沟道区，如虚线框106所示。
JFET的源区111由形成于N型深阱102的表面的N+区组成；栅介质层如栅氧化层和多晶硅栅107形成于P型阱区104的表面并延伸到场氧化层103的表面上。LDMOS 的源区109由形成于P型阱区104表面的N+区组成，沟道引出区110由形成于P型阱区104表面的P+区组成；在N型深阱102外的P型硅衬底101表面形成有由P+区组成的衬底引出区112。
层间膜覆盖在器件的正面，在接触孔113穿过层间膜实现底部掺杂区和正面金属层114的连接，正面金属层114图形化后形成电极结构。其中，漏区108通过接触孔 113引出JFET和LDMOS共用的漏极，同时，形成于场氧化层103表面的多晶硅场板 107a也通过接触孔113连接到漏极；多晶硅栅107通过接触孔113连接到LDMOS的栅极；LDMOS的源区109和沟道引出区110分别通过接触孔113连接到LDMOS的源极，LDMOS的源极同时作为JFET的栅极；JFET的源区111通过接触孔113连接到JFET的源极；衬底引出区112通过接触孔113连接到衬底电极。
由图1所示可知，JFET和LDMOS是集成在一起的，目前高压BCD工艺中，通常是在开发高压LDMOS的基础上，在终端结构上寄生产生高压JFET。这种高压寄生JFET 结构，可以实现寄生JFET与高压LDMOS相同的耐压BV。寄生JFET与高压LDMOS本身，共用相同的漏端及N型深阱长度。
图1中，虚线框106所示的JFET的沟道区的夹断主要是通过所述JFET的栅极区即P型阱区104和P型硅衬底101对JFET的沟道区进行耗尽实现的。由于所述P型阱区104主要是作为LDMOS的源端的沟道区，也即通过LDMOS的沟道区寄生形成所述 JFET的栅极区，所述P型阱区104的结构需要保证LDMOS的沟道区的结构如尺寸要求，这通常使得P型阱区104具有较大的面积也即P型阱区104和底部的N型深阱102之间具有很大的PW结面积。一旦JFET高压导通时P型阱区104底部存在大的集中电场，导致空穴流进入P型阱区104，从而形成JFET的栅极漏电流。
同时，现有JFET结构中，随着漏极端电压的升高，JFET的栅极端的漏电流会急剧变大，最终导通JFET导通烧毁。
而且由于JFET纵向沟道是由所述P型阱区104和N型深阱102的固定工艺形成，也即在LDMOS的结构确实时，所述P型阱区104和N型深阱102的工艺会固定不变，这些使得JFET的沟道区的结构不能调节，所以很难实现更高的夹断电压，从而无法满足客户的对夹断电压的特殊设计需要。
发明内容
本发明所要解决的技术问题是提供一种JFET，能增加器件的夹断电压，减少JFET的栅极漏电流；能和LDMOS相集成，工艺成本低。
为解决上述技术问题，本发明提供的JFET包括：
形成于P型掺杂的半导体衬底上的N型深阱。
在所述N型深阱表面区域中形成有漂移区场氧，在所述漂移区场氧底部的所述N型深阱表面形成有P型顶层结构，所述P型顶层结构包括第一顶层和第二顶层；所述第一顶层的第二侧和所述第二顶层的第一侧之间直接接触连接。
所述第一顶层作为JFET的栅极区，被所述JFET的栅极区覆盖的所述N型深阱作为所述JFET的沟道区；所述第一顶层沿所述JFET的沟道区的宽度方向上还延伸到所述N型深阱外侧的所述半导体衬底中，在所述第一顶层的延伸部分顶部形成有接触孔并通过该接触孔连接到由正面金属层组成的所述JFET的栅极。
所述JFET的漏区由位于所述JFET的栅极区的第二侧外的所述N型深阱的表面且和所述漂移区场氧的第二侧自对准的N型重掺杂区组成。
所述JFET的源区由位于所述JFET的栅极区的第一侧外的所述N型深阱的表面且和所述漂移区场氧的第一侧相隔有间距的N型重掺杂区组成。
所述JFET的沟道区由位于所述JFET的栅极区和所述半导体衬底之间的所述N型深阱组成。
所述JFET的源区通过接触孔连接到由正面金属层组成的所述JFET的源极；所述JFET的漏区通过接触孔连接到由正面金属层组成的漏极；所述JFET的衬底引出区通过接触孔连接到由正面金属层组成的衬底电极，所述衬底电极和所述JFET的栅极相连接。
通过将所述第一顶层作为所述JFET的栅极区增加所述JFET的沟道区的纵向宽度从而增加所述JFET的夹断电压；通过减少所述JFET区域的所述第一顶层的面积减少所述JFET的栅极区和沟道区的横向PN结面积从而减少所述JFET的栅极漏电流。
进一步的改进是，所述第二顶层位于所述N型深阱内部。
进一步的改进是，所述第一顶层的延伸部分和P型阱区连接且所述JFET的栅极对应的接触孔位于和所述第一顶层的延伸部分相接触的P型阱区的顶部。
进一步的改进是，在JFET的栅极对应的接触孔底部的P型阱区中形成有P型重掺杂区。
进一步的改进是，所述JFET集成于LDMOS中且位于所述LDMOS的终端区中，所述LDMOS的终端区位于所述LDMOS的器件单元区的周侧。
进一步的改进是，所述N型深阱、所述漂移区场氧、所述P型顶层和所述漏区的工艺结构为所述JFET和所述LDMOS共用。
在所述LDMOS中所述P型顶层用于降低所述LDMOS的N型深阱的表面电场。
进一步的改进是，所述LDMOS的器件单元还包括：
P型掺杂的沟道区，栅极结构和源区。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅；所述多晶硅栅覆盖在所述LDMOS的沟道区的表面且被所述多晶硅栅覆盖的所述LDMOS的沟道区表面用于形成沟道。
所述LDMOS的源区形成于所述LDMOS的沟道区表面且和所述多晶硅栅的第一侧自对准，所述多晶硅栅的第二侧延伸到对应的所述漂移区场氧的表面。
进一步的改进是，所述LDMOS的沟道区由P型阱区组成。
进一步的改进是，在所述JFET的形成区域中，和所述LDMOS的源区和所述LDMOS 的沟道区相对应的掺杂区结构省略，在所述JFET的形成区域中的所述漂移区场氧的顶部形成有和所述LDMOS的所述多晶硅栅相对应第一多晶硅场板。
进一步的改进是，所述第一多晶硅场板接地。
进一步的改进是，在所述JFET的形成区域中的所述漂移区场氧的顶部的靠近漏区一侧形成有第二多晶硅场板。
进一步的改进是，所述第二多晶硅场板连接到漏极。
进一步的改进是，通过减少所述第一顶层的沿所述JFET的沟道区的长度方向的尺寸来减少所述JFET区域的所述第一顶层的面积。
进一步的改进是，所述第一顶层的沿所述JFET的沟道区的长度方向的尺寸为2 微米～50微米。
本发明的JFET直接采用位于漂移区场氧底部的P型顶层的具有延伸部分的第一顶层作为JFET的栅极区，和图1所示的现有结构中采用LDMOS的沟道区对应的阱区作为JFET的栅极区相比，本发明的JFET的栅极区的结深较浅，仅位于漂移区场氧底部的N型深阱表面，这样能够增加增加JFET的沟道区的纵向宽度从而增加JFET的夹断电压。
其次，本发明的JFET的栅极区的横向面积很容易通过P型顶层的版图进行更改，所以本发明能减少JFET区域的所述P型顶层的第一顶层的面积，从而能减少JFET的栅极区和沟道区的横向PN结面积并从而减少JFET的栅极漏电流；JFET的栅极漏电流的减少使得JFET的高压使用的工艺窗口增加。
由上可知，和现有结构中采用LDMOS的沟道区对应的阱区作为JFET的栅极区时工艺固定相比，本发明的JFET的栅极区的工艺可调，能同时实现增加JFET的沟道区的纵向宽度以及减少沟道区的横向尺寸，从而同时实现增加JFET的夹断电压和降低 JFET的栅极漏电流的技术效果。
另外，本发明JFET的各组成部分都采用LDMOS的已有的工艺结构组成，并不需要增加LDMOS的工艺结构之外的其它结构，故本发明JFET能很好的集成在LDMOS中；而且，本发明对JFET的栅极区的调节仅需对P型顶层的版图进行更改即可实现，故工艺成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有JFET的剖面图；
图2是本发明实施例JFET的剖面图；
图3是本发明实施例JFET的版图。
具体实施方式
如图2所示，是本发明实施例JFET的剖面图；如图3所示，是本发明实施例JFET 的版图；图2是沿图3的虚线AA处的剖面图，本发明实施例JFET包括：
形成于P型掺杂的半导体衬底1上的N型深阱2。
在所述N型深阱2表面区域中形成有漂移区场氧3，在所述漂移区场氧3底部的所述N型深阱2表面形成有P型顶层4结构，所述P型顶层4结构包括第一顶层4a 和第二顶层4b；所述第一顶层4a的第二侧和所述第二顶层4b的第一侧之间直接接触连接。
所述第一顶层4a作为JFET的栅极区，被所述JFET的栅极区覆盖的所述N型深阱2作为所述JFET的沟道区11，所述JFET的沟道区单独用虚线框11示意圈出；所述第一顶层4a沿所述JFET的沟道区11的宽度方向上还延伸到所述N型深阱2外侧的所述半导体衬底1中，在所述第一顶层4a的延伸部分顶部形成有接触孔9并通过该接触孔9连接到由正面金属层10组成的所述JFET的栅极。
本发明实施例中，所述第二顶层4b位于所述N型深阱2内部。所述第一顶层4a 的延伸部分和P型阱区12连接且所述JFET的栅极对应的接触孔9位于和所述第一顶层4a的延伸部分相接触的P型阱区12的顶部。在JFET的栅极对应的接触孔9底部的P型阱区12中形成有P型重掺杂区。
所述JFET的漏区5由位于所述JFET的栅极区的第二侧外的所述N型深阱2的表面且和所述漂移区场氧3的第二侧自对准的N型重掺杂区组成。
所述JFET的源区6由位于所述JFET的栅极区的第一侧外的所述N型深阱2的表面且和所述漂移区场氧3的第一侧相隔有间距的N型重掺杂区组成。
所述JFET的沟道区11由位于所述JFET的栅极区和所述半导体衬底1之间的所述N型深阱2组成。
所述JFET的源区6通过接触孔9连接到由正面金属层10组成的所述JFET的源极；所述JFET的漏区5通过接触孔9连接到由正面金属层10组成的漏极；所述JFET 的衬底引出区通过接触孔9连接到由正面金属层10组成的衬底电极，所述衬底电极和所述JFET的栅极相连接。
通过将所述第一顶层4a作为所述JFET的栅极区增加所述JFET的沟道区11的纵向宽度从而增加所述JFET的夹断电压；通过减少所述JFET区域的所述第一顶层4a 的面积减少所述JFET的栅极区和沟道区11的横向PN结面积从而减少所述JFET的栅极漏电流。
本发明实施例中，通过减少所述第一顶层4a的沿所述JFET的沟道区11的长度方向的尺寸d1来减少所述JFET区域的所述第一顶层4a的面积。所述JFET的沟道区 11的长度方向即为所述JFET的源区6到漏区5的方向。较佳为，所述第一顶层4a 的沿所述JFET的沟道区11的长度方向的尺寸d1为2微米～50微米。
所述JFET集成于LDMOS中且位于所述LDMOS的终端区中，所述LDMOS的终端区位于所述LDMOS的器件单元区的周侧。
所述N型深阱2、所述漂移区场氧3、所述P型顶层4和所述漏区5的工艺结构为所述JFET和所述LDMOS共用。在所述LDMOS中所述P型顶层4用于降低所述LDMOS 的N型深阱2的表面电场。
所述LDMOS的器件单元还包括：
P型掺杂的沟道区，栅极结构和源区。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅；所述多晶硅栅覆盖在所述LDMOS的沟道区的表面且被所述多晶硅栅覆盖的所述LDMOS的沟道区表面用于形成沟道。
所述LDMOS的的源区形成于所述LDMOS的沟道区表面且和所述多晶硅栅的第一侧自对准，所述多晶硅栅的第二侧延伸到对应的所述漂移区场氧3的表面。
所述LDMOS的沟道区由P型阱区组成，所述LDMOS的沟道区的P型阱区和图3中所示的和所述第一顶层4a的延伸部分相连接的P型阱区12工艺结构相同且同时形成。
在所述JFET的形成区域中，和所述LDMOS的源区和所述LDMOS的沟道区相对应的掺杂区结构省略，在所述JFET的形成区域中的所述漂移区场氧3的顶部形成有和所述LDMOS的所述多晶硅栅相对应第一多晶硅场板8a。
所述第一多晶硅场板8a通过接触孔9连接到由正面金属层10组成的场板电极，该场板电极接地。
在所述JFET的形成区域中的所述漂移区场氧3的顶部的靠近漏区5一侧形成有第二多晶硅场板8b。所述第二多晶硅场板8b通过顶部对应的接触孔9连接到漏极。
图2中，N型重掺杂区用N+标出，P型重掺杂区用P+标出，P型顶层4用PTOP 标出。
本发明实施例的JFET直接采用位于漂移区场氧3底部的P型顶层4的具有延伸部分的第一顶层4a作为JFET的栅极区，和图1所示的现有结构中采用LDMOS的沟道区对应的阱区作为JFET的栅极区相比，本发明实施例的JFET的栅极区的结深较浅，仅位于漂移区场氧3底部的N型深阱2表面，这样能够增加增加JFET的沟道区11的纵向宽度从而增加JFET的夹断电压。
其次，本发明实施例的JFET的栅极区的横向面积很容易通过P型顶层4的版图进行更改，所以本发明实施例能减少JFET区域的所述P型顶层4的第一顶层4a的面积，从而能减少JFET的栅极区和沟道区11的横向PN结面积并从而减少JFET的栅极漏电流；JFET的栅极漏电流的减少使得JFET的高压使用的工艺窗口增加。
由上可知，和现有结构中采用LDMOS的沟道区对应的阱区作为JFET的栅极区时工艺固定相比，本发明实施例的JFET的栅极区的工艺可调，能同时实现增加JFET的沟道区11的纵向宽度以及减少沟道区11的横向尺寸，从而同时实现增加JFET的夹断电压和降低JFET的栅极漏电流的技术效果。
另外，本发明实施例JFET的各组成部分都采用LDMOS的已有的工艺结构组成，并不需要增加LDMOS的工艺结构之外的其它结构，故本发明实施例JFET能很好的集成在LDMOS中；而且，本发明实施例对JFET的栅极区的调节仅需对P型顶层4的版图进行更改即可实现，故工艺成本较低。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (14)
1.一种结型场效应晶体管，其特征在于，包括：
形成于P型掺杂的半导体衬底上的N型深阱；
在所述N型深阱表面区域中形成有漂移区场氧，在所述漂移区场氧底部的所述N型深阱表面形成有P型顶层结构，所述P型顶层结构包括第一顶层和第二顶层；所述第一顶层的第二侧和所述第二顶层的第一侧之间直接接触连接；
所述第一顶层作为JFET的栅极区，被所述JFET的栅极区覆盖的所述N型深阱作为所述JFET的沟道区；所述第一顶层沿所述JFET的沟道区的宽度方向上还延伸到所述N型深阱外侧的所述半导体衬底中，在所述第一顶层的延伸部分顶部形成有接触孔并通过该接触孔连接到由正面金属层组成的所述JFET的栅极；
所述JFET的漏区由位于所述JFET的栅极区的第二侧外的所述N型深阱的表面且和所述漂移区场氧的第二侧自对准的N型重掺杂区组成；
所述JFET的源区由位于所述JFET的栅极区的第一侧外的所述N型深阱的表面且和所述漂移区场氧的第一侧相隔有间距的N型重掺杂区组成；
所述JFET的沟道区由位于所述JFET的栅极区和所述半导体衬底之间的所述N型深阱组成；
所述JFET的源区通过接触孔连接到由正面金属层组成的所述JFET的源极；所述JFET的漏区通过接触孔连接到由正面金属层组成的漏极；所述JFET的衬底引出区通过接触孔连接到由正面金属层组成的衬底电极，所述衬底电极和所述JFET的栅极相连接；
通过将所述第一顶层作为所述JFET的栅极区增加所述JFET的沟道区的纵向宽度从而增加所述JFET的夹断电压；通过减少所述JFET区域的所述第一顶层的面积减少所述JFET的栅极区和沟道区的横向PN结面积从而减少所述JFET的栅极漏电流。
2.如权利要求1所述的结型场效应晶体管，其特征在于：所述第二顶层位于所述N型深阱内部。
3.如权利要求1所述的结型场效应晶体管，其特征在于：所述第一顶层的延伸部分和P型阱区连接且所述JFET的栅极对应的接触孔位于和所述第一顶层的延伸部分相接触的P型阱区的顶部。
4.如权利要求3所述的结型场效应晶体管，其特征在于：在JFET的栅极对应的接触孔底部的P型阱区中形成有P型重掺杂区。
5.如权利要求1所述的结型场效应晶体管，其特征在于：所述JFET集成于LDMOS中且位于所述LDMOS的终端区中，所述LDMOS的终端区位于所述LDMOS的器件单元区的周侧。
6.如权利要求5所述的结型场效应晶体管，其特征在于：所述N型深阱、所述漂移区场氧、所述P型顶层和所述漏区的工艺结构为所述JFET和所述LDMOS共用；
在所述LDMOS中所述P型顶层用于降低所述LDMOS的N型深阱的表面电场。
7.如权利要求6所述的结型场效应晶体管，其特征在于：所述LDMOS的器件单元还包括：
P型掺杂的沟道区，栅极结构和源区；
所述栅极结构包括依次叠加的栅介质层和多晶硅栅；所述多晶硅栅覆盖在所述LDMOS的沟道区的表面且被所述多晶硅栅覆盖的所述LDMOS的沟道区表面用于形成沟道；
所述LDMOS的源区形成于所述LDMOS的沟道区表面且和所述多晶硅栅的第一侧自对准，所述多晶硅栅的第二侧延伸到对应的所述漂移区场氧的表面。
8.如权利要求7所述的结型场效应晶体管，其特征在于：所述LDMOS的沟道区由P型阱区组成。
9.如权利要求7所述的结型场效应晶体管，其特征在于：在所述JFET的形成区域中，和所述LDMOS的源区和所述LDMOS的沟道区相对应的掺杂区结构省略，在所述JFET的形成区域中的所述漂移区场氧的顶部形成有和所述LDMOS的所述多晶硅栅相对应第一多晶硅场板。
10.如权利要求9所述的结型场效应晶体管，其特征在于：所述第一多晶硅场板接地。
11.如权利要求7所述的结型场效应晶体管，其特征在于：在所述JFET的形成区域中的所述漂移区场氧的顶部的靠近漏区一侧形成有第二多晶硅场板。
12.如权利要求11所述的结型场效应晶体管，其特征在于：所述第二多晶硅场板连接到漏极。
13.如权利要求1所述的结型场效应晶体管，其特征在于：通过减少所述第一顶层的沿所述JFET的沟道区的长度方向的尺寸来减少所述JFET区域的所述第一顶层的面积。
14.如权利要求13所述的结型场效应晶体管，其特征在于：所述第一顶层的沿所述JFET的沟道区的长度方向的尺寸为2微米～50微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810160801.2A CN108417642B (zh) | 2018-02-27 | 2018-02-27 | 结型场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810160801.2A CN108417642B (zh) | 2018-02-27 | 2018-02-27 | 结型场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108417642A true CN108417642A (zh) | 2018-08-17 |
| CN108417642B CN108417642B (zh) | 2021-01-22 |
Family
ID=63129080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810160801.2A Active CN108417642B (zh) | 2018-02-27 | 2018-02-27 | 结型场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417642B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111200014A (zh) * | 2018-11-19 | 2020-05-26 | 上海晶丰明源半导体股份有限公司 | 结型场效应晶体管及其制作方法 |
| CN112909083A (zh) * | 2021-02-26 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 一种改善耐压可靠性的高压jfet器件结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313813A (ja) * | 2001-04-18 | 2002-10-25 | Sanyo Electric Co Ltd | 接合型ｆｅｔ装置 |
| CN105702678A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | Ldmos和jfet的集成结构及其制造方法 |
| CN106449768A (zh) * | 2016-11-25 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种jfet管 |
-
2018
- 2018-02-27 CN CN201810160801.2A patent/CN108417642B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313813A (ja) * | 2001-04-18 | 2002-10-25 | Sanyo Electric Co Ltd | 接合型ｆｅｔ装置 |
| CN105702678A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | Ldmos和jfet的集成结构及其制造方法 |
| CN106449768A (zh) * | 2016-11-25 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种jfet管 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111200014A (zh) * | 2018-11-19 | 2020-05-26 | 上海晶丰明源半导体股份有限公司 | 结型场效应晶体管及其制作方法 |
| CN112909083A (zh) * | 2021-02-26 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 一种改善耐压可靠性的高压jfet器件结构及其制造方法 |
| CN112909083B (zh) * | 2021-02-26 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 一种改善耐压可靠性的高压jfet器件结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108417642B (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606404B2 (ja) | 半導体装置 | |
| CN105679820B (zh) | Jfet及其制造方法 | |
| US9853146B2 (en) | Lateral double diffused MOS transistors | |
| JP2561413B2 (ja) | 半導体装置 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN107527948A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| TW456042B (en) | Junction field effect transistor and the manufacturing method thereof | |
| CN105810680B (zh) | Jfet及其制造方法 | |
| JP2005183563A (ja) | 半導体装置 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN108305903A (zh) | Jfet及其制造方法 | |
| CN108417642A (zh) | 结型场效应晶体管 | |
| CN108878533A (zh) | Ldmos器件及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN111223930A (zh) | 屏蔽栅沟槽mosfet | |
| CN208722886U (zh) | 一种集成ldmos的jfet器件 | |
| KR20000059529A (ko) | 고전압 소자 및 그 제조방법 | |
| JP3189576B2 (ja) | 半導体装置 | |
| CN107958936A (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| CN104425588B (zh) | Rfldmos器件及其制造方法 | |
| WO2019134466A1 (zh) | 横向绝缘栅双极晶体管及其制作方法 | |
| CN105845720B (zh) | Jfet及其制造方法 | |
| CN105932062B (zh) | 一种具有埋氧场板的soi ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |