JP2561413B2

JP2561413B2 - 半導体装置

Info

Publication number: JP2561413B2
Application number: JP5033419A
Authority: JP
Inventors: 善則村上
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1993-02-23
Filing date: 1993-02-23
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: DE4405682A1; DE4405682C2; US5378911A; FR2703512A1; JPH06252408A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラ型でノーマ
リ・オフ型の縦型パワー素子に関する。

【０００２】

【従来の技術】本発明に関連した従来技術として、まず
雑誌ＩＥＥＥエレクトロン・デバイス・レターズに掲載
されたトレンチ・ｊ−ＭＯＳトランジスタ(“Character
isticsof Trench j-MOS Power Transistors" BERNARD
A. MacIVER. STEPHEN J. VALERI,KAILASH C. JAIN, JAM
ES C. ERSKINE, REBECCA ROSSEN, IEEE ELECTRON DEVIC
ELETTERS, VOL.10, NO.8, p.380-382, AUGUST 1989）を
紹介する。図２７〜図２９は、上記文献に記載されてい
た素子構造を示す図であり、図２７は素子の表面構造
図、図２８および図２９は、それぞれ図２７中の線分Ａ
−Ａ′ないし線分Ｂ−Ｂ′で切り出し、それぞれの矢印
の方向に見た断面図である。

【０００３】はじめに構造を説明する。半導体はシリコ
ンである。図中、番号８１は基板であるｎ+型ドレイン
領域、８２はｎ型のチャネル領域、８３はｎ+型ソース
領域である。８４は絶縁膜、８５は導電性多結晶シリコ
ンからなるゲート電極、８６は層間絶縁膜である。以
下、８４、８５、８６を併せて「絶縁ゲート」８７と呼
ぶことにする。絶縁ゲート８７は基板の表面から側壁を
垂直に掘り込まれた溝の内部に形成されており、底部は
ドレイン領域８１に達している。８８はｐ型領域で、チ
ャネル領域中に形成され、絶縁ゲート８７の近くに設け
られている。９３はソース電極である金属で、ソース領
域８３とオーミックコンタクトしている。９５はゲート
電極８５にオーミックコンタクトする電極金属で、以下
「ＭＯＳゲート」と呼ぶ。９８はｐ型領域８８とオーミ
ックコンタクトする電極金属で、以下「接合ゲート」と
呼ぶことにする。９１はドレイン電極であり、ドレイン
領域８１とオーミックコンタクトする金属である。ドレ
イン電極９１は上記の文献には明示されていなかった
が、理解を容易にするために付加した。上記の文献に示
された素子では、チャネル領域８２の比抵抗は０.９８
Ω−ｃｍで、これは不純物濃度にして約５×１０¹⁵ｃｍ
³に相当する。図２９中に示すチャネル長Ｌは６μｍ、
チャネル厚みａは３μｍ、絶縁ゲート自身の厚みｂは２
μｍである。

【０００４】次に、この素子の動作を説明する。ドレイ
ン電極９１には正の電位が印加され、ソース電極９３は
接地（０Ｖ）される。この素子はＭＯＳゲートと接合ゲ
ートという２つの制御電極をもつ四端子素子である。ま
た、両者を接続して三端子素子として使用することもで
きる。三端子素子として駆動した場合の電流・電圧特性
を上記の文献から引用して図３０に示す。図３０には両
ゲート電位を−１６〜０Ｖまで、２Ｖ刻みで印加した時
の特性曲線を示している。素子はノーマリ・オン型であ
り、ゲートの負電位が強いほど主電流は抑制される。ま
た、四端子素子としての電流・電圧特性を、同じく前記
文献から引用して図３１に示す。これはＭＯＳゲートの
電位を固定し、接合ゲートの電位を変化させた場合の図
である。同図にはＭＯＳゲートに＋１６Ｖを印加した場
合と、−１６Ｖを印加した場合を同時に示している。Ｍ
ＯＳゲートに正電位を印加した場合、非常に低いオン抵
抗を示す。これは、図２９の絶縁ゲート膜界面に誘起さ
れた蓄積層が、ｎ+型ドレイン領域８１とｎ+型ソース領
域８３をつなぐ導電路となるからである。この時、接合
ゲートの電位は、電流・電圧特性に顕著な影響は及ぼさ
ない。ＭＯＳゲートに負電位を印加した場合、電流・電
圧特性は接合ゲートに与える電位によって変化する。図
３１には接合ゲートに−３.５〜０Ｖまで、０.５Ｖ刻み
で印加した時の特性曲線を示している。この状態におけ
る動作機構を簡単に説明する。まず接合ゲートが０Ｖで
ある場合、特性曲線の線形領域、すなわちドレイン電位
が低い領域においては、ＭＯＳゲートに負電位を印加し
た時点で絶縁ゲート８７近傍のチャネル領域８２には空
乏層が形成され、そこで発生した正孔によってゲート絶
縁膜界面には反転層が形成される。反転層の存在はゲー
ト電極からの電界を遮蔽する。そのために空乏層の広が
り具合はＪＦＥＴの場合と異なり、一定の範囲にとどま
る。その値は、前述の文献におけるデータから換算する
と片側約０.４μｍで、チャネル領域には差し引き２μ
ｍ程度の中性領域が残る。主電流はチャネル内に残った
中性領域を流れる。そしてドレイン電位が高くなるとチ
ャネル領域は通常の長チャネルＪＦＥＴと同様ピンチオ
フ状態となり、電流値は飽和する。次に接合ゲートに負
電位、すなわち逆バイアスを印加してゆくと、ｐ型領域
８８からの空乏層が、ｐ型領域８８に近接する絶縁ゲー
トに到達する。すると絶縁膜界面の反転層の正孔の一部
がｐ型領域８８へと流れ、絶縁膜界面の電位は接合ゲー
トの電位に影響されるようになる。これによってチャネ
ル領域の空乏領域は広がり、チャネル領域内の導電路は
狭まって主電流が減少する。上記の文献によれば、この
素子構造の主な利点は、四端子素子として使用したと
き、（１）オン抵抗が低い、（２）接合ゲートによる相
互コンダクタンスが高い、（３）ブロッキング・ゲイン
が高い、（４）スイッチング速度が速い、（５）三端子
素子としても動作する、などである。

【０００５】しかし、この素子には以下のような限界が
ある。まず、この素子構造は高耐圧化に適していない。
先にも述べたように、この素子構造のオン抵抗が低い理
由は、絶縁ゲートがｎ+型のソース領域とｎ+型の基板の
両方に接しており、両者をゲート絶縁膜に沿って形成さ
れる蓄積層で連絡するためである。文献における素子の
設計耐圧は６０Ｖであったが、この構造をより耐圧の高
い素子に拡張しようとすると、絶縁ゲートがｎ+ドレイ
ン領域に接しているこの構造は不可能になる。次に、こ
の素子は本質的に四端子素子であり、必然的に駆動方法
が煩雑になることを免れない。もちろん上述したごと
く、接合ゲートとＭＯＳゲートをつなぎ合わせて三端子
素子として使うこともできるが、図３０、図３１を比較
して見ればわかるように三端子モードでは、利点である
低いオン抵抗を得られない。さらに、この素子はノーマ
リ・オン特性であり、制御信号を与えないときに主電流
が流れてしまう。よって、この素子を使う装置は別途電
流遮断装置を設けるなど、安全性を確保するために注意
を払わなければならない。

【０００６】次に、第２の従来例として、公開特許公報
（特開昭５７−１７２７６５号「静電誘導サイリス
タ」）に開示されたものを紹介する。図３２に前記公開
公報を参照して素子の断面図を示す。図３２にはこの構
造がＵ字型絶縁ゲートを応用した素子であることを理解
しやすくするために、前記公開公報に記載されていた構
造の３単位分を図示している。まず構造を説明する。図
中、番号６１はｐ+型アノード領域、６２はｎ-型ベース
領域、６３はｎ+型カソード領域、６８はｐ+型のゲート
領域である。６４は絶縁膜であり、前記ｎ-型ベース領
域６２、ｎ+型カソード領域６３、ｐ+型ゲート領域６８
に接している。７１はアノード電極、７３はカソード電
極で、それぞれｐ+型アノード領域６１、ｎ+型カソード
領域６３とオーミックコンタクトしている。６５はゲー
ト電極で、ｐ+型ゲート領域６８とオーミックコンタク
トしていると共に絶縁膜６４とも接している。すなわ
ち、この素子構造は「表面から掘り込まれた溝の中に絶
縁ゲートが形成され、さらにその溝の底部においてゲー
ト電極６５がｐ+型ゲート領域６８とつながってい
る」、という構造をなしている。またｎ-型ベース領域
６２のうち、隣合う絶縁ゲートに挾まれた領域を「チャ
ネル領域」と呼ぶことにする。

【０００７】次に動作を説明する。カソード電極７３は
接地（０Ｖに）され、アノード電極７１には正の電位が
印加される。素子のオフ状態は、ゲート電極６５に負電
位を印加し、カソード領域前面のチャネル領域に空乏層
を形成することによって保たれる。すなわち、この素子
も第１の従来例と同様、ノーマリ・オン特性の素子であ
る。素子をオン状態に転ずるには、ゲート電極６５に正
の電位を印加する。すると、ベース領域中の空乏層は消
失して電流路が開くとともに、絶縁ゲートの界面には電
子による蓄積層が瞬時に形成され、カソード領域前面の
ポテンシャルを下げ、素子のターン・オンを促進する。
この効果を得るためには、絶縁ゲートと主電流経路との
距離はキャリアの拡散長以内であることが望ましい。ま
た、この蓄積層は導電率が高いので、ゲート電流が素早
く流れるという利点もあり、ターン・オン時間は、この
機構を持たない静電誘導サイリスタより速くなる。ひと
たび、ターン・オンすれば、ゲート電位を解除してもオ
ン状態は持続する。また、ターン・オフはゲート電極に
負電位を印加し、ベース領域６２内の少数キャリアを吸
い出し、再びベース領域内に空乏層を形成することで達
成する。

【０００８】この素子の利点は、通常の静電誘導サイリ
スタに接合ゲートと連動した絶縁ゲートを付加したこと
により、（１）ターン・オン時には絶縁ゲート界面に蓄
積層が形成されることでターン・オン時間が短くなる、
（２）ターン・オフ時には絶縁膜近傍に空乏層が形成さ
れて電流をピンチオフしやすくなるのでターン・オフ時
間も短くなる、などである。

【０００９】しかし、上記の素子構造には以下のような
困難な点がある。まず、第１にノーマリ・オン型デバイ
スであること。第２に、基本的にサイリスタなので制御
電極に積極的に遮断信号を与えなければ、素子をオフで
きない。さらに第３に図３２の構造では溝の中にゲート
絶縁膜を形成し、さらにその底部にｐ+型ゲート領域と
のコンタクト穴を形成しなければならない。素子に充分
なブロッキング・ゲインを持たせるためには、絶縁ゲー
トを形成する溝の深さは数μｍ必要であるが、溝の幅を
図３２に示すよりも遥かに広く取ったとしても、このよ
うな凹凸の底部にコンタクト穴を形成することは難し
い。特に電流容量を増やすために、パターンを微細化し
ようとすると、平凡なフォト・エッチング技術では困難
になってくる。

【００１０】最後に第３の従来例として、Ｕ字型ＩＧＢ
Ｔを紹介する。これは、例えばＩＥＥＥトランザクショ
ン・オン・エレクトロン・デバイセズ（“500-V n-Chan
nelInsulated-Gate Bipolar Transistor with a Trench
Gate Strucuture", H. R.CHANG, B. JAYANT. BALIGA,
IEEE TRANSACTION ON ELECTRON DEVICES. VOL.36,NO.9,
SEPTEMBER 1989）に記載されている。図３３は上記従
来例の断面構造図である。まず構造を説明する。図中、
４０はｐ+型コレクタ領域、４１はｎ型ドリフト領域、
４２はｐ型ベース領域、４３はｎ+型エミッタ領域、４
８はｐ+型のコンタクト領域である。また、４４は絶縁
膜、４５は導電性多結晶半導体からなるゲート電極、４
６は層間絶縁膜である。以下、これら４４、４５、４６
を併せて「絶縁ゲート」４７と呼ぶことにする。絶縁ゲ
ート４７は基板の表面から側壁を垂直に掘り込まれた溝
の内部に形成されており、底部はｎ型ドリフト領域４１
に達している。５０はコレクタ電極となる金属膜で、ｐ
+コレクタ領域４０とオーミックコンタクトしている。
５３はエミッタ電極となる金属膜で、ｎ+型エミッタ領
域４３ならびにｐ+型コンタクト領域４８とオーミック
コンタクトしている。なお図３３中で、絶縁ゲート近傍
に破線で示した領域ｃｈはチャネルである。

【００１１】次に動作を説明する。エミッタ電極５３は
接地（０Ｖに）され、コレクタ電極５０には正の電位が
印加される。この素子構造はノーマリ・オフ構造で、ゲ
ート電極が０Ｖの状態ではチャネルが閉じていて主電流
は流れない。素子をオン状態に転ずるには、ゲート電極
に然るべき正の電位を印加して、絶縁ゲート界面に伝導
電子による反転層を形成してチャネルｃｈを開き、ｎ+
型エミッタ領域４３からｎドリフト領域４１へ電子を流
す。すると、ｐ+型コレクタ領域４０からもｎ型ドリフ
ト領域４１へ正孔が注入される。そして、耐圧を保持す
るために不純物濃度を低くつくられていたｎ型ドリフト
領域４１は伝導度変調され、低い抵抗で主電流が流れる
ようになる。ドリフト領域４２に注入された正孔はドリ
フト領域内で対消滅するか、もしくはｐ型ベース領域か
らｐ+型コンタクト領域を通ってエミッタ電極へと流れ
る。素子をオフ状態に転ずるにはゲート電位を０Ｖにす
ればよい。するとチャネルｃｈが閉じ、電子電流の供給
が止まるのでｐ+型コレクタ領域からの正孔の注入も止
み、電流は流れなくなる。この素子の利点は、（１）ノ
ーマリ・オフ特性をもち、前述の二つの従来例よりは取
扱い上の安全性を確保できる、（２）基本的な駆動に負
電源を必要としない、（３）電圧制御型デバイスであ
り、入力インピーダンスが高い、（４）電流容量を増や
すためのパターンの微細化を阻む構造的要因がない、な
どである。

【００１２】しかし、この素子にも以下のような限界が
ある。まず、図３３を見ると、この構造は、ｐ+型コレ
クタ構造４０、ｎ-型ドリフト領域４１、ｐ型ベース領
域４２、ｎ+型エミッタ領域４３により、ｐｎｐｎサイ
リスタを寄生素子として持つ。すなわち通常はゲート電
位の変化に連動して主電流量が変化するが、急激なコレ
クタ電位の変化や正孔の過剰供給が発生すると、この寄
生サイリスタが作動して、ゲート電極は制御能力を失う
可能性がある。また、この素子構造は主電流経路に順バ
イアスのｐｎ接合を有するので、コレクタ電位が０.７
Ｖ以下では電流が流れない。すなわち、低オン抵抗化に
原理的な限界を持っている。このことは、前記図３２に
示した第２の従来例の構造においても同様である。

【００１３】

【発明が解決しようとする課題】上記のように、第１の
従来例では、極めて低いオン抵抗が得られるが、チップ
を大容量化・高耐圧化できないという欠点を持ってい
る。また、第２の従来例では、高耐圧化には問題ない
が、大容量化するための微細化に適さない構造である、
という問題がある。また、第３の従来例では、電圧制御
型であり、ノーマリ・オフ特性を持つという利点を有す
るが、寄生素子の存在によって電流制御能力を失うおそ
れがある、という問題を有している。さらに第２、第３
の従来例では、素子の構造上、低オン抵抗化に限界があ
る、という問題もある。

【００１４】本発明は、上記のような従来技術の問題点
を解決し、ノーマリ・オフ型で、制御性に優れ、オン抵
抗の低いトランジスタを実現することを目的としてい
る。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、請求項１に記載の発明において
は、基板であるコレクタ領域（例えばｎ型）の表面に同
じ導電型のエミッタ領域を設け、さらに例えばＵ字型を
した固定絶縁電極を、同じ導電型のエミッタ領域を挾み
込むように配置する。この固定絶縁電極間がチャネル領
域となる。この固定絶縁電極はエミッタ電極と同電位に
保たれていて、かつ隣接するコレクタ領域ならびにチャ
ネル領域に空乏層を形成するような仕事関数の材料、例
えばｐ型多結晶半導体からなるものである。さらに、コ
レクタ領域と固定絶縁電極の絶縁膜とに接し、エミッタ
領域には接しない反対導電型のインジェクタ領域を設け
た。すなわち、デバイスの遮断時は、固定絶縁電極のつ
くる空乏層によってチャネル領域内に多数キャリア（こ
こでは伝導電子）に対するポテンシャル障壁が形成さ
れ、エミッタ領域とコレクタ領域とは電気的に遮断され
る。また導通時には、外部からインジェクタ領域に適当
な所定の電圧を印加し、インジェクタ領域が接している
固定絶縁電極の絶縁膜界面に少数キャリア（ここでは正
孔）を導入して反転層を形成させることで、固定絶縁電
極のｐ型多結晶半導体からｎ型のチャネル領域への電界
を遮蔽して空乏層を後退させることで、多数キャリアに
対するポテンシャル障壁を取り払ってチャネルを開く。
さらにはインジェクタ領域からコレクタ領域へ正孔を注
入することで、コレクタ領域の伝導度を向上させるもの
である。なお、上記のコレクタ領域は、例えば後記図２
におけるコレクタ領域２に相当し、同じくエミッタ領域
はエミッタ領域３に、固定絶縁電極は固定絶縁電極６に
相当する。また、上記インジェクタ領域は、例えば後記
図４におけるｐ型領域８に相当する。

【００１６】また、請求項２に記載の発明においては、
上記請求項１に記載の発明において、チャネル長をチャ
ネル厚みの２倍以上に設定したものである。なお、チャ
ネル長とは、チャネル領域において固定絶縁電極の絶縁
膜に沿ってエミッタ領域から固定絶縁電極の底部までの
距離であり、チャネル厚みとは、チャネル領域において
対面する絶縁膜間の距離である。この装置は、遮断時に
おいて、コレクタからの電界効果がチャネル領域内に影
響し、多数キャリアに対するポテンシャル障壁を低める
ことによって主電流がリークする、という事態を生じな
いようにしたものである。

【００１７】また、請求項３に記載の発明においては、
上記請求項１または請求項２に記載の発明において、固
定絶縁電極に挾まれたコレクタ領域とエミッタ領域の間
に反対導電型（例えばｐ型）のベース領域を設けたもの
である。この装置は、電子に対するポテンシャルバリア
である上記ベース領域のポテンシャルを、請求項１の場
合のような空乏層ではなくｐ型領域と絶縁膜界面によっ
て操作するものである。この場合、ベース領域とインジ
ェクタ領域とはつながっていてもいなくてもよい。ま
た、固定絶縁電極の先端はコレクタ領域に接していて
も、ベース領域の内部にあっても構わない。なお、上記
ベース領域は、例えば、後記図１０のｐ型ベース領域９
に相当する。また、請求項４に記載の発明は、請求項３
に記載の発明において、ベース領域がインジェクタ領域
とつながっているものである。また、請求項５に記載の
発明は、請求項３または請求項４に記載の発明におい
て、ベース領域が固定絶縁電極を覆った形状をしたもの
であり、例えば、後記図１１の実施例に相当する。ま
た、請求項６に記載の発明は、請求項１乃至請求項５の
いずれかに記載の発明において、インジェクタ領域が固
定絶縁電極よりも深い位置まで存在する形状にしたもの
であり、例えば後記図４の実施例に相当する。

【００１８】

【作用】エミッタ電位に固定されている固定絶縁電極の
周辺のチャネル領域には、固定絶縁電極材料との仕事関
数差によって空乏層が形成され、これによってチャネル
領域は空乏化されてエミッタ領域とコレクタ領域とは電
気的に遮断されている。また、固定絶縁電極はコレクタ
電位が上昇しても、コレクタ電界でチャネルが開かない
ような構造となっている。すなわち素子構造は初めから
遮断状態である。

【００１９】しかし、コレクタ領域内の空乏層から励起
される少数キャリアは、絶縁膜界面に溜って、そのまま
ではチャネル領域の空乏層を後退させて主電流がリーク
してしまうが、チャネル領域とは反対導電型のインジェ
クタ領域が絶縁膜界面と接し、さらにインジェクタ領域
に任意の電位を与えるための外部電極（以下“注入電
極”と呼ぶ）ともオーミックコンタクトしているので、
注入電極が接地状態の時には、絶縁膜界面の少数キャリ
アは注入電極に流れ出ることで、絶縁膜界面の電位は上
昇せず、素子は遮断状態を保つ。一方、注入電極に正電
位を印加すると、逆に少数キャリアが絶縁膜界面に流れ
込んで界面の電位を上昇させ、空乏層が後退してチャネ
ル中央部に中性領域が現われて電流が流れる。さらに注
入電位が所定値以上になると、インジェクタ領域とチャ
ネル領域によるｐｎ接合が順バイアスされ、少数キャリ
アがチャネル領域ならびにコレクタ領域に注入されて伝
導度変調されるために、主電流は低いオン抵抗で流れる
ことになる。この時、絶縁膜界面は導電路としてチャネ
ル領域全体に少数キャリア電流を運ぶ働きをする。ター
ン・オフするためには、注入電極の電位を接地もしくは
逆電位にする。本発明においては、素子構造が微細であ
り、チャネル領域の電位が直接に注入電極電位と連動す
る機構になっていることから、単体バイポーラトランジ
スタよりも大きなｈ_FEを期待することができる。そして
オン抵抗が低く、少ないベース電流で多くの主電流を制
御することができる。

【００２０】

【実施例】以下、本発明を実施例によって詳細に説明す
る。図１〜図４は、本発明の第１の実施例である。図１
は素子の基本構造を説明するための斜視図、図２は図１
の前面と同じ部分を示す断面図、図３は素子の表面図
で、この図３と上記の図１においては表面の電極（金属
膜）を除いた様子を示している。すなわち、図３は図２
中の線分Ａ−Ａ′を含んで紙面に垂直に切った断面を示
す。逆に図２は図３中の線分Ａ−Ａ′を通って紙面に垂
直な平面で切った断面図である。また、図４は図３中の
線分Ｂ−Ｂ′を通って紙面に垂直な平面で切った断面図
であり、図２の場合と同様に、図４における線分Ｂ−
Ｂ′で切った断面図が図３に相当する。なお、この実施
例では半導体をシリコンとして説明する。次に、素子の
構造を説明する。まず図１〜図４中において、１は基板
であるｎ+型基板領域、２はｎ型コレクタ領域、３はｎ+
型エミッタ領域である。また、４はＭＯＳ型電極であ
り、高濃度のｐ型多結晶半導体からなり、かつ後述する
エミッタ電極とオーミックコンタクトしていて、電位が
固定されている。また、５はＭＯＳ型電極４とコレクタ
領域２とを絶縁する絶縁膜である。この４と５を併せて
「固定絶縁電極」６と呼ぶことにする。この固定絶縁電
極６は、素子表面から側壁が垂直に掘られた溝の中に形
成されている。ｎ型コレクタ領域２のうち、この固定絶
縁電極６に挾まれた領域を「チャネル領域」７と呼ぶこ
とにする。このチャネル領域７は、絶縁膜５を介して隣
接するＭＯＳ型電極４が高濃度のｐ型半導体であるた
め、仕事関数差によって形成された空乏層によって、チ
ャネル領域には伝導電子に対するポテンシャル障壁が形
成されていて、エミッタ領域３とコレクタ領域２とは初
めから電気的に遮断された状態となっている。また、１
１はコレクタ電極であり、ｎ+型基板領域１とオーミッ
クコンタクトしている。１３はエミッタ電極であり、エ
ミッタ領域３とＭＯＳ型電極４にオーミックコンタクト
している。すなわち、ＭＯＳ型電極４の電位はエミッタ
電極１３の電位に固定されている。また図中、Ｈをチャ
ネル厚み、Ｌをチャネル長と呼ぶ。

【００２１】次に、図３において、この実施例では固定
絶縁電極６はストライプ状をしており、その両端はｐ型
領域８（インジェクタ領域）に接している。このように
「固定絶縁電極６とｐ型領域８に囲まれたチャネル領域
７」は、ひとつの単位セルを形成しており、図３にはこ
のセル４単位分が示されている。なお、「チャネルの状
態によって電流を遮断、もしくは電流量を制御しうる」
という条件を満たしていれば、単位セルを構成する固定
絶縁電極６の形状、エミッタ領域３の形状などは任意で
ある。

【００２２】次に、図４において、番号１８はｐ型領域
８とオーミックコンタクトした電極であり、コレクタ領
域２へ少数キャリアを供給する。これを「注入電極」と
呼ぶことにする。なお、図中の破線は固定絶縁電極６の
存在を示す。また、１５は層間絶縁膜である。なお、本
願の図面においては、断面図における固定絶縁電極の絶
縁膜の角部および表面図における絶縁膜の角部は角張っ
て描いてあるが、これらは模式図であり、実際には丸み
を帯びていてもよい。すなわち、電界集中を抑制するた
めにこれら角部に丸みを持たせることは、広く一般に採
用されていることである。

【００２３】次に、動作を説明する。この素子では、エ
ミッタ電極１３は接地（０Ｖ）、コレクタ電極１１には
正の電位を印加する。まず、遮断状態について説明す
る。注入電極１８が接地状態の時、素子は遮断状態であ
る。先にも述べたように、ＭＯＳ型電極４が高濃度のｐ
型半導体からできていて、かつエミッタ電極電位に固定
されていることから、固定絶縁電極６の周辺には空乏層
が形成され、チャネル領域７は空乏化されてエミッタ領
域３とコレクタ領域２は電気的に遮断されている構造に
なっている。通常、このようなＭＯＳダイオード的な構
造では、空乏層を広げるべく電圧を印加してもコレクタ
領域中の空乏層で発生したキャリアが絶縁膜界面に溜っ
て反転層を形成し、空乏層は広がらずに絶縁膜界面の電
位が上昇する。しかし、この構造ではその絶縁膜５が、
接地されたｐ型領域８に接しているので、空乏層で発生
したキャリアは絶縁膜５の界面に到達するが、すぐにｐ
型領域８を通って素子の外に排除される。すなわち、絶
縁膜界面の電位は上昇せずに固定されていて、空乏層は
コレクタ電位にしたがって広がる。このデバイスがノー
マリ・オフ構造を持つためにチャネルの構造が満たさな
ければならない条件が２つある。まず、その１つはチャ
ネル厚みと不純物濃度との関係である。図５は図２中の
チャネル領域の中央付近である線分Ｃ−Ｃ′に沿ったチ
ャネル領域のポテンシャル分布を計算した図である。図
５の縦軸はフェルミ準位を基準としたエネルギーバンド
の中心のポテンシャルである。以下、「フェルミ準位を
基準としたエネルギーバンドの中心のポテンシャル」を
単に「ポテンシャル」と呼ぶことにする。ここでは、Ｍ
ＯＳ型電極４のビルドインポテンシャルを０.６ｅＶと
し、絶縁膜は二酸化珪素で、厚さは１００ｎｍとして計
算した。また、両端の破線は、絶縁膜中の電位分布を示
す補助線である。また、中央部の一点鎖線はチャネル領
域７の半導体の中性状態におけるポテンシャルの位置で
ある。図５において、注入電極電位Ｖ_jが０Ｖの状態で
は、チャネルの全域はポテンシャルが正であり、チャネ
ル領域には伝導電子は存在しない。この条件を満たすた
めに、チャネル領域の不純物濃度Ｎ_D、チャネル厚み
Ｈ、絶縁膜厚ｔ_oxは次の式を満たさなければならない。

【００２４】まず、ＭＯＳ型電極４の持つビルドインポ
テンシャルをＰ、チャネル領域の半導体の絶縁膜との界
面のポテンシャルをＱとすると、絶縁膜中の電界強度Ｅ
_oxは一定であり、下記（数１）式で示される。

【００２５】

【数１】

【００２６】一方、チャネル領域は遮断状態では全域が
空乏化しているので、その電位分布Ｖ_chは下記（数２）
式のような２次曲線でほぼ近似することが出来る。

【００２７】

【数２】

【００２８】ただし、上記（数２）式において、ｑは単
位電荷、ε_siはチャネル領域の半導体の誘電率、ｘはチ
ャネルのＣ−Ｃ′断面の中央、すなわち図５の横軸の中
央から絶縁膜方向に測った距離、Ｒはポテンシャルの最
低点である。また、チャネル領域と絶縁膜の界面のポテ
ンシャルＱは、下記（数３）式で示される。

【００２９】

【数３】

【００３０】また、この点における電界Ｅ_siは、下記
（数４）式で示される。

【００３１】

【数４】

【００３２】さらに、界面では電束が一致していなけれ
ばならないから、下記（数５）式を満足しなければなら
ない。 ε_oxＥ_ox＝ε_siＥ_si …（数５）ＭＯＳ型電極４のビルドインポテンシャルを０.６ｅ
Ｖ、チャネル領域のポテンシャルの最小値Ｒを、制御信
号のノイズなどで簡単にチャネルが開かないように０.
３ｅＶとし、前記の（数１）式〜（数５）式を満足する
ようなチャネル領域の不純物濃度Ｎ_D、絶縁膜厚ｔ_ox、
チャネル厚みＨの関係を示したものが図６である。な
お、図６では、絶縁膜厚ｔ_oxが５０ｎｍの場合と１００
ｎｍの場合の曲線を示してあるが、各線の左下の領域が
このデバイスの満たすべき条件となる。例えば、上記２
つの絶縁膜厚の何れの場合でも、不純物濃度Ｎ_D＝１×
１０¹⁴／ｃｍ³、チャネル厚みＨ＝２μｍは適当な条件
である。

【００３３】次に、デバイスがノーマリ・オフ特性を持
つための２つの目の条件として、チャネル厚みＨとチャ
ネル長Ｌが満たさなければならない条件がある。図７
は、チャネル領域のポテンシャル分布を数値計算した結
果である。ベースとなる平面は、図２のチャネル領域の
エミッタ界面側からチャネル中央部を眺めたものであ
り、縦軸はポテンシャルを示している。図７において
は、等ポテンシャル線を示しているが、図の手前にある
エミッタ領域（図示せず）の影響によってチャネル領域
のポテンシャルが引き下げられている様子が判る。ま
た、側面は絶縁膜との界面であり、図の奥の面は図２の
線分Ｃ−Ｃ′に一致していて、そこにおけるポテンシャ
ル分布はエミッタ領域の影響を受けておらず、図５のＶ
_j＝０の曲線と同等のものとなっている。図６の条件を
満足する何点かの設定で同様の数値計算を行なった結
果、チャネル領域のエミッタ端部におけるポテンシャル
低下の影響は、チャネル長方向にほぼチャネル厚みの１
〜１.５倍のところまでに止まることが判った。一方、
チャネル領域のコレクタ領域に面している部分におい
て、コレクタ電界によってチャネルポテンシャルが引き
下げられる影響もほぼこれと同様であるとして、チャネ
ルがノーマリ・オフ特性、すなわちコレクタ電界が上昇
してもその影響でチャネルが開かないための条件は、
（チャネル長Ｌ）／（チャネル厚みＨ）の比が２〜３以
上であることになる。例えば、チャネルの不純物濃度が
１×１０¹⁴／ｃｍ³、すなわち比抵抗が約４０Ω−ｃｍ
であり、絶縁膜厚が１０ｎｍ以下である場合、チャネル
厚みＨを２μｍとすれば、チャネル長は６μｍあれば十
分である。

【００３４】次に、遮断状態から導通状態に転じる機構
について説明する。前記の図５において、注入電極電位
Ｖ_j＝０Ｖの時は、チャネル領域７のＣ−Ｃ′断面全域
のポテンシャルが正であり、チャネル領域は遮断状態で
ある。注入電極電位Ｖ_jが上昇して０.３Ｖまでになる
と、チャネル領域の中央部にポテンシャルが負の領域が
でき、伝導電子が流れ得る状態となる。このように注入
電極の電位を上げるとチャネル領域のポテンシャルが低
下する理由は、注入電極にオーミックコンタクトしたｐ
型領域８の電位が上昇することで、ｐ型領域８が接して
いる絶縁膜５の界面に少数キャリアが供給され、これが
固定絶縁電極６のＭＯＳ型電極４からチャネル領域への
電界を遮蔽するために、チャネル領域の空乏層が後退す
るためである。さらに注入電位が０.５ｅＶ以上になる
と、ポテンシャルもこの一点鎖線より低くなって、チャ
ネル領域７内のバンドの形状は平坦になってゆく。これ
はｎ型コレクタ領域２とｐ型領域８との間の接合が順バ
イアス状態になり、コレクタ領域全域が高水準注入状態
になるためである。このとき、正孔は直接にｐ型領域８
から注入されるほか、絶縁膜５の界面からもコレクタ領
域２へ供給される。すなわち、この条件において絶縁膜
界面は伝導度の高い導電路として正孔電流を運ぶ働きを
する。この段階になると、コレクタ電流の制御は注入電
極電位よりは注入電流に注目した方が理解しやすい。す
なわち、コレクタ領域２に注入される正孔電流量によっ
てコレクタ領域２の導電率が制御され、コレクタ電流量
が制御される。

【００３５】次に、導通状態から遮断状態に転ずる機構
を説明する。ターン・オフするためには、注入電極１８
の電位を接地（０Ｖに）、もしくは負電位にする。する
とコレクタ領域２およびチャネル領域７に大量に存在し
ていた正孔は消滅するか、もしくはｐ型領域８を通して
素子外に排除され、再びチャネル領域が空乏層で満たさ
れるようになる。この機構は、例えば静電誘導サイリス
タのターンオフ機構と同様である。ところで、図４では
ｐ型領域８の深さは固定絶縁電極６よりも深く描かれて
いる。このような構成であれば、注入電極に負電位を印
加してターン・オフを速く行なうことができる。しか
し、ｐ型領域８の深さが固定絶縁電極６より浅くても、
デバイスとしては機能する。

【００３６】このデバイスの電流電圧特性は、ほぼ単体
バイポーラトランジスタの特性に類似して５極管特性と
なる。コレクタ電流は、注入電極からの電流があれば低
いコレクタ電位でも十分な電流が流れる。コレクタ電位
が大きくなると、固定絶縁電極からコレクタ領域へ伸び
た空乏層により、電流はピンチオフされて電流値は飽和
する。また、注入した正孔電流によってコレクタ電流が
決まることから、バイポーラトランジスタと同様のｈ_FE
（直流電流増幅率）を定義することができる。この素子
では、素子構造が微細であり、チャネル領域の電位が直
接注入電極電位と連動する機構になっていることから、
単体バイポーラトランジスタよりも大きなｈ_FEを期待す
ることができる。

【００３７】次に、図１２〜図１７は、図１〜図４に示
した第１の実施例の製造方法の一例を示す斜視図であ
る。まず、図１２のように、基板領域１であるｎ+型基
板の表面にｎ型コレクタ領域２がエピタキシャル成長に
よって形成されている。さらにその表面にエミッタ領域
３となるｎ+型領域と、注入領域８となるｐ+型領域を形
成する。なお、理解をしやすくするために、ここではｐ
+型領域８の深さは固定絶縁電極６よりも浅くなるよう
に描いている。次に、図１３のように、表面にマスク材
１００を形成し、固定絶縁電極用の溝を形成するための
パターンを形成する。これを異方性ドライエッチングに
よってエッチングし、図１４のような側壁がほぼ垂直な
溝を掘る。溝の深さは、溝同志の間隔の２〜３倍または
それ以上とする。溝の断面形状、すなわち固定絶縁電極
の形状は、図２或いは図１４などには側壁をほぼ垂直に
したＵ字型の形状を例示しているが、先に示したノーマ
リ・オフのためのチャネルの条件を満たしていれば、断
面形状は樽型、くさび型、菱形などをしていてもよい。
また、溝も垂直でなく斜めに堀込まれたものでも構わな
いし、可能であれば固定絶縁電極は完全に基板の中に埋
設されたものでもよい。

【００３８】また、表面パターンもチャネルの遮断条件
を満たしていれば、必ずしもチャネルの厚みが至るとこ
ろ均一でなくてもよいし、溝の幅も均一である必要はな
い。

【００３９】次に、図１５のように、溝の内壁を酸化し
て絶縁膜５を形成し、ＭＯＳ型電極４となる高濃度のｐ
型ポリシリコンを堆積させる。次に、図１６のように、
溝の中にのみｐ型ポリシリコンが残るようにエッチング
する。次に、図１７のように、マスク材１００を除去
し、層間絶縁膜と電極を形成して図１〜図４の構造を得
る。なお、注入電極電位が遮断状態のときコレクタ電界
によってチャネルが開かないという条件を満たすなら
ば、固定絶縁電極６はエミッタ電極１３と同じ金属によ
って形成しても構わない。

【００４０】次に、図１８〜図２０は別の製造方法を示
す断面図である。これはチャネル厚みＨを、より微細に
形成する方法である。なお、図では説明に関係する表面
領域のみ示している。前述した図１３の工程のマスク材
１００として薄い酸化膜１０１、窒化珪素膜１０２、Ｃ
ＶＤ酸化膜１０３の三層膜を用い、図１８のように、ま
ずＣＶＤ酸化膜１０３と窒化珪素１０２をパターニング
する。次に、等方性エッチングによって窒化珪素のみを
エッチングし、図１９のような形状とする。その後ＣＶ
Ｄ酸化膜１０３を除去し、残った窒化珪素膜１０２をマ
スクとして図２０のようにシリコン基板に溝を形成す
る。この方法によれば、例えばフォトパターニングの限
界が４μｍであったとしても、図１９の工程で窒化珪素
膜を１μｍサイドエッチングすれば、チャネル幅Ｈを２
μｍとすることができる。この方法の利点は、チャネル
構造をより小さく造ることができることであり、チャネ
ル厚みＨが小さければ、チャネル長Ｌをより小さくする
ことが出来る。この方法の利点としては、（１）固定絶
縁電極６のためのトレンチの深さが浅くできて、工程が
簡単になる、（２）チャネル長が短くなるので、それだ
けオン抵抗が低くなる、（３）絶縁膜の表面積が小さく
なるのでｈ_FEが上昇する、などが挙げられる。

【００４１】次に、図２１〜図２４は、さらに別の製造
方法を示す断面図である。これは素子特性をより向上さ
せるための製造方法である。前記図１８の状態からＬＯ
ＣＯＳ酸化を施して図２１のようにマスク材の下にバー
ズビーク（くちばし状の形状）を形成する。この後に異
方性ドライエッチングで厚い酸化膜をエッチングし、そ
のまま基板を異方性エッチングして図２２の状態とす
る。この間、図１９の工程は実施してもしなくてもよ
い。次に、前記図１４〜１６の工程を実施し、マスク材
１０３、１０２、１０１を除去し、図２３のように薄い
酸化膜であるマスク材１０１の下の基板を露出させる。
この上にポリシリコン膜１４を形成し、ｎ型不純物をイ
オン注入した後、ポリシリコンをパターニングして図２
４のようにｐ型ポリシリコンを露出させる。そしてこれ
を軽くアニールすると、ポリシリコン膜１４に接してい
た基板領域にエミッタ領域３が形成され、図２４のよう
な形状となる。この方法の利点は、（１）バーズビーク
の分だけエミッタサイズを小さく形成できる、（２）エ
ミッタ領域３と固定絶縁電極６との間に間隔ができるこ
とにより、キャリア対消滅を抑制できる、（３）いわゆ
るポリシリコン・エミッタ構造であることにより、少数
キャリアがエミッタに注入されるのを抑制することで、
より少ない注入電流でコレクタ電流を制御できるように
なる、などである。

【００４２】次に、図８は、前記図３とは別の表面構造
の実施例図である。この実施例と図３との相違点は、単
位セルを構成する固定絶縁電極６が「コの字」型をして
いることである。このような構造とすることにより、図
３では２つに分かれていた注入電極は、１つで済むよう
になる。次に、図９は、さらに別の表面構造の実施例図
である。この場合、図９のパターン全体が「セル」とい
うことになる。なお、図中の単位セルは孤立して描かれ
ているが、複数連結して存在していても構わない。

【００４３】次に、図１０は本発明の第２の実施例を示
す断面図である。この実施例ではチャネル領域にバイポ
ーラトランジスタのベース領域に相当するｐ型領域９が
存在する。ｐ型領域９の不純物濃度は通常のバイポーラ
トランジスタのベース領域よりもはるかに低くてよい。
例えば１０¹⁶ｃｍ~³程度の濃度である。不純物濃度が低
くても固定絶縁電極６に挾まれているために、強いコレ
クタ電界に対して遮断特性を保持できる。なお、ｐ型領
域９はｐ型の注入領域８と接続していても、いなくても
よい。いずれにしろ、絶縁膜５の界面を伝って注入領域
８とｐ型領域９の間でキャリアの移動が可能である。ま
た、この素子が高いｈ_FEが得られることは、第１の実施
例と同様である。この構造では固定絶縁電極６の周辺は
正孔による蓄積層が形成されていて導電率が低く、注入
電極１８から注入された正孔を効率よくチャネル領域へ
運ぶことができる。すなわち、固定絶縁電極６は、通常
のバイポーラトランジスタにおけるベース電極に相当
し、これがエミッタ領域と非常に近接していることから
高いｈ_FEが期待される。なお、この構造において、固定
絶縁電極６の底部がｎ型コレクタ領域２に接しているこ
とは本質的なことではない。したがって図１１のように
ベース領域となるｐ型領域９が固定絶縁電極６を覆いつ
くしていても構わない。しかし、この場合は、いわゆる
ベース長が長くなるので、素子の電気特性は影響を受け
る。

【００４４】次に、本発明のデバイスの周辺部について
説明する。例えば図３に示すような固定絶縁電極６の角
部は電界が集中しやすく、実際に製造した場合には多少
丸みを帯びた角になるとしても、素子耐圧を低下させる
一因となり得る。しかし、本構造においては、固定絶縁
電極同志が僅かなチャネル厚みＨを隔てて隣り合ってお
り、お互いにかかる電界を分担することから、電界集中
は殆ど無視できる。それでも例えば図３のようなストラ
イプ状のセルをチップに敷き詰めた場合、最も外側では
固定絶縁電極６の側面がむき出しになり、その部分の角
部は強い電界に晒されることになる。これを防ぐために
は、図２５に示すように、曲率半径の大きなｐ型領域１
０を設けるのが一般的である。なお、図２５中のｐ型領
域１０は、例えばチップのガードリングの一番内側のリ
ングであり、かつ注入電極とつながるｐ型領域８と同じ
ものである。しかし、この方法は、この素子の場合に
は、あまりふさわしくない。何故なら導通状態のとき、
ｐ型領域１０に近いチャネル領域７は、これから離れた
所よりも正孔の供給が多くなり、局所的に導電率の不均
一が生じ、電流密度の不均一を招くためである。これを
回避するためには、図２６のようなパターンを用いる。
図２６はチップの角の部の表面パターンを示したもので
ある。図２６において、ｐ型領域８は注入電極１８に接
続されたものである。３はエミッタ領域で、これが存在
する部分がチップの活性領域である。固定絶縁電極６は
絶縁膜５を省略して描いてある。図２６に示すように、
ストライプ状に並んだ固定絶縁電極６の一番外側にあた
るものの側面に、櫛歯状の枝がある。この枝の部分はセ
ル部分と同じ構造になっていて、違うところはエミッタ
領域３を持たないことである。枝の終端部はｐ型領域８
の中にあり、全体として電界の集中するような「孤立し
た固定絶縁電極の角部」が存在しないような形状になっ
ている。また、Ｄは図３におけると同様、エミッタ領域
３とｐ型領域８との距離である。枝の部分の距離Ｄ′は
Ｄとほぼ同じ距離で構わない。また、図２５のようにｐ
型領域１０が固定絶縁電極６の側壁に隣接している構成
を取ると、ｐ型領域１０の大きさが何らかの理由で設計
変更になった場合にマスクパターンをつくり直さなけれ
ばならない。すなわち、固定絶縁電極６とｐ型領域８と
の距離が小さすぎれば耐圧緩和機構としての役割を果た
さなくなるし、逆に大きすぎれば最も近いチャネル領域
７の不純物濃度に影響を与えて、素子の電気特性を不安
定なものにしてしまう。しかし、図２６のような構造に
すれば、距離ＤおよびＤ′を余裕をもって設計しておけ
ば、ｐ型領域８の形状が多少変更になっても問題は生じ
ない。なお、以上の説明では、基板はすべてｎ型半導体
として説明したが、全ての不純物のタイプが逆であって
も、この構造は機能する。

【００４５】次に、本発明と従来例との相違についてま
とめて説明する。まず、本発明と第１の従来例（図２７
〜３０）との違いであるが、第１の従来例では、絶縁電
極（ＭＯＳゲート９５）の電位は可変であり、絶縁電極
電位を正にすることで絶縁膜界面に電子の蓄積層を形成
して低いチャネル抵抗を実現するなどのように、絶縁電
極を制御電極として用いている。一方、本発明では、絶
縁電極（固定絶縁電極６）はエミッタ電位に固定されて
おり、基本的に制御電極ではない。この点が決定的に異
なっている。

【００４６】また、第１の従来例では、ノーマリ・オン
型デバイスであり、主電流を遮断するためには、積極的
に接合ゲート９８ならびにＭＯＳゲート９５に負電位を
印加しなければならなかった。しかし、本発明の装置は
ノーマリ・オフ型デバイスであり、それ以外では有り得
ない。したがってオフ状態を保つためには、注入制御用
の電極１８は、エミッタ領域３と同電位、すなわち接地
電位で構わない。

【００４７】また、本発明においては、インジェクタ領
域８が絶縁膜５の界面に接していることが必須であり、
これによって絶縁膜５界面の電位を注入制御用の電極１
８の電位によって積極的にコントロールする。これに対
して第１の従来例における接合ゲート９８は、デバイス
のオン状態には何ら寄与していない。第１の従来例の文
献に記載されている限りでは、ｐ型領域８８は絶縁膜８
４と離れており、たとえ接合ゲート９８の電位を正にし
ても、それによって絶縁膜界面の状況を制御することは
出来ない。

【００４８】そして本発明のデバイスのオン状態は、イ
ンジェクタ領域からの少数キャリアを供給することによ
ってチャネルを開き、またコレクタ領域ならびにチャネ
ル領域の伝導度を変調する。これに対して第１の従来例
においては、たとえ接合ゲート９８に正電位を与え、少
数キャリアの注入を行なっても、モノポーラの主電流を
低オン抵抗で流すために不純物を濃く含んだチャネル領
域８２の伝導度には、殆ど影響を与えることが出来な
い。このように第１の従来例がモノポーラデバイスであ
るのに対し、本発明がバイポーラデバイスである点も明
確に異なっている。次に、第２の従来例（図３２）との
相違を説明する。

【００４９】第２の従来例では、制御電極であるｐ型領
域（ｐ+ゲート領域６８）は絶縁電極（ゲート電極６
５）の存在する溝の底部に有り、かつ、その底部で絶縁
電極とオーミックコンタクトしている。この第２の従来
例も、前記第１の従来例と同様に、絶縁電極の電位が可
変であることが本発明と本質的に異なっている。さらに
ｐ型領域の位置が異なり、絶縁電極の電位と連動してい
る点も異なる。勿論、表面構造以外に、第２の従来例に
おいてはｐ+型アノード領域６１からｎ-型ベース領域６
２へ注入される少数キャリアによって高抵抗のｎ-型ベ
ース領域６２の伝導度を変調して低オン抵抗を実現して
いるのに対し、本発明では陰極側（エミッタ側）の表面
にある主電流経路とは別のｐ型領域８から少数キャリア
を注入して高抵抗のコレクタ領域１を伝導度変調してい
る点も明確に異なっている。

【００５０】次に、第３の従来例（図３３）との相違を
説明する。

【００５１】第３の従来例は、本発明の第２の実施例に
一見似かよっているが、第３の従来例においては、絶縁
電極（ゲート電極４５）が電位可変な制御電極であり、
接合領域（ｐ型ベース領域４２）の電位が固定されてい
るのに対し、本発明では、逆に、接合領域（ｐ型領域
８）が電位可変の制御電極であり、絶縁電極（ＭＯＳ型
電極４）の電位が固定されていることが明確に異なる。
さらに、第３の従来例では、主電流経路が絶縁膜界面の
電子による反転層であるのに対し、本発明の第２の実施
例では、チャネル中央部もしくはチャネル全域である点
が異なる。また、第３の従来例では、その伝導度変調機
構が前記第２の従来例と同様であり、本発明とは明確に
異なっている。

【００５２】上記のように、第２、第３の従来例では、
主電流経路にｐｎ接合を有しているため、主電流端子間
の電圧がほぼ０.７Ｖ以上にならなければ、満足な電流
が流れないという特性が有る。しかし、本発明のデバイ
スでは、そのようなｐｎ接合がないので、さらに低い電
圧でも十分な電流を流すことが出来る。

【００５３】

【発明の効果】以上説明したように本発明によれば、次
のような効果が得られる。（１）ノーマリ・オフ特性をもつ。（２）電流制御型の三端子素子である。（３）オン抵抗が低い。（４）少ない制御電流で大きな主電流を制御できる。（５）微細化・高耐圧化に適した構造である。（６）寄生素子を持たない。（７）従来のＬＳＩ製造技術のみで実現が可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例の斜視図。

【図２】本発明の第１の実施例の断面図。

【図３】本発明の第１の実施例における表面構造を示す
断面図。

【図４】本発明の第１の実施例の他の角度から見た断面
図。

【図５】第１の実施例におけるチャネル領域のポテンシ
ャル分布図。

【図６】チャネル領域の不純物濃度、絶縁膜厚およびチ
ャネル厚みの関係を示す図。

【図７】チャネル領域のポテンシャル分布図。

【図８】本発明の第１の実施例における他の表面構造を
示す断面図。

【図９】本発明の第１の実施例における他の表面構造を
示す断面図。

【図１０】本発明の第２の実施例の断面図。

【図１１】本発明の第２の実施例の変形を示す断面図。

【図１２】本発明の第１の実施例の製造工程の一部を示
す断面図。

【図１３】本発明の第１の実施例の製造工程の他の一部
を示す断面図。

【図１４】本発明の第１の実施例の製造工程の他の一部
を示す断面図。

【図１５】本発明の第１の実施例の製造工程の他の一部
を示す断面図。

【図１６】本発明の第１の実施例の製造工程の他の一部
を示す断面図。

【図１７】本発明の第１の実施例の製造工程の他の一部
を示す断面図。

【図１８】本発明の実施例の他の製造工程の一部を示す
断面図。

【図１９】本発明の実施例の他の製造工程の他の一部を
示す断面図。

【図２０】本発明の実施例の他の製造工程の他の一部を
示す断面図。

【図２１】本発明の実施例のさらに他の製造工程の一部
を示す断面図。

【図２２】本発明の実施例のさらに他の製造工程の他の
一部を示す断面図。

【図２３】本発明の実施例のさらに他の製造工程の他の
一部を示す断面図。

【図２４】本発明の実施例のさらに他の製造工程の他の
一部を示す断面図。

【図２５】本発明の素子のチップにおける周辺構造の一
例の断面図。

【図２６】本発明の素子のチップにおける周辺構造の他
の一例の断面図。

【図２７】第１の従来例の平面図。

【図２８】第１の従来例の断面図。

【図２９】第１の従来例の他の断面図。

【図３０】第１の従来例を三端子素子として動作させた
場合の電流電圧特性図。

【図３１】第１の従来例を四端子素子として動作させた
場合の電流電圧特性図。

【図３２】第２の従来例の断面図。

【図３３】第３の従来例の断面図。

【符号の説明】

１…基板領域１０…ｐ型
領域２…コレクタ領域１１…コレ
クタ電極３…エミッタ領域１３…エミ
ッタ電極４…ＭＯＳ型電極１４…ポリ
シリコン膜５…絶縁膜１５…層間
絶縁膜６…固定絶縁電極１００…マス
ク材７…チャネル領域１０１…薄い
酸化膜８…ｐ型領域（インジェクタ領域）１０２…窒化
珪素膜９…ｐ型領域（ベース領域）１０３…ＣＶ
Ｄ酸化膜１８…注入電極

Claims

(57)【特許請求の範囲】

【請求項１】コレクタ領域である一導電型の半導体基体
の一主面に接して、同一導電型の島状のエミッタ領域を
１個または複数個有し、前記主面に、前記エミッタ領域を挟んで、溝を１個また
は複数個有し、前記溝の内部には絶縁膜によって前記コレクタ領域と絶
縁され、かつ、前記エミッタ領域と同電位に保たれた固
定絶縁電極を有し、前記固定絶縁電極は、前記絶縁膜を介して隣接する前記
コレクタ領域に空乏領域を形成するような仕事関数の導
電性材料から成り、前記エミッタ領域に隣接する前記コレクタ領域の一部で
あって、前記固定絶縁電極によって挾み込まれたチャネ
ル領域を有し、さらに、前記固定絶縁電極を取り囲む前記絶縁膜ならび
に前記コレクタ領域に接して、前記エミッタ領域には接
しない、反対導電型のインジェクタ領域を有する半導体
装置であって、遮断時には、前記チャネル領域に、前記固定絶縁電極の
周辺に形成される前記空乏領域によって多数キャリアに
対するポテンシャル障壁が形成され、前記エミッタ領域
と中性の前記コレクタ領域との間を電気的に遮断し、導通時には、前記インジェクタ領域に外部から所定の電
位を印加することにより、前記インジェクタ領域が接す
る前記絶縁膜界面へ少数キャリアを導入して反転層を形
成し、前記固定絶縁電極から前記チャネル領域への電界
を遮蔽することによって前記チャネル領域内の前記ポテ
ンシャル障壁を低下させて、前記エミッタ領域と前記コ
レクタ領域とを電気的に導通させ、さらには、前記インジェクタ領域から前記コレクタ領域
へ少数キャリアが注入されることで前記コレクタ領域の
伝導度を向上させる、ことを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置において、前
記溝の側壁が前記主面に対してほぼ垂直であって、前記
チャネル領域において前記絶縁膜界面に沿った前記エミ
ッタ領域から前記溝の底部までの距離、すなわちチャネ
ル長が、前記チャネル領域において対面する前記絶縁膜
間の距離、すなわちチャネル厚みの少なくとも２倍以上
であることを特徴とする半導体装置。
【請求項３】請求項１または請求項２に記載の半導体装
置において、前記エミッタ領域と、隣接する前記コレク
タ領域との間に反対導電型のベース領域が介在すること
を特徴とする半導体装置。
【請求項４】請求項３に記載の半導体装置において、前
記ベース領域が前記インジェクタ領域とつながっている
ことを特徴とする半導体装置。
【請求項５】請求項３または請求項４に記載の半導体装
置において、前記ベース領域が前記固定絶縁電極を覆っ
ていることを特徴とする半導体装置。
【請求項６】請求項１乃至請求項５のいずれかに記載の
半導体装置において、前記インジェクタ領域が前記主面
から前記半導体基体内部に向かって、前記溝の底部より
も深い位置まで存在することを特徴とする半導体装置。