DE102019210681A1 - Leistungstransistorzelle und Leistungstransistor - Google Patents

Leistungstransistorzelle und Leistungstransistor Download PDF

Info

Publication number
DE102019210681A1
DE102019210681A1 DE102019210681.1A DE102019210681A DE102019210681A1 DE 102019210681 A1 DE102019210681 A1 DE 102019210681A1 DE 102019210681 A DE102019210681 A DE 102019210681A DE 102019210681 A1 DE102019210681 A1 DE 102019210681A1
Authority
DE
Germany
Prior art keywords
areas
power transistor
trench
cell
field shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019210681.1A
Other languages
English (en)
Inventor
Klaus Heyers
Alberto Martinez-Limia
Jan-Hendrik Alsmeier
Wolfgang Feiler
Stephan SCHWAIGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to JP2021570772A priority Critical patent/JP7291807B2/ja
Priority to KR1020217042368A priority patent/KR20220016134A/ko
Priority to PCT/EP2020/063821 priority patent/WO2020239501A1/de
Priority to CN202080054755.3A priority patent/CN114175266A/zh
Priority to EP20727950.6A priority patent/EP3977519A1/de
Priority to US17/595,798 priority patent/US20220320286A1/en
Priority to TW109117859A priority patent/TW202114214A/zh
Publication of DE102019210681A1 publication Critical patent/DE102019210681A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungstransistorzelle (100, 200, 300, 400, 500, 600) mit einer Schichtanordnung (101, 201, 301, 401, 501, 601), die eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt, wobei sich ein Graben (104, 204, 304, 404, 504, 604) ausgehend von der Vorderseite entlang einer ersten Richtung (105, 205, 305, 405, 505, 605) in die Schichtanordnung (101, 201, 301, 401, 501, 601) erstreckt und der Graben (104, 204, 304, 404, 504, 604) zumindest bis in eine Stromspreizschicht (106, 206, 306, 406, 506, 606) reicht, wobei sich der Graben (104, 204, 304, 404, 504, 604) entlang einer zweiten Richtung (107, 207, 307, 407, 507, 607) ausdehnt, die senkrecht zur ersten Richtung (105, 205, 305, 405, 505, 605) angeordnet ist, und Feldabschirmbereiche (108, 208, 308, 408, 508, 608) zumindest bereichsweise in der Stromspreizschicht (106, 206, 306, 406, 506, 606) angeordnet sind, dadurch gekennzeichnet, dass Sourcebereiche (109, 209, 309, 409, 509, 609) und Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) entlang der zweiten Richtung (107, 207, 307, 407, 507, 607) alternierend angeordnet sind, wobei zwischen jedem Sourcebereich (109, 209, 309, 409, 509, 609) und jedem Feldabschirmkontaktierungsbereich (111, 211, 311, 411, 511, 611) jeweils ein Teil des Bodybereichs (110, 210, 310, 410, 510, 610) angeordnet ist, wobei die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) mit ersten Metallbereichen (112, 212, 312, 412, 512, 612) auf der Vorderseite (102, 202, 302, 402, 502, 602) verbinden und die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) Seitenflächen des Grabens (104, 204, 304, 404, 504, 604) zumindest bereichsweise berühren.

Description

  • Die Erfindung betrifft eine Leistungstransistorzelle und einen Leistungstransistor.
  • Stand der Technik
  • Siliziumkarbidtransistoren werden für Anwendungen eingesetzt bei denen gleichzeitig eine hohe Sperrfestigkeit und ein niedriger Durchlasswiderstand gefordert sind. Dabei sind die bei hoher Sperrspannung auftretenden elektrischen Felder im Gegensatz zu Leistungstransistoren aus Halbleitermaterialien mit schmaler Bandlücke wesentlich größer, sodass Maßnahmen zum Schutz des Gateoxids vor hoher Feldstärke benötigt werden.
  • Das Dokument US 7700971 B2 beschreibt im Driftgebiet angeordnete p-dotierte Gebiete, die in regulären Intervallen in einer horizontalen Richtung angeordnet sind und unterhalb einer Trench-MOSFET Struktur liegen, wobei sie über eine Kontaktstruktur mit dem Sourcepotential verbunden sind. Die Sourcebereiche des Bauelements sind dabei seitlich neben den Gräben angeordnet, während die Kontaktstrukturen durch Metallisierung der Oberfläche eines freiliegenden Teils der vergrabenen p-Gebiete, die außerhalb der Gate-Graben-Strukturbereiche liegen, nach dem Ätzen des SiC-Materials realisiert werden.
  • Im Rückwärtsbetrieb des Bauelements ist dabei die Stromführung über längere Abschnitte der vergrabenen p-Gebiete bis zu den äußeren Kontaktstrukturen nachteilig, da sie größere Energieverluste verursacht und im Betrieb langsamere Schaltfrequenzen benötigt.
  • Das Dokument US 9306061 A beschreibt ein im Driftgebiet angeordnetes p-dotiertes Gebiet, das über ein Kontaktgebiet mit dem Sourcepotential verbunden ist. Die Sourcebereiche und die Kontaktgebiete sind dabei seitlich neben den Gräben angeordnet, wobei die Kontaktgebiete die Sourcebereiche durchqueren bzw. durchstoßen. Dabei schließen sich die Sourcegebiete seitlich unmittelbar an die Gräben an. Die Kontaktgebiete sind lateral beabstandet zu den Gräben angeordnet und berühren die Sourcegebiete. Entlang der Längenausbreitung der Gräben bleibt die Abfolge der Sourcegebiete und der Kontaktgebiete unverändert. Das bedeutet die Sourcegebiete und Kontaktgebiete alternieren quer zur Längenausbreitung der Gräben, wobei die Sourcegebiete die Gräben immer und die Kontaktgebiete die Gräben nie berühren.
  • Nachteilig ist hierbei, dass die seitlichen Abmaße des Leistungstransistors quer zur Längsausbreitung der Gräben groß sind.
  • Die Aufgabe der Erfindung ist es, diese Nachteile zu überwinden.
  • Offenbarung der Erfindung
  • Die Leistungstransistorzelle umfasst eine Schichtanordnung, die eine Vorderseite und eine Rückseite aufweist. Die Vorderseite liegt dabei der Rückseite gegenüber. Ausgehend von der Vorderseite erstreckt sich ein Graben entlang einer ersten Richtung in die Schichtanordnung und reicht zumindest bis in eine Stromspreizschicht. Der Graben dehnt sich entlang einer zweiten Richtung aus, die senkrecht zur ersten Richtung angeordnet ist. Feldabschirmbereiche sind zumindest bereichsweise in der Stromspreizschicht angeordnet. Erfindungsgemäß sind Sourcebereiche und Feldabschirmkontaktierungsbereiche entlang der zweiten Richtung alternierend angeordnet, wobei zwischen jedem Sourcebereich und jedem Feldabschirmkontaktierungsbereich jeweils ein Teil bzw. Streifen des Bodybereichs angeordnet ist. Die Feldabschirmkontaktierungsbereiche verbinden die Feldabschirmbereiche mit ersten Metallbereichen auf der Vorderseite, wobei die Feldabschirmkontaktierungsbereiche Seitenflächen des Grabens zumindest bereichsweise berühren. Mit anderen Worten die Sourcebereiche und die Feldabschirmkontaktierungsbereiche sind in der Ausbreitungsrichtung des Grabens wechselweise angeordnet, wobei die Sourcebereiche und die Feldabschirmkontaktierungsbereiche mittelbar aufeinander folgen. Das bedeutet sie sind jeweils durch einen Teil bzw. Streifen des Bodybereichs voneinander getrennt. Somit sind die Sourcebereiche, Bodybereiche und Feldabschirmkontaktierungsbereiche im Längenverlauf des Grabens abwechselnd zumindest bereichsweise mit den Seitenflächen des Grabens verbunden. Die Sourcebreiche erstrecken sich dabei von einem Graben zum nächsten Graben entlang einer dritten Richtung, die senkrecht zur ersten Richtung und zur zweiten Richtung angeordnet ist, zumindest bereichsweise ohne Unterbrechung.
  • Der Vorteil ist hierbei, dass die Abmaße der Leistungstransistorzelle gering sind. Das bedeutet der Pitch der Leistungstransistorzelle verringert sich im Gegensatz zu herkömmlichen Grabenleistungstransistorzellen, wodurch der Durchlasswiderstand verringert wird.
  • In einer Weiterbildung sind die Feldabschirmbereiche innerhalb der Stromspreizschicht und beabstandet zu einer Driftschicht angeordnet.
  • Vorteilhaft ist hierbei, dass eine hohe vertikale und laterale Stromführung mit geringem Einschaltwiderstand möglich ist.
  • In einer weiteren Ausgestaltung weisen die Feldabschirmbereiche von der Vorderseite einen größeren Abstand auf als ein Boden des Grabens. Mit anderen Worten sie liegen von der Vorderseite aus gesehen tiefer als der Grabenboden.
  • Vorteilhaft ist hierbei, dass der Graben vor hohen elektrischen Feldstärken geschützt wird.
  • In einer weiteren Ausgestaltung ist die Stromspreizschicht lateral zu den Feldabschirmbereichen glockenförmig ausgestaltet.
  • Der Vorteil ist hierbei, dass der Stromfluss nicht durch die Feldabschirmbereiche beeinträchtigt wird, da die Feldabschirmbereiche einen lateralen Abstand zum Graben aufweisen.
  • In einer Weiterbildung ist die Stromspreizschicht lateral zu den Feldabschirmbereichen rechteckförmig ausgestaltet.
  • Vorteilhaft ist hierbei, dass die Fläche der stromführenden Bereiche maximiert wird.
  • In einer weiteren Ausgestaltung sind Bodykontaktierungsbereiche innerhalb der Bodybereiche bereichsweise unterhalb der Sourcebereiche angeordnet, wobei die Bodykontaktierungsbereiche über die Feldabschirmkontaktierungsbereiche mit den ersten Metallbereichen der Vorderseite der Schichtanordnung verbunden sind.
  • Der Vorteil ist hierbei, dass der Bodykontakt verbessert wird. Das bedeutet das Verhalten der Rücklaufdiode verbessert sich.
  • In einer Weiterbildung sind die Feldabschirmbereiche in Richtung des Grabens und/oder der Rückseite abgerundet.
  • Vorteilhaft ist hierbei, dass die elektrische Feldstärke reduziert wird.
  • In einer weiteren Ausgestaltung umfasst die Schichtanordnung ein Halbleitersubstrat mit einer breiten Bandlücke.
  • Der Vorteil ist hierbei, dass das resultierende Bauelement eine größere Durchbruchspannnung, weniger Verluste, höhere Betriebstemperaturen und höhere Schaltfrequenzen aufweist.
  • In einer Weiterbildung weist das Halbleitersubstrat Siliziumkarbid oder Galliumnitrid auf.
  • Der erfindungsgemäße Leistungstransistor umfasst eine Vielzahl von Leistungstransistorzellen, die eine Schichtanordnung mit einer Vorderseite und einer Rückseite aufweisen. Die Vorderseite liegt dabei der Rückseite gegenüber. Ausgehend von der Vorderseite erstreckt sich ein Graben entlang einer ersten Richtung in die Schichtanordnung und reicht zumindest bis in eine Stromspreizschicht. Der Graben dehnt sich entlang einer zweiten Richtung aus, die senkrecht zur ersten Richtung angeordnet ist. Feldabschirmbereiche sind zumindest bereichsweise in der Stromspreizschicht angeordnet. Erfindungsgemäß sind Sourcebereiche und Feldabschirmkontaktierungsbereiche entlang der zweiten Richtung alternierend angeordnet, wobei zwischen jedem Sourcebereich und jedem Feldabschirmkontaktierungsbereich jeweils ein Teil bzw. Streifen des Bodybereichs angeordnet ist. Die Feldabschirmkontaktierungsbereiche verbinden die Feldabschirmbereiche mit ersten Metallbereichen auf der Vorderseite, wobei die Feldabschirmkontaktierungsbereiche Seitenflächen des Grabens zumindest bereichsweise berühren.
  • Der Vorteil ist hierbei, dass der Leistungstransistor ein geringes Pitchmaß aufweist, wodurch der Durchlasswiderstand verringert wird.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
  • Figurenliste
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1a eine Draufsicht auf eine Leistungstransistorzelle,
    • 1b einen Ausschnitt einer Schnittansicht entlang einer Ebene AA' der Leistungstransistorzelle,
    • 1c einen Ausschnitt einer Schnittansicht entlang der Ebene BB' der Leistungstransistorzelle,
    • 1d eine Schnittansicht entlang der Ebene CC' der Leistungstransistorzelle,
    • 2a eine Draufsicht auf eine vordere Leistungstransistorhalbzelle,
    • 2b eine Schnittansicht entlang der Ebene AA' durch die vordere Leistungstransistorhalbzelle,
    • 2c eine Schnittansicht entlang der Ebene BB' durch die vordere Leistungstransistorhalbzelle,
    • 2d eine Rückansicht der vorderen Leistungstransistorhalbzelle,
    • 3a eine Draufsicht auf eine weitere vordere Leistungstransistorhal bzelle,
    • 3b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
    • 3c eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle,
    • 3d eine Rückansicht der weiteren vorderen Leistungstransistorhalbzelle,
    • 4a eine Draufsicht auf eine weitere vordere Leistungstransistorhal bzelle,
    • 4b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
    • 4c eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle,
    • 4d eine Rückansicht der weiteren vorderen Leistungstransistorhalbzelle,
    • 5a eine Draufsicht auf eine weitere vordere Leistungstransistorhalbzelle,
    • 5b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
    • 5c eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle,
    • 5d eine Rückansicht der weiteren vorderen Leistungstransistorhalbzelle,
    • 6a eine Draufsicht auf eine weitere vordere Leistungstransistorhalbzelle,
    • 6b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
    • 6c eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle,
    • 6d eine Rückansicht der weiteren vorderen Leistungstransistorhalbzelle,
    • 7a eine Draufsicht auf zwei Leistungstransistorzellen,
    • 7b eine Draufsicht auf eine weitere Leistungstransistorzelle,
    • 8a eine erste hexagonale Zellgeometrie,
    • 8b eine zweite hexagonale Zellgeometrie,
    • 8c eine dritte hexagonale Zellgeometrie,
    • 9a eine erste quadratische Zellgeometrie,
    • 9b eine zweite quadratische Zellgeometrie, und
    • 9c eine dritte quadratische Zellgeometrie.
  • 1a zeigt eine Draufsicht auf eine Leistungstransitorzelle 100. Die Leistungstransistorzelle 100 umfasst eine vordere Leistungstransistorhalbzelle 102 und eine hintere Leistungstransistorhalbzelle 103, die entlang einer zweiten Richtung 107 aufeinander folgend angeordnet sind. Die vordere Leistungstransistorhalbzelle 102 und die hintere Leistungstranistorhalbzelle 103 sind dabei identisch aufgebaut, wobei sie entlang der zweiten Richtung 107 spiegelverkehrt zueinander angeordnet sind. Das bedeutet die sich berührenden Flächen der vorderen Leistungstransistorhalbzelle 102 und der hinteren Leistungstransistorhalbzelle 103 sind gleich. Die Leistungstransistorzelle 100 umfasst eine Schichtanordnung 101. Die Schichtanordnung 101 umfasst ein Halbleitersubstrat 115, eine Bufferschicht 116, eine Driftschicht 117, eine Stromspreizschicht 106, Feldabschirmbereiche 108, Sourcebereiche 109, Bodybereiche 110 und Feldabschirmkontaktierungsbereiche 111. Dabei ist die Bufferschicht 116 auf dem Halbleitersubstrat 115 angeordnet. Auf der Bufferschicht 116 ist die Driftschicht 117 angeordnet. Auf der Driftschicht 117 ist die Stromspreizschicht 106 angeordnet. Auf der Stromspreizschicht 106 sind bereichsweise Sourcebereiche 109 und Bodybereiche 110 angeordnet. Auf der Vorderseite der Schichtanordnung 101 sind erste Metallbereiche 112 zur Kontaktierung der Sourcebereiche 109 und der Bodybereiche 110 angeordnet. Bei der Kontaktierung bilden sich ohmsche Kontakte zwischen den ersten Metallbereichen 112 und den Sourcebereichen 109 bzw. den ersten Metallbereichen 112 und den Bodybereichen 110 aus. Die Feldabschirmbereiche 108 sind zumindest bereichsweise in der Stromspreizschicht 106 angeordnet. Sie sind dabei über Feldabschirmkontaktierungsbereiche 111 mit den ersten Metallbereichen 112 elektrisch verbunden. Unterhalb des Halbleitersubstrats 115 ist ein zweiter Metallbereich 114 angeordnet. Er fungiert als Drainmetallisierung. Zwischen dem Halbleitersubstrat 115 und dem zweiten Metallbereich 114 bildet sich ein ohmscher Kontakt aus. Ausgehend von der Vorderseite erstreckt sich ein Graben 104, der in einer ersten Richtung 105 zumindest bis in die Stromspreizschicht 106 reicht. Der Graben 104 dehnt sich in der zweiten Richtung 107 aus, die senkrecht zur ersten Richtung 105 angeordnet ist. Die zweite Richtung 107 entspricht dabei der Ausbreitungsrichtung bzw. Längsrichtung des Grabens 104. Der Graben 104 weist am Boden ein Feldoxid 118 auf und an den Seitenwänden ein Gateoxid 119. Das Feldoxid 118 kann dabei eine größere Schichtdicke aufweisen als das Gateoxid 119. Der Graben 104 ist mit einem hochdotierten n- oder p-Polysilizium verfüllt. Die Sourcebereiche 109 und die Feldabschirmkontaktierungsbereiche 111 sind entlang der Ausbreitungsrichtung des Grabens 104 alternierend angeordnet. Zwischen jedem Sourcebereich 109 und jedem Feldabschirmkontaktierungsbereich 111 ist jeweils ein streifenförmiger Teil des Bodybereichs 110 angeordnet. Das bedeutet entlang der Grabenlänge einer Leistungstransistorzelle 100 sind im oberen Bereich des Grabens jeweils ein Sourcebereich 109, ein Teil des Bodybereichs 110, ein Feldabschirmkontaktierungsbereich 111, ein Teil eines weiteren Bodybereichs 110 und ein weiterer Sourcebereich 109 angeordnet. Die Sourcebereiche 109 und die Bodybereiche 110 grenzen dabei unmittelbar an die Seitenwand des Grabens 104 an. Die Feldabschirmkontaktierungsbereiche 111 grenzen bereichsweise ebenfalls unmittelbar an die Seitenwand des Grabens 104 an und berühren die Seitenwand des Grabens 104. Des Weiteren grenzen bereichsweise die Stromspreizschicht 106 und die Driftschicht 117 an die Seitenwände des Grabens 104 an.
  • In einem Ausführungsbeispiel sind Oberflächen der Feldabschirmbereiche 108 von der Vorderseite der Schichtanordnung 101 aus gesehen in einem geringeren Abstand zur Vorderseite angeordnet als der Boden des Grabens 104. Die Feldabschirmbereiche 108 erstrecken sich hierbei von der Stromspreizschicht 106 in die Driftschicht 117.
  • Das Halbleitersubstrat 115 ist hoch n-dotiert und die Bufferschicht 116 ist n-dotiert. Die Driftschicht 117 und die Stromspreizschicht 106 sind n-dotiert, wobei die Stromspreizschicht 106 eine höhere Dotierungskonzentration aufweist als die Driftschicht 117. Dies führt zu einer besseren Stromführung unterhalb des Kanalbereichs und somit zu einem geringen Durchlasswiderstand. Die Soucebereiche 109 sind hoch n-dotiert und die Bodybereiche 110, die Feldabschirmbereiche 108 und die Feldabschirmkontaktierungsbereiche 111 sind p-dotiert.
  • Das Halbleitersubstrat 115 kann Silizium, Siliziumkarbid, Galliumnitrid oder Galliumoxid umfassen.
  • Die Feldabschirmkontaktierungsbereiche 111 werden mit Hilfe von Ionenimplantation oder Epitaxie hergestellt.
  • 1b zeigt einen Ausschnitt einer Schnittansicht entlang einer Ebene AA' durch die Leistungstransistorzelle 100. Der Ausschnitt zeigt dabei den Schnitt entlang der Ebene AA' durch die vordere Leistungstransistorhalbzelle 102. Die Line AA' ist dabei parallel zur Ebene angeordnet, die von der ersten Richtung 105 und der zweiten Richtung 107 aufgespannt wird und verläuft entlang der dritten Richtung 121 durch die Grabenmitte. 1b zeigt die zweite Metallschicht 114, das Halbleitersubstrat 115, die Bufferschicht 116, die Driftschicht 117, das Feldoxid 118, die Gatemetallisierung 120 und die erste Metallschicht 112. Die Tiefe der vorderen Leistungstransistorhalbzelle 102 entlang der zweiten Richtung 107 wird durch das Bezugszeichen CPz gekennzeichnet.
  • 1c zeigt einen Ausschnitt einer Schnittansicht entlang einer Ebene BB' durch die Leistungstransistorzelle 100. Der Ausschnitt zeigt dabei den Schnitt entlang der Ebene BB' durch die vordere Leistungstransistorhalbzelle 102. Die Ebene BB' ist dabei parallel zur Ebene angeordnet, die von der ersten Richtung 105 und der zweiten Richtung 107 aufgespannt wird und verläuft entlang der dritten Richtung 121 seitlich beabstandet zwischen dem Graben 104 und der ersten Metallschicht 112. 1c zeigt die zweite Metallschicht 114, das Halbleitersubstrat 115, die Bufferschicht 116, die Driftschicht 117, die Stromspreizschicht 106, die Bodybereiche 110, die Sourcebereiche 109, die Feldabschirmkontaktierungsbereiche 111 und die erste Metallschicht 112. Die Tiefe des Feldabschirmkontaktierungsbereichs 111 entlang der zweiten Richtung 107 wird durch das Bezugszeichen WPz und die Tiefe der vorderen Leistungstransistorhalbzelle 102 entlang der zweiten Richtung 107 wird durch das Bezugszeichen CPz gekennzeichnet.
  • 1d zeigt eine Schnittansicht entlang der Ebene CC' der Leistungstransistorzelle 100. Der Schnitt zeigt die Rückansicht auf die vordere Leistungstransistorhalbzelle 102 der Leistungstransistorzelle 100. Der Schnitt durch die Leistungstransistorzelle 100 ist dabei parallel zur Ebene, die durch die erste Richtung 105 und die dritte Richtung 121 aufgespannt wird. In der zweiten Richtung 107 verläuft der Schnitt durch den Punkt der halben Grabenlänge. Die Bezugszeichen der 1d entsprechen denen der 1a und beschreiben diesselben Komponenten. Die Feldabschirmkontaktierungsbereiche 111 und Sourcebereiche 109 wechseln sich entlang der Ausbreitungsrichtung des Grabens 104 ab. Es ist ersichtlich, dass die Feldabschirmkonaktierungsbereiche 111 weder an die Sourcebereiche 109 angrenzen noch diese durchstoßen bzw. durchqueren.
  • 2a zeigt eine Draufsicht auf eine vordere Leistungstransistorhalbzelle 202. Die beiden hinteren Stellen der Bezugszeichen der 2a, die den gleichen hinteren Bezugszeichen der 1a entsprechen, beschreiben diesselben Komponenten wie in 1a. Der Unterschied zur 1a besteht darin, dass die Feldabschirmbereiche 208 einen größeren Abstand zur Vorderseite der Schichtanordnung 201 aufweisen als der Grabenboden. Mit anderen Worten die Feldabschirmbereiche 208 liegen von der Vorderseite aus gesehen tiefer als der Grabenboden. Dadurch wird eine Feldabschirmung erzeugt, die am Grabenboden feldreduzierend wirkt.
  • 2b zeigt eine Schnittansicht entlang der Ebene AA' durch die vordere Leistungstransistorhalbzelle 202 der Leistungstransistorzelle 200. Die beiden hinteren Stellen der Bezugszeichen der 2b, die den gleichen hinteren Bezugszeichen der 1b entsprechen, beschreiben diesselben Komponenten wie in 1b. Der Unterschied zur 1b besteht darin, dass in der 2b die Stromspreizschicht 206 zwischen der Driftschicht 217 und dem Feldoxid 218 angeordnet ist. Mit anderen Worten der Graben befindet sich vollständig in der Stromspreizschicht 206.
  • 2c zeigt eine Schnittansicht entlang der Ebene BB' durch die vordere Leistungstransistorhalbzelle 202 der Leistungstransistorzelle 200. Die beiden hinteren Stellen der Bezugszeichen der 2c, die den gleichen hinteren Bezugszeichen der 1c entsprechen, beschreiben diesselben Komponenten wie in 1c. Der Unterschied zur 1c besteht darin, dass die Stromspreizschicht 206 ausgehend von der Vorderseite der Schichtanordnung tiefer in die Schichtanordnung 201 hineinreicht. D.h. bei gleicher Bauhöhe wie in 1c weist die Driftzone 217 eine geringere Höhe auf als die Driftzone 117 in der 1c.
  • 2d zeigt die Rückansicht der vorderen Leistungstransistorhalbzelle 202. Die Feldabschirmkontaktierungsbereiche 211 weisen unterhalb des Grabens 204 einen graduellen Verlauf auf. Das bedeutet sie weisen eine inhomogene Tiefe in der ersten Richtung 205 auf, wenn man dem Verlauf der Grenze der Feldabschirmkontaktierungsbereiche 211 zur Stromspreizschicht 206 entlang der dritten Richtung 221 folgt. Dabei ist die Stromspreizschicht 206 glockenförmig bzw. pfeilförmig ausgebildet. Somit wird die Stromspreizschicht 206 größer. Dies führt zu einer besseren Stromführung unterhalb des Kanalbereichs in der vertikalen bzw. ersten Richtung 205, in der lateralen bzw. zweiten Richtung 207 und der dritten Richtung 221.
  • 3a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorhalbzelle 302. Die beiden hinteren Stellen der Bezugszeichen der 3a, die den gleichen hinteren Bezugszeichen der 2a entsprechen, beschreiben diesselben Komponenten wie in 2a. Die Draufsicht auf die weitere vordere Leistungstransistorhalbzelle 302 der 3a unterscheidet sich nicht von der Draufsicht auf die vordere Leistungstransistorhalbzelle 202 der 2a.
  • 3b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 302. Die 3b unterscheidet sich dabei nicht von der 2b.
  • 3c zeigt eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle 202. Die 3c unterscheidet sich nicht von der 2c.
  • 3d zeigt eine Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 302. Die Stromspreizschicht 306 ist rechteckförmig ausgebildet. Dadurch wird die Stromspreizschicht 306 unterhalb des Grabens 304 gleichförmig bzw. gleichmäßig erweitert. Dies führt zu einer verbesserten Stromführung unterhalb des Grabens 304 entlang der zweiten Richtung 307 und der dritten Richtung 321.
  • 4a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorzelle 402. Die beiden hinteren Stellen der Bezugszeichen der 4a, die den gleichen hinteren Bezugszeichen der 2a entsprechen, beschreiben diesselben Komponenten wie in 2a. Der Unterschied zur 2a besteht darin, dass 4a zusätzlich Bodykontaktierungsgebiete 413 aufweist, die die Bodybereiche 410 kontaktieren. Die Bodykontaktierungsgebiete 413 sind dabei unterhalb der Sourcebereiche 409 angeordnet. Die Bodykontaktierungsgebiete 413 sind mit den Feldabschirmkontaktierungsbereichen 411 elektrisch verbunden. Die Bodykontaktierungsgebiete 413 führen dazu, dass die Leistungstransistorzelle bei sehr steilen Drainspannungstransienten gegenüber einer Aktivierung des parasitären npn-Transistors, der aus der Stromspreizschicht 406, der Bodybereiche 410 und der Sourcebereiche 409 gebildet wird, unempfindlich wird. Alternativ reichen die Bodykontaktierungsbereiche 413 bis in die Stromspreizschicht 406 hinein, d. h. sie sind bereichsweise außerhalb des Bodysgebiets 410 angeordnet.
  • 4b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 402. Die 4b unterscheidet sich dabei nicht von der 2b.
  • 4c zeigt eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle 402. Die beiden hinteren Stellen der Bezugszeichen der 4c, die den gleichen hinteren Bezugszeichen der 2c entsprechen, beschreiben diesselben Komponenten wie in 2c. Der Unterschied zur 2c besteht darin, dass die 4c zusätzlich Bodykontaktierungsgebiete 413 aufweist, die die Bodybereiche 410 kontaktieren. Die Bodykontaktierungsgebiete 413 sind flach.
  • 4d zeigt Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 402. Die beiden hinteren Stellen der Bezugszeichen der 4d, die den gleichen hinteren Bezugszeichen der 2d entsprechen, beschreiben diesselben Komponenten wie in 2d. Zusätzlich zeigt 4d die Bodykontaktierungsgebiete 413.
  • 5a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorzelle 502. Die beiden hinteren Stellen der Bezugszeichen der 5a, die den gleichen hinteren Bezugszeichen der 4a entsprechen, beschreiben diesselben Komponenten wie in 4a. Der Unterschied zur 4a besteht darin, dass die Stromspreizschicht 506 von der Vorderseite der Schichtanordnung 501 aus gesehen tiefer in die Schichtanordnung 501 hineinreicht als die Stromspreizschicht 406 in 4a. Mit anderen Worten der Grabenboden 504 und die Feldabschirmbereiche 508 liegen vollständig innerhalb der Stromspreizschicht 506 und sind beabstandet zur Driftschicht 517. Dadurch wird dem JFET-Effekt zwischen benachbarten Feldabschirmbereichen 508 entlang der dritten Richtung 521 entgegengewirkt, sodass ein kleinerer Durchlasswiderstand erzeugt wird. Zusätzlich können die Ecken der Feldabschirmbereiche 511 in Richtung des Grabens 504 und des Halbleitersubstrats 515 verrundet sein.
  • 5b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 502. Die beiden hinteren Stellen der Bezugszeichen der 5b, die den gleichen hinteren Bezugszeichen der 4b entsprechen, beschreiben diesselben Komponenten wie in 4b. Die 5b unterscheidet sich von der 4b insoweit, dass die Stromspreizschicht 506 ausgehend von der Vorderseite der Schichtanordnung 501 tiefer reicht als die Stromspreizschicht 406 der 4b.
  • 5c zeigt eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle 502. Die beiden hinteren Stellen der Bezugszeichen der 5c, die den gleichen hinteren Bezugszeichen der 4c entsprechen, beschreiben diesselben Komponenten wie in 4c. Die 5c unterscheidet sich von der 4c insoweit, dass die Stromspreizschicht 506 ausgehend von der Vorderseite der Schichtanordnung 501 tiefer reicht als die Stromspreizschicht 406 der 4c.
  • 5d zeigt die Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 502. Die beiden hinteren Stellen der Bezugszeichen der 5d, die den gleichen hinteren Bezugszeichen der 4d entsprechen, beschreiben diesselben Komponenten wie in 4d. Die Stromspreizschicht 506 reicht dabei ausgehend von der Vorderseite der Schichtanordnung tiefer in die Schichtanordnung als die Stromspreizschicht 406 aus 4d.
  • 6a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorzelle 602. Die beiden hinteren Stellen der Bezugszeichen der 6a, die den gleichen hinteren Bezugszeichen der 5a entsprechen, beschreiben diesselben Komponenten wie in 5a. Der Unterschied zur 5a besteht darin, dass eine Breite der Sourcebereiche 609, der Bodybereiche 610 und der Feldabschirmkontaktierungsbereiche 611 über die Breite der Leistungstansistorzelle 600 variiert. Mit anderen Worten die Ausdehnung der Feldabschirmkontaktierungsbereiche 611 entlang der zweiten Richtung 607 ist nicht konstant über die Breite der Leistungstransistorzelle 600, sondern maximal im zentralen Bereich zwischen den Gräben, d. h. wenn beispielsweise zwei Leistungstransistorzellen entlang der dritten Richtung 621 aneinandergefügt sind. Das bedeutet der die Seitenwand des Grabens 604 berührende Bereich des Feldabschirmkontaktierungsbereichs 611 ist gering. In entgegengesetzter Weise verhält sich die Ausdehnung der Sourcebereiche 609. Die Ausdehnung ist minimal im Bereich zwischen den zentralen Gräben und maximal entlang der Seitenwand des Grabens 604. Das bedeutet, dass die Grenze zwischen Sourcebereichen 609 und Bodybereichen 610 an der Oberfläche der Transistorzelle dreiecksförmig verläuft, wobei die Grundseite bzw. breitere Seite des Dreiecks an die Seitenwand des Grabens 604 grenzt. Dieses Ausführungsbeispiel kombiniert somit schmale Feldabschirmkontaktierungsbereiche 611 in Grabennähe, kleine Durchlasswiderstände und breite Feldabschirmkontaktierungsbereiche 611 oberhalb der Feldabschirmbereiche 608 für eine gute elektrische Anbindung der Feldabschirmbereiche 608.
  • 6b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 602. Die beiden hinteren Stellen der Bezugszeichen der 6b, die den gleichen hinteren Bezugszeichen der 5b entsprechen, beschreiben diesselben Komponenten wie in 5b.
  • 6c zeigt eine Schnittansicht entlang der Ebene BB' durch die weitere vordere Leistungstransistorhalbzelle 602. Die beiden hinteren Stellen der Bezugszeichen der 6c, die den gleichen hinteren Bezugszeichen der 5c entsprechen, beschreiben diesselben Komponenten wie in 5c. Die 6c unterscheidet sich von der 5c insoweit, dass die Sourcebereiche 609, die Bodybereiche 610 und die Feldabschirmbereiche 611 entlang der Breite der Leistungstransistorzelle 600 keine konstante Breite aufweisen.
  • 6d zeigt die Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 602. Die beiden hinteren Stellen der Bezugszeichen der 6d, die den gleichen hinteren Bezugszeichen der 5d entsprechen, beschreiben diesselben Komponenten wie in 5d. Auch hier ist zu sehen, dass die Breite der Sourcebereiche 609, der Bodybereiche 610 und der Feldabschirmbereiche 611 entlang der Breite der Leistungstransistorzelle variiert.
  • 7a zeigt eine Draufsicht auf zwei Leistungstransistorzellen 700, die entlang der zweiten Richtung 707 angeordnet sind. Die Sourcebereiche 709, Bodybereiche 710 und die Feldabschirmkontaktierungsbereiche 711 sind rechteckförmig ausgestaltet. Das bedeutet die Breite der Sourcebereiche 709, die Breite der Bodybereiche 710 und die Breite der Feldabschirmkontaktierungsbereiche 711 sind über die Breite der Leistungstransistorzelle 700 gleich. Die Sourcebereiche 709, die Bodybereiche 710 und die Feldabschirmkontaktierungsbereiche 711 erstrecken sich jeweils von der Seitenfläche des Grabens zum Leistungstransistorzellenrand.
  • 7b zeigt eine Draufsicht auf eine weitere Leistungstransistorzelle 700. Die Sourcebereiche 709, die Bodybereiche 710 und die Feldabschirmkontaktierungsbereiche 711 weisen entlang der dritten Richtung 721 eine unterschiedliche Breite auf.
  • Ein Leistungstransistor umfasst eine Vielzahl von Leistungstransistorzellen 700. Die Leistungstransistorzellen 700 werden entlang der zweiten Richtung 707 und der dritten Richtung 721 aneinandergefügt. Vorzugsweise werden dabei Leistungstransistorzellen gleicher Bauweise aneinandergefügt. Es können jedoch auch verschiedene Leistungstransistorzellen aneinandergefügt werden.
  • In einer weiteren Ausführungsform werden in benachbarten Leistungstransistorzellen die Leistungstransistorzellen verschachtelt angeordnet, sodass in einem Streifen ein Feldabschirmkontaktierungsbereich vorhanden ist und im benachbarten Streifen keiner oder nur ein Teil des Feldabschirmkontaktierungsbereichs.
  • Abgesehen von einer streifenförmigen Anordnung der Leistungstransistorzellen können auch andere Zellgeometrien realisiert werden. Die 8a, 8b und 8c zeigen drei hexagonale und 9a, 9b und 9c drei quadratische Zellanordnungen in schematischer Draufsicht. Zu sehen sind die Sourcebereiche 809 und 909 und die Feldabschirmkontaktierungsbereiche 811 und 911, sowie die Gateoxide 819 und 919. Die Sourcemetallisierung ist nicht gezeigt. Die Feldabschirmbereiche 808 und 908 innerhalb der Schichtanordnung sind als gestrichelt umrundete Regionen dargestellt.
  • Anstelle eines n-Kanal-Bauelements soll auch das dual dazu aufgebaute p-Kanal-Bauelement durch diese Anmeldung beschrieben sein. Hierbei sind alle n- Dotierungen mit p-Dotierungen zu vertauschen und die Vorzeichen der Spannungen umzudrehen.
  • Im Folgenden wird die Funktionsweise der Leistungstransistorzelle im Durchlassfall und im Sperrfall beschrieben. Im Durchlassfall wird an die ersten Metallbereiche, d. h. den Sourceanschluss, ein Sourcepotential angelegt. Für die weiteren Ausführungen dient das Sourcepotential als Bezugspotential. Die Gatemetallisierung weist ein positives Gatepotential auf und der zweite Metallbereich, d. h. der Drainanschluss, ein kleines positives Drainpotential von wenigen Volt auf. Liegt das Gatepotential unterhalb der Schwellenspannung Vth, so fließt lediglich ein geringer Strom vom Drainanschluss zum Sourceanschluss. Wird die Gatespannung erhöht, d. h. sie weist einen höheren Wert auf als die Schwellenspannung, so werden viele Elektronen an die gateoxidseitige Oberfläche der Bodybereiche gezogen, wodurch ein leitfähiger Kanal ausgebildet wird. Somit wird ein niederohmiger Strompfad vom Drainanschluss durch das Halbleitersubstrat, die Bufferschicht, die Driftschicht, die Stromspreizschicht, die an den gateoxidseitigen Oberflächen der Bodybereiche gebildeten Kanale, die Sourcebereichen bis zum Sourceanschluss erzeugt. Die Leistungstransistorzelle bzw. das Bauelement mit einer oder einer Vielzahl von Leistungstransistorzellen ist damit in der Lage eine hohe Stromdichte zu führen.
  • Im Sperrfall weist die Gatespannung einen geringeren Wert auf als die Schwellenspannung. Die Drainspannung weist einen positiven Spannungswert auf. Mit ansteigender Drainspannung dehnen sich die Raumladungszonen der Sperrspannung aufnehmenden pn-Übergänge zwischen den p-dotierten Feldabschirmbereichen, den p-dotierten Feldabschirmkontaktierungsbereichen und den p-dotierten Bodybereichen, sowie den angrenzenden jeweils niedriger n-dotierten Strompreizschicht und Driftschicht im Wesentlichen in die n-dotierten Gebiete, d. h. Stromspreizschicht und Driftschicht, aus. Bei zunehmender Sperrspannung erweitert sich die Raumladungszone bis in die Bufferschicht, wobei die p-dotierten Feldabschirmbereiche, die p-dotierten Feldabschirmkontaktierungsbereiche und die p-dotierten Bodybereiche nicht vollständig ausgeräumt werden.
  • Über das Verhältnis der gesamten lateralen Breite WP der Feldabschirmbereiche zum gesamten lateralen Pitch CP der Leistungstransistorzelle lässt sich ein Kompromiss zwischen einem geringen Durchlasswiderstand und der Abschirmwirkung erzielen. Wird das Verhältnis größer, so ist die Abschirmwirkung der Feldabschirmkontaktierungsbereiche effektiver und der Durchlasswiderstand höher. Geht das Verhältnis gegen null, so ist der Durchlasswiderstand sehr niedrig, jedoch die Abschirmwirkung ebenfalls. Bevorzugt wird daher ein Verhältnis von ungefähr 0,5.
  • Aufgrund interner Spannungsabfälle und der hohen Dotierung fungieren die Feldabschirmbereiche und die Feldabschirmkontaktierungsbereiche im Zusammenspiel mit der angrenzenden Driftschicht und der Stromspreizschicht als intrinsische Diode. Wird die intrinsische Diode bestromt, so weist die Gatespannung einen Wert kleiner als die Schwellenspannung auf und die Drainspannung weist eine negative Spannung auf.
  • Über das Verhältnis der Ausdehnung der Feldabschirmkontaktierungsbereiche entlang der zweiten Richtung zur Ausdehnung der Leistungstransistorzelle in zweiter Richtung kann ein Kompromiss zwischen geringem Durchlasswiderstand und elektrischer Verbindung der Feldabschirmbereiche hergestellt werden. Nähert sich der Wert des Verhältnisses dem Wert 1, so ist der Durchlasswiderstand hoch, jedoch ist die elektrische Anbindung sehr gut. Nähert sich der Wert des Verhältnisses dem Wert null, so ist die elektrische Anbindung gering, aber der Durchlasswiderstand sehr niedrig. Bevorzugt wird dabei ein Verhältnis von ungefähr 0,25.
  • Die Leistungstransistoren können in Invertern für Industrieantriebe, Invertern für regenerative Energieerzeugung wie Windkraftanlagen, Automotive-Inverter für Elektrofahrzeuge und Hybridfahrzeuge, Zugantrieben oder Hochspannungsgleichrichtern angewandt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7700971 B2 [0003]
    • US 9306061 A [0005]

Claims (10)

  1. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) mit einer Schichtanordnung (101, 201, 301, 401, 501, 601), die eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt, wobei sich ein Graben (104, 204, 304, 404, 504, 604) ausgehend von der Vorderseite entlang einer ersten Richtung (105, 205, 305, 405, 505, 605) in die Schichtanordnung (101, 201, 301, 401, 501, 601) erstreckt und der Graben (104, 204, 304, 404, 504, 604) zumindest bis in eine Stromspreizschicht (106, 206, 306, 406, 506, 606) reicht, wobei sich der Graben (104, 204, 304, 404, 504, 604) entlang einer zweiten Richtung (107, 207, 307, 407, 507, 607) ausdehnt, die senkrecht zur ersten Richtung (105, 205, 305, 405, 505, 605) angeordnet ist, und Feldabschirmbereiche (108, 208, 308, 408, 508, 608) zumindest bereichsweise in der Stromspreizschicht (106, 206, 306, 406, 506, 606) angeordnet sind, dadurch gekennzeichnet, dass Sourcebereiche (109, 209, 309, 409, 509, 609) und Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) entlang der zweiten Richtung (107, 207, 307, 407, 507, 607) alternierend angeordnet sind, wobei zwischen jedem Sourcebereich (109, 209, 309, 409, 509, 609) und jedem Feldabschirmkontaktierungsbereich (111, 211, 311, 411, 511, 611) jeweils ein Teil des Bodybereichs (110, 210, 310, 410, 510, 610) angeordnet ist, wobei die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) mit ersten Metallbereichen (112, 212, 312, 412, 512, 612) auf der Vorderseite (102, 202, 302, 402, 502, 602) verbinden und die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) Seitenflächen des Grabens (104, 204, 304, 404, 504, 604) zumindest bereichsweise berühren.
  2. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach Anspruch 1, dadurch gekennzeichnet, dass die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) innerhalb der Stromspreizschicht (106, 206, 306, 406, 506, 606) und beabstandet zu einer Driftschicht (117, 217, 317, 417, 517, 617) angeordnet sind.
  3. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) von der Vorderseite der Schichtanordnung (101, 201, 301, 401, 501, 601) einen größeren Abstand aufweisen als ein Boden des Grabens (104, 204, 304, 404, 504, 604).
  4. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stromspreizschicht (106, 206, 306, 406, 506, 606) lateral zu den Feldabschirmkontaktierungsbereichen (111, 211, 311, 411, 511, 611) glockenförmig ausgestaltet ist.
  5. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Stromspreizschicht (106, 206, 306, 406, 506, 606) lateral zu den Feldabschirmkontaktierungsbereichen (111, 211, 311, 411, 511, 611) rechteckförmig ausgestaltet ist.
  6. Leistungstransistorzelle (400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Bodykontaktierungsgebiete (413, 513, 613) innerhalb des Bodybereichs (410, 510, 610) bereichsweise unterhalb der Sourcebereiche (409, 509, 609) angeordnet sind, wobei die Bodykontaktierungsgebiete (413, 513, 613) über die Feldabschirmkontaktierungsbereiche (411, 511, 611) mit den ersten Metallbereichen (412, 512, 612) der Vorderseite der Schichtanordnung (401, 501, 601) verbunden sind.
  7. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) in Richtung des Grabens (104, 204, 304, 404, 504, 604) und/oder der Rückseite abgerundet sind.
  8. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtanordnung (101, 201, 301, 401, 501, 601) ein Halbleitersubstrat mit einer breiten Bandlücke umfasst.
  9. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach Anspruch 8, dadurch gekennzeichnet, dass das Halbleitersubstrat Siliziumkarbid oder Galliumnitrid aufweist.
  10. Leistungstransistor mit einer Vielzahl von Leistungstransistorzellen (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche.
DE102019210681.1A 2019-05-31 2019-07-19 Leistungstransistorzelle und Leistungstransistor Pending DE102019210681A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2021570772A JP7291807B2 (ja) 2019-05-31 2020-05-18 パワートランジスタセルおよびパワートランジスタ
KR1020217042368A KR20220016134A (ko) 2019-05-31 2020-05-18 파워 트랜지스터 셀 및 파워 트랜지스터
PCT/EP2020/063821 WO2020239501A1 (de) 2019-05-31 2020-05-18 Leistungstransistorzelle und leistungstransistor
CN202080054755.3A CN114175266A (zh) 2019-05-31 2020-05-18 功率晶体管单元与功率晶体管
EP20727950.6A EP3977519A1 (de) 2019-05-31 2020-05-18 Leistungstransistorzelle und leistungstransistor
US17/595,798 US20220320286A1 (en) 2019-05-31 2020-05-18 Power transistor cell and power transistor
TW109117859A TW202114214A (zh) 2019-05-31 2020-05-28 功率電晶體單元與功率電晶體

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019208010.3 2019-05-31
DE102019208010 2019-05-31

Publications (1)

Publication Number Publication Date
DE102019210681A1 true DE102019210681A1 (de) 2020-12-03

Family

ID=73264765

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019210681.1A Pending DE102019210681A1 (de) 2019-05-31 2019-07-19 Leistungstransistorzelle und Leistungstransistor

Country Status (8)

Country Link
US (1) US20220320286A1 (de)
EP (1) EP3977519A1 (de)
JP (1) JP7291807B2 (de)
KR (1) KR20220016134A (de)
CN (1) CN114175266A (de)
DE (1) DE102019210681A1 (de)
TW (1) TW202114214A (de)
WO (1) WO2020239501A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588695B (zh) * 2022-12-09 2023-05-16 无锡先瞳半导体科技有限公司 屏蔽栅场效应晶体管
WO2024183912A1 (en) * 2023-03-09 2024-09-12 Huawei Digital Power Technologies Co., Ltd. Monolithically integrated schottky barrier diode semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069797A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 絶縁ゲート型トランジスタ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561413B2 (ja) * 1993-02-23 1996-12-11 日産自動車株式会社 半導体装置
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
JP2007005657A (ja) * 2005-06-24 2007-01-11 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2009016480A (ja) * 2007-07-03 2009-01-22 Toshiba Corp 半導体装置、及び半導体装置の製造方法
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
JP6631632B2 (ja) * 2015-09-16 2020-01-15 富士電機株式会社 半導体装置
US20180366569A1 (en) * 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
JP6639365B2 (ja) * 2016-09-16 2020-02-05 株式会社東芝 半導体装置
JP6880669B2 (ja) * 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7327905B2 (ja) * 2017-07-07 2023-08-16 株式会社デンソー 半導体装置およびその製造方法
WO2019009091A1 (ja) * 2017-07-07 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
JP6870547B2 (ja) * 2017-09-18 2021-05-12 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069797A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 絶縁ゲート型トランジスタ

Also Published As

Publication number Publication date
WO2020239501A1 (de) 2020-12-03
KR20220016134A (ko) 2022-02-08
TW202114214A (zh) 2021-04-01
US20220320286A1 (en) 2022-10-06
JP7291807B2 (ja) 2023-06-15
JP2022534117A (ja) 2022-07-27
EP3977519A1 (de) 2022-04-06
CN114175266A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102004029435B4 (de) Feldplattentrenchtransistor
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102015104504B4 (de) Grabentransistorbauelement
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102015116611B4 (de) Transistorbauelement
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102007018631A1 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE112018000209T5 (de) Grabenleistungstransistor
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102007034802B4 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
EP3977519A1 (de) Leistungstransistorzelle und leistungstransistor
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102018200136B4 (de) Halbleitervorrichtung
DE10243743B4 (de) Quasivertikales Halbleiterbauelement

Legal Events

Date Code Title Description
R163 Identified publications notified