JP7291807B2 - パワートランジスタセルおよびパワートランジスタ - Google Patents

パワートランジスタセルおよびパワートランジスタ Download PDF

Info

Publication number
JP7291807B2
JP7291807B2 JP2021570772A JP2021570772A JP7291807B2 JP 7291807 B2 JP7291807 B2 JP 7291807B2 JP 2021570772 A JP2021570772 A JP 2021570772A JP 2021570772 A JP2021570772 A JP 2021570772A JP 7291807 B2 JP7291807 B2 JP 7291807B2
Authority
JP
Japan
Prior art keywords
power transistor
region
cell
trench
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021570772A
Other languages
English (en)
Other versions
JP2022534117A (ja
Inventor
マルティネス－リミア，アルベルト
アルスマイヤー，ヤン－ヘンドリク
ハイヤース，クラウス
シュバイガー，シュテファン
ファイラー，ボルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2022534117A publication Critical patent/JP2022534117A/ja
Application granted granted Critical
Publication of JP7291807B2 publication Critical patent/JP7291807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワートランジスタセルおよびパワートランジスタに関する。
炭化ケイ素トランジスタは、高い逆方向耐圧と低い順方向抵抗とが同時に要求される用途に使用される。ここで、狭いバンドギャップを有する半導体材料から作られたパワートランジスタとは対照的に、高い逆電圧で発生する電界は非常に大きく、したがってゲート酸化物を高い電界強度から保護するための対策が必要とされる。
米国特許第７７００９７１号には、ドリフト区域内に配置されたｐ型ドープ区域が記載されており、このｐ型ドープ区域は、水平方向に一定の間隔で配置され、トレンチＭＯＳＦＥＴ構造の下にあり、接触構造を介してソース電位に接続される。ここで、素子のソース領域は横方向でトレンチの隣に配置され、接触構造は、ＳｉＣ材料のエッチング後、ゲート－トレンチ構造領域の外にある埋設ｐ型区域の露出部分の表面をメタライゼーションすることによって実現される。
ここで、素子の逆方向動作では、埋設ｐ型区域の長いセクションを通って外部接触構造まで至る電流伝導は、より大きいエネルギー損失を引き起こし、動作中により遅いスイッチング周波数を必要とするので不利である。
米国特許第９３０６０６１号には、ドリフト区域に配置され、接触区域を介してソース電位に接続されるｐ型ドープ区域が記載されている。ここで、ソース領域および接触区域は、横方向でトレンチの隣に配置され、接触区域は、ソース領域を横断または貫通する。ここで、ソース区域は、側方でトレンチに直接つながる。接触区域は、横方向でトレンチから離間されて配置され、ソース区域に接する。トレンチの長手方向広がりに沿って、ソース区域と接触区域との連なりは変化しない。すなわち、ソース区域と接触区域とがトレンチの長手方向広がりに対して横方向に交互に位置し、ソース区域は常にトレンチに接触し、接触区域はトレンチに接触しない。
ここで、パワートランジスタの側方サイズがトレンチの長手方向広がりに対して横方向に大きいという欠点がある。
本発明の目的は、これらの欠点を克服することである。
パワートランジスタセルは、おもて面および裏面を有する積層構成を含む。おもて面は、裏面の反対側にある。トレンチが、おもて面から、第１の方向に沿って積層構成内に延び、少なくとも電流拡散層内まで達する。トレンチは、第１の方向に垂直な第２の方向に沿って延在する。電界遮蔽領域が、少なくとも部分的に電流拡散層内に配置される。本発明によれば、ソース領域と電界遮蔽接触領域とが、第２の方向に沿って交互に配置され、各ソース領域と各電界遮蔽接触領域との間に、それぞれ、本体領域の一部またはストリップが配置される。電界遮蔽接触領域は、電界遮蔽領域を、おもて面にある第１の金属領域と接続し、電界遮蔽接触領域は、少なくとも部分的にトレンチの側面に接する。言い換えると、ソース領域と電界遮蔽接触領域とは、トレンチの広がり方向に交互に配置され、ソース領域と電界遮蔽接触領域とは互いに間接的に続く。すなわち、ソース領域と電界遮蔽接触領域とは、各場合に本体領域の一部またはストリップによって互いに分離される。したがって、ソース領域、本体領域、および電界遮蔽接触領域は、トレンチの長手方向断面において交互に、少なくとも部分的にトレンチの側面に接続される。ここで、ソース領域は、少なくとも部分的に中断なく、第１の方向および第２の方向に垂直な第３の方向に沿って１つのトレンチから次のトレンチまで延びる。
ここでの利点は、パワートランジスタセルの寸法が小さいことである。すなわち、従来のトレンチパワートランジスタセルとは対照的に、パワートランジスタセルのピッチが減少し、それにより順方向抵抗が減少される。
さらなる発展形態では、電界遮蔽領域は、電流拡散層内に、ドリフト層から離間されて配置される。
ここで有利には、低いスイッチング抵抗で高い垂直方向および横方向の電流伝導が可能である。
さらなる実施形態では、電界遮蔽領域は、おもて面に対してトレンチの底部よりも大きい距離を有する。言い換えると、電界遮蔽領域は、おもて面から見て、トレンチ底部よりも深い。
ここで有利には、トレンチが高い電界強度から保護される。
さらなる実施形態では、電流拡散層は、電界遮蔽領域に対して横方向に、鐘形に形成される。
ここでの利点は、電界遮蔽領域がトレンチに対して横方向距離を有するので、電界遮蔽領域によって電流の流れが損なわれないことである。
さらなる発展形態では、電流拡散層は、電界遮蔽領域に対して横方向に、長方形に形成される。
ここで有利には、電流伝導領域の面積が最大化される。
さらなる実施形態では、本体接触領域は、本体領域内で、部分的にソース領域の下に配置され、本体接触領域が、電界遮蔽接触領域を介して、積層構成のおもて面の第１の金属領域に接続される。
ここでの利点は、本体接触が改良されることである。すなわち、還流ダイオードの挙動が改良される。
発展形態では、電界遮蔽領域は、トレンチおよび／または裏面の方向に丸められる。
ここで有利には、電界強度が減少される。
さらなる実施形態では、積層構成は、広いバンドギャップを有する半導体基板を含む。
ここでの利点は、結果として得られる素子が、より大きいブレークダウン電圧、より少ない損失、より高い動作温度、およびより高いスイッチング周波数を有することである。
さらなる発展形態では、半導体基板は、炭化ケイ素または窒化ガリウムを有する。
本発明によるパワートランジスタは、おもて面と裏面を有する積層構成を備えるパワートランジスタセルを多数含む。おもて面は、裏面の反対側にある。トレンチが、おもて面から、第１の方向に沿って積層構成内に延び、少なくとも電流拡散層内まで達する。トレンチは、第１の方向に垂直な第２の方向に沿って延在する。電界遮蔽領域が、少なくとも部分的に電流拡散層内に配置される。本発明によれば、ソース領域と電界遮蔽接触領域とが、第２の方向に沿って交互に配置され、各ソース領域と各電界遮蔽接触領域との間に、それぞれ、本体領域の一部またはストリップが配置される。電界遮蔽接触領域は、電界遮蔽領域を、おもて面にある第１の金属領域と接続し、電界遮蔽接触領域は、少なくとも部分的にトレンチの側面に接する。
ここでの利点は、パワートランジスタが小さいピッチ寸法を有し、それにより順方向抵抗が減少されることである。
さらなる利点は、例示的実施形態および従属請求項の以下の説明から明らかになる。
以下、好ましい実施形態および添付図面を参照して本発明を説明する。
パワートランジスタセルの平面図である。 パワートランジスタセルの平面ＡＡ’に沿った部分断面図である。 パワートランジスタセルの平面ＢＢ’に沿った部分断面図である。 パワートランジスタセルの平面ＣＣ’に沿った断面図である。 フロントパワートランジスタハーフセルの平面図である。 フロントパワートランジスタハーフセルを通る平面ＡＡ’に沿った断面図である。 フロントパワートランジスタハーフセルを通る平面ＢＢ’に沿った断面図である。 フロントパワートランジスタハーフセルの背面図である。 さらなるフロントパワートランジスタハーフセルの平面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＡＡ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＢＢ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルの背面図である。 さらなるフロントパワートランジスタハーフセルの平面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＡＡ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＢＢ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルの背面図である。 さらなるフロントパワートランジスタのハーフセルの平面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＡＡ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＢＢ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルの背面図である。 さらなるフロントパワートランジスタハーフセルの平面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＡＡ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルを通る平面ＢＢ’に沿った断面図である。 さらなるフロントパワートランジスタハーフセルの背面図である。 ２つのパワートランジスタセルの平面図である。 さらなるパワートランジスタセルの平面図である。 第１の六角形のセル幾何形状を示す図である。 第２の六角形のセル幾何形状を示す図である。 第３の六角形のセル幾何形状を示す図である。 第１の正方形のセル幾何形状を示す図である。 第２の正方形のセル幾何形状を示す図である。 第３の正方形のセル幾何形状を示す図である。
図１ａは、パワートランジスタセル１００の平面図を示す。パワートランジスタセル１００は、第２の方向１０７に沿って並べて配置されたフロントパワートランジスタハーフセル１０２とリアパワートランジスタハーフセル１０３とを備える。フロントパワートランジスタハーフセル１０２とリアパワートランジスタハーフセル１０３とは、ここでは同様に構成されており、第２の方向１０７に沿って互いに鏡面対称にして配置されている。すなわち、フロントパワートランジスタハーフセル１０２とリアパワートランジスタハーフセル１０３との接触面積は同じである。パワートランジスタセル１００は、積層構成１０１を含む。積層構成１０１は、半導体基板１１５、バッファ層１１６、ドリフト層１１７、電流拡散層１０６、電界遮蔽領域１０８、ソース領域１０９、本体領域１１０、および電界遮蔽接触領域１１１を含む。ここで、バッファ層１１６は、半導体基板１１５の上に配置される。バッファ層１１６の上に、ドリフト層１１７が配置される。ドリフト層１１７の上に、電流拡散層１０６が配置される。電流拡散層１０６の上に、部分的にソース領域１０９および本体領域１１０が配置される。積層構成１０１のおもて面に、ソース領域１０９と本体領域１１０とを接触させるための第１の金属領域１１２が配置される。接触時、第１の金属領域１１２とソース領域１０９との間、または第１の金属領域１１２と本体領域１１０との間にオーミック接触が形成される。電界遮蔽領域１０８は、少なくとも部分的に電流拡散層１０６内に配置される。ここで、電界遮蔽領域１０８は、電界遮蔽接触領域１１１を介して第１の金属領域１１２に電気的に接続される。半導体基板１１５の下には、第２の金属領域１１４が配置される。第２の金属領域１１４は、ドレインメタライゼーションとして機能する。半導体基板１１５と第２の金属領域１１４との間にオーミック接触が形成される。おもて面からトレンチ１０４が延び、第１の方向１０５で少なくとも電流拡散層１０６内まで達する。トレンチ１０４は、第１の方向１０５に垂直な第２の方向１０７に延在する。第２の方向１０７は、ここでは、トレンチ１０４の広がり方向または長手方向に対応する。トレンチ１０４は、底部に電界酸化物１１８を有し、側壁にゲート酸化物１１９を有する。電界酸化物１１８は、ゲート酸化物１１９よりも大きい層厚さを有することができる。トレンチ１０４は、高濃度にドープされたｎ型またはｐ型ポリシリコンで充填される。ソース領域１０９と電界遮蔽接触領域１１１とは、トレンチ１０４の広がり方向に沿って交互に配置される。各ソース領域１０９と各電界遮蔽接触領域１１１との間に、それぞれ、本体領域１１０のストリップ状部分が配置される。すなわち、パワートランジスタセル１００のトレンチの長さに沿って、トレンチの上側領域にそれぞれ、ソース領域１０９、本体領域１１０の一部、電界遮蔽接触領域１１１、さらなる本体領域１１０の一部、およびさらなるソース領域１０９が配置される。ソース領域１０９および本体領域１１０は、ここでは、トレンチ１０４の側壁に直接隣接する。同様に、電界遮蔽接触領域１１１は、部分的にトレンチ１０４の側壁に直接隣接し、トレンチ１０４の側壁に接する。さらに、電流拡散層１０６およびドリフト層１１７は、部分的にトレンチ１０４の側壁に隣接する。
例示的実施形態では、電界遮蔽領域１０８の表面は、積層構成１０１のおもて面から見て、おもて面に対してトレンチ１０４の底部よりも小さい距離で配置される。ここで、電界遮蔽領域１０８は、電流拡散層１０６からドリフト層１１７に延びる。
半導体基板１１５は高濃度にｎ型にドープされ、バッファ層１１６はｎ型にドープされる。ドリフト層１１７および電流拡散層１０６はｎ型にドープされ、電流拡散層１０６は、ドリフト層１１７よりも高いドーピング濃度を有する。これにより、チャネル領域の下での電流伝導がより良くなり、したがって順方向抵抗が低くなる。ソース領域１０９は高濃度にｎ型にドープされ、本体領域１１０、電界遮蔽領域１０８、および電界遮蔽接触領域１１１はｐ型にドープされる。
半導体基板１１５は、シリコン、炭化ケイ素、窒化ガリウム、または酸化ガリウムを含むことができる。
電界遮蔽接触領域１１１は、イオン注入またはエピタキシによって作成される。
図１ｂは、パワートランジスタセル１００を通る平面ＡＡ’に沿った部分断面図を示す。ここで、この部分図は、フロントパワートランジスタハーフセル１０２を通る平面ＡＡ’に沿った断面を示す。ここで、線ＡＡ’は、第１の方向１０５および第２の方向１０７によって成される平面に平行であり、トレンチ中心を通って第３の方向１１２に沿って延びる。図１ｂは、第２の金属層１１４、半導体基板１１５、バッファ層１１６、ドリフト層１１７、電界酸化物１１８、ゲートメタライゼーション１２０、および第１の金属層１１２を示す。第２の方向１０７に沿ったフロントパワートランジスタハーフセル１０２の深さは、参照符号ＣＰｚによって表される。
図１ｃは、パワートランジスタセル１００を通る平面ＢＢ’に沿った部分断面図を示す。ここで、この部分図は、フロントパワートランジスタハーフセル１０２を通る平面ＢＢ’に沿った断面を示す。平面ＢＢ’は、第１の方向１０５および第２の方向１０７によって成される平面に平行であり、第３の方向１１２に沿って、横方向でトレンチ１０４と第１の金属層１１２との間で離間されて延びる。図１ｃは、第２の金属層１１４、半導体基板１１５、バッファ層１１６、ドリフト層１１７、電流拡散層１０６、本体領域１１０、ソース領域１０９、電界遮蔽接触領域１１１、および第１の金属層１１２を示す。第２の方向１０７に沿った電界遮蔽接触領域１１２の深さは、参照符号ＷＰｚによって表され、第２の方向１０７に沿ったフロントパワートランジスタハーフセル１０２の深さは、参照符号ＣＰｚによって表される。
図１ｄは、パワートランジスタセル１００の平面ＣＣ’に沿った断面図を示す。この断面は、パワートランジスタセル１００のフロントパワートランジスタハーフセル１０２の背面図を示す。パワートランジスタセル１００を通る断面は、ここでは、第１の方向１０５および第３の方向１１２によって成される平面に平行である。第２の方向１０７では、この断面は、トレンチの長さの中点を通る。図１ｄの参照符号は、図１ａの参照符号に対応し、同じ構成要素を表す。電界遮蔽接触領域１１１とソース領域１０９とは、トレンチ１０４の広がり方向に沿って交互である。電界遮蔽接触領域１１１は、ソース領域１０９に隣接しておらず、ソース領域１０９を貫通または横断もしていないことがわかる。
図２ａは、フロントパワートランジスタハーフセル２０２の平面図を示す。下２桁が図１ａの参照符号と同じである図２ａの参照符号は、図１ａと同じ構成要素を表す。図１ａとの相違点は、電界遮蔽領域２０８が、積層構成２０１のおもて面から、トレンチ底部よりも大きい距離を有することである。言い換えると、電界遮蔽領域２０８は、おもて面から見て、トレンチ底部よりも低い位置にある。これにより、トレンチ底部で電界低減作用を有する電界遮蔽が作成される。
図２ｂは、パワートランジスタセル２００のフロントパワートランジスタハーフセル２０２を通る平面ＡＡ’に沿った断面図を示す。下２桁が図１ｂの参照符号と同じである図２ｂの参照符号は、図１ｂと同じ構成要素を表す。図１ｂとの相違点は、図２ｂでは、ドリフト層２１７と電界酸化物２１８との間に電流拡散層２０６が配置されることである。言い換えると、トレンチは、完全に電流拡散層２０６内にある。
図２ｃは、パワートランジスタセル２００のフロントパワートランジスタハーフセル２０２を通る平面ＢＢ’に沿った断面図を示す。下２桁が図１ｃの参照符号と同じである図２ｃの参照符号は、図１ｃと同じ構成要素を表す。図１ｃとの相違点は、電流拡散層２０６が、積層構成のおもて面から積層構成２０１内へより深くまで達することである。すなわち、図１ｃと構造高さが同じ場合、ドリフトゾーン２１７は、図１ｃでのドリフトゾーン１１７よりも小さい高さを有する。
図２ｄは、フロントパワートランジスタハーフセル２０２の背面図を示す。電界遮蔽接触領域２１１は、トレンチ２０４の下で漸進的な断面形状を有する。すなわち、第３の方向２２１に沿って電界遮蔽接触領域２１１と電流拡散層２０６との境界の断面形状を辿るとき、電界遮蔽接触領域２１１は、第１の方向２０５で不均質な深さを有する。この場合、電流拡散層２０６は、鐘形または矢印形に形成される。したがって、電流拡散層２０６はより大きくなる。これにより、垂直方向または第１の方向２０５、横方向または第２の方向２０７、および第３の方向２２１で、チャネル領域の下での電流伝導がより良くなる。
図３ａは、さらなるフロントパワートランジスタハーフセル３０２の平面図を示す。下２桁が図２ａの参照符号と同じである図３ａの参照符号は、図２ａと同じ構成要素を表す。図３ａのさらなるフロントパワートランジスタハーフセル３０２の上面図は、図２ａのフロントパワートランジスタハーフセル２０２の上面図と相違点がない。
図３ｂは、さらなるフロントパワートランジスタハーフセル３０２を通る平面ＡＡ’に沿った断面図を示す。ここで、図３ｂは、図２ｂと相違点がない。
図３ｃは、さらなるフロントパワートランジスタハーフセル３０２を通る平面ＢＢ’に沿った断面図を示す。図３ｃは、図２ｃと相違点がない。
図３ｄは、さらなるフロントパワートランジスタハーフセル３０２の背面図を示す。電流拡散層３０６は、長方形に形成される。それにより、電流拡散層３０６は、トレンチ３０４の下で均一形状にまたは一様に広げられる。これにより、第２の方向３０７および第３の方向３２１に沿ったトレンチ３０４の下での電流伝導が改良される。
図４ａは、さらなるフロントパワートランジスタセル４０２の平面図を示す。下２桁が図２ａの参照符号と同じである図４ａの参照符号は、図２ａと同じ構成要素を表す。図２ａとの相違点は、図４ａがさらに、本体領域４１０に接触する本体接触区域４１３を有することである。ここで、本体接触区域４１３は、ソース領域４０９の下に配置される。本体接触区域４１３は、電界遮蔽接触領域４１１に電気的に接続される。本体接触区域４１３により、非常に急激なドレイン電圧過渡現象の際に、電流拡散層４０６、本体領域４１０、およびソース領域４０９から形成される寄生ｎｐｎ型トランジスタの活性化の影響をパワートランジスタセルが受けにくくなる。代替として、本体接触領域４１３は、電流拡散層４０６内まで達し、すなわち部分的に本体区域４１０の外に配置される。
図４ｂは、さらなるフロントパワートランジスタハーフセル４０２を通る平面ＡＡ’に沿った断面図を示す。ここで、図４ｂは、図２ｂと相違点がない。
図４ｃは、さらなるフロントパワートランジスタハーフセル４０２を通る平面ＢＢ’に沿った断面図を示す。下２桁が図２ｃの参照符号と同じである図４ｃの参照符号は、図２ｃと同じ構成要素を表す。図２ｃとの相違点は、図４ｃがさらに、本体領域４１０に接触する本体接触区域４１３を有することである。本体接触区域４１３は平坦である。
図４ｄは、さらなるフロントパワートランジスタハーフセル４０２の背面図を示す。下２桁が図２ｄａの参照符号と同じである図４ｄの参照符号は、図２ｄと同じ構成要素を表す。さらに、図４ｄは、本体接触区域４１３を示す。
図５ａは、さらなるフロントパワートランジスタセル５０２の平面図を示す。下２桁が図４ａの参照符号と同じである図５ａの参照符号は、図４ａと同じ構成要素を表す。図４ａとの相違点は、電流拡散層５０６が、積層構成５０１のおもて面から、図４ａの電流拡散層４０６よりも、積層構成５０１内へより深くまで達することである。言い換えると、トレンチ底部５０４および電界遮蔽領域５０８は、電流拡散層５０６内に完全に位置し、ドリフト層５１７から離間される。これにより、第３の方向５２１に沿った隣り合う電界遮蔽領域５０８間のＪＦＥＴ効果が打ち消され、より小さい順方向抵抗が生成される。さらに、電界遮蔽領域５１１の角部は、トレンチ５０４および半導体基板５１５の方向に丸めることができる。
図５ｂは、さらなるフロントパワートランジスタハーフセル５０２を通る平面ＡＡ’に沿った断面図を示す。下２桁が図４ｂの参照符号と同じである図５ｂの参照符号は、図４ｂと同じ構成要素を表す。図５ｂは、電流拡散層５０６が、積層構成５０１のおもて面から、図４ｂの電流拡散層４０６よりも深くまで達するという点で、図４ｂとは異なる。
図５ｃは、さらなるフロントパワートランジスタハーフセル５０２を通る平面ＢＢ’に沿った断面図を示す。下２桁が図４ｃの参照符号と同じである図５ｃの参照符号は、図４ｃと同じ構成要素を表す。図５ｃは、電流拡散層５０６が、積層構成５０１のおもて面から、図４ｃの電流拡散層４０６よりも深くまで達するという点で、図４ｃとは異なる。
図５ｄは、さらなるフロントパワートランジスタハーフセル５０２の背面図を示す。下２桁が図４ｄの参照符号と同じである図５ｄの参照符号は、図４ｄと同じ構成要素を表す。ここで、電流拡散層５０６は、積層構成のおもて面から、図４ｄの電流拡散層４０６よりも積層構成内へより深くまで達する。
図６ａは、さらなるフロントパワートランジスタセル６０２の平面図を示す。下２桁が図５ａの参照符号と同じである図６ａの参照符号は、図５ａと同じ構成要素を表す。図５ａとの相違点は、ソース領域６０９、本体領域６１０、および電界遮蔽接触領域６１１の幅が、パワートランジスタセル６００の幅にわたって変化することである。言い換えると、第２の方向６０７に沿った電界遮蔽接触領域６１１の延在長さは、パワートランジスタセル６００の幅にわたって一定ではなく、トレンチ間の中央領域で、すなわち例えば２つのパワートランジスタセルが第３の方向６２１に沿って互いに接合されるときに最大である。すなわち、トレンチ６０４の側壁に接する電界遮蔽接触領域６１１の領域は小さい。ソース領域６０９の延在長さは、それとは逆に変化する。この延在長さは、中央のトレンチの間の領域で最小であり、トレンチ６０４の側壁に沿って最大である。すなわち、トランジスタセルの表面でのソース領域６０９と本体領域６１０との境界は三角形に延び、三角形の底辺側またはより広い側がトレンチ６０４の側壁に隣接する。したがって、この例示的実施形態は、電界遮蔽領域６０８の良好な電気的接続性のために、電界遮蔽領域６０８の上で、トレンチ付近での狭い電界遮蔽接触領域６１１、小さい順方向抵抗、および広い電界遮蔽接触領域６１１を組み合わせる。
図６ｂは、さらなるフロントパワートランジスタハーフセル６０２を通る平面ＡＡ’に沿った断面図を示す。下２桁が図５ｂの参照符号と同じである図６ｂの参照符号は、図５ｂと同じ構成要素を表す。
図６ｃは、さらなるフロントパワートランジスタハーフセル６０２を通る平面ＢＢ’に沿った断面図を示す。下２桁が図５ｃの参照符号と同じである図６ｃの参照符号は、図５ｃと同じ構成要素を表す。図６ｃは、ソース領域６０９、本体領域６１０、および電界遮蔽領域６１１が、パワートランジスタセル６００の幅に沿って一定の幅を有さない点で、図５ｃとは異なる。
図６ｄは、さらなるフロントパワートランジスタハーフセル６０２の背面図を示す。下２桁が図５ｄの参照符号と同じである図６ｄの参照符号は、図５ｄと同じ構成要素を表す。ここでも、ソース領域６０９、本体領域６１０、および電界遮蔽領域６１１の幅がパワートランジスタセルの幅に沿って変化するのを見ることができる。
図７ａは、第２の方向７０７に沿って配置された２つのパワートランジスタセル７００の平面図を示す。ソース領域７０９、本体領域７１０、および電界遮蔽接触領域７１１は、長方形に形成される。すなわち、ソース領域７０９の幅、本体領域７１０の幅、および電界遮蔽接触領域７１１の幅は、パワートランジスタセル７００の幅にわたって同じである。ソース領域７０９、本体領域７１０、および電界遮蔽接触領域７１１はそれぞれ、トレンチの側面からパワートランジスタセル縁部まで延びる。
図７ｂは、さらなるパワートランジスタセル７００の平面図を示す。ソース領域７０９、本体領域７１０、および電界遮蔽接触領域７１１は、第３の方向７２１に沿って異なる幅を有する。
パワートランジスタは、複数のパワートランジスタセル７００を含む。パワートランジスタセル７００は、第２の方向７０７および第３の方向７２１に沿って互いに接合される。好ましくは、ここで、同じ構造のパワートランジスタセルが接合される。しかし、異なるパワートランジスタセルを接合させることもできる。
さらなる実施形態では、パワートランジスタセルは、隣り合うパワートランジスタセルに入り組ませて配置され、したがって、１つのストリップに電界遮蔽接触領域があり、隣り合うストリップには、電界遮蔽接触領域がないまたは一部にしかない。
パワートランジスタセルのストリップ状の配置以外に、他のセル幾何形状も実現することができる。図８ａ、８ｂ、および８ｃは、３つの六角形のセル配置を概略平面図で示し、図９ａ、９ｂおよび９ｃは、３つの正方形のセル配置を概略平面図で示す。ソース領域８０９および９０９、電界遮蔽接触領域８１１および９１１、ならびにゲート酸化物８１９および９１９を見ることができる。ソースメタライゼーションは示されていない。積層構成内の電界遮蔽領域８０８および９０８は、破線で囲まれた領域として示されている。
ｎ型チャネル素子の代わりに、この目的のために構成されたデュアルｐ型チャネル素子についても本出願によって表すことができる。この場合、すべてのｎ型ドーピングをｐ型ドーピングに交換し、電圧の符号を逆にする必要がある。
以下、順方向動作時と逆方向動作時のパワートランジスタセルの機能を述べる。順方向動作時、第１の金属領域、すなわちソース端子に、ソース電位が印加される。さらなる実施形態に関して、ソース電位は、基準電位として使用される。ゲートメタライゼーションは、正のゲート電位を有し、第２の金属領域、すなわちドレイン端子は、数ボルトの小さい正のドレイン電位を有する。ゲート電位が閾値電圧Ｖｔｈ未満である場合、ドレイン端子からソース端子にわずかな電流のみが流れる。ゲート電圧が上昇された場合、すなわちゲート電圧が閾値電圧よりも高い値を有する場合、多くの電子が本体領域のゲート酸化物側の表面に引き寄せられ、それによって導電性チャネルが形成される。したがって、ドレイン端子から、半導体基板、バッファ層、ドリフト層、電流拡散層、本体領域のゲート酸化物側表面に形成されたチャネル、ソース領域を通って、ソース端子まで、低抵抗電流経路が形成される。したがって、パワートランジスタセル、または１つもしくは複数のパワートランジスタセルを備える素子は、高い電流密度をもたらすことができる。
逆方向動作時、ゲート電圧は、閾値電圧よりも低い値を有する。ドレイン電圧は、正の電圧値を有する。ドレイン電圧の上昇と共に、ｐ型ドープ電界遮蔽領域、ｐ型ドープ電界遮蔽接触領域、およびｐ型ドープ本体領域、ならびに隣接するそれぞれ低濃度にｎ型にドープされた電流拡散層およびドリフト層の間の逆電圧吸収ｐｎ型接合の空間電荷ゾーンが、ｎ型ドープ区域、すなわち電流拡散層およびドリフト層に実質的に延在する。逆電圧の上昇時、空間電荷ゾーンがバッファ層内まで広がり、その際、ｐ型ドープ電界遮蔽領域、ｐ型ドープ電界遮蔽接触領域、およびｐ型ドープ本体領域は完全にはなくされない。
電界遮蔽領域の横方向全幅ＷＰと、パワートランジスタセルの横方向総ピッチＣＰとの比によって、低い順方向抵抗と遮蔽効果との妥協点を得ることができる。この比が大きくなると、電界遮蔽接触領域の遮蔽効果はより効果的になり、順方向抵抗はより高くなる。この比がゼロに近づくと、順方向抵抗は非常に低くなるが、遮蔽効果も非常に低くなる。したがって、約０．５の比が好ましい。
内部電圧降下および高ドーピングにより、電界遮蔽領域および電界遮蔽接触領域は、隣接するドリフト層および電流拡散層と相互作用して内蔵ダイオードとして機能する。内蔵ダイオードが通電されると、ゲート電圧は閾値電圧よりも小さい値を有し、ドレイン電圧は負の電圧を有する。
第２の方向に沿った電界遮蔽接触領域の延在長さと、第２の方向でのパワートランジスタセルの延在長さとの比によって、低い順方向抵抗と電界遮蔽領域の電気的接続性との妥協点を得ることができる。この比の値が値１に近づくと、順方向抵抗は高くなるが、電気的接続性は非常に良好になる。この比の値がゼロに近づくと、電気的接続性は弱くなるが、順方向抵抗は非常に低くなる。ここでは、約０．２５の比が好ましい。
パワートランジスタは、産業用ドライブのためのインバータ、風力発電施設など回生エネルギー発生のためのインバータ、電気自動車やハイブリッド車のための自動車用インバータ、電車用ドライブ、高圧整流器などに使用することができる。

Claims (5)

  1. おもて面および裏面を有し、前記おもて面が前記裏面の反対側にある積層構成（１０１、２０１、３０１、４０１、５０１、６０１）を備えるパワートランジスタセル（１００、２００、３００、４００、５００、６００）であって、前記積層構成（１０１、２０１、３０１、４０１、５０１、６０１）は、電流拡散層（１０６、２０６、３０６、４０６、５０６、６０６）と、ソース領域（１０９、２０９、３０９、４０９、５０９、６０９）と、本体領域（１１０、２１０、３１０、４１０、５１０、６１０）と、を含み、前記電流拡散層（１０６、２０６、３０６、４０６、５０６、６０６）の上に、部分的に前記ソース領域（１０９、２０９、３０９、４０９、５０９、６０９）および前記本体領域（１１０、２１０、３１０、４１０、５１０、６１０）が配置されており、前記おもて面から、第１の方向（１０５、２０５、３０５、４０５、５０５、６０５）に沿って前記積層構成（１０１、２０１、３０１、４０１、５０１、６０１）内にトレンチ（１０４、２０４、３０４、４０４、５０４、６０４）が延び、前記トレンチ（１０４、２０４、３０４、４０４、５０４、６０４）が、少なくとも前記電流拡散層（１０６、２０６、３０６、４０６、５０６、６０６）内まで達し、前記トレンチ（１０４、２０４、３０４、４０４、５０４、６０４）が、前記第１の方向（１０５、２０５、３０５、４０５、５０５、６０５）に垂直な第２の方向（１０７、２０７、３０７、４０７、５０７、６０７）に沿って延在し、電界遮蔽領域（１０８、２０８、３０８、４０８、５０８、６０８）が、少なくとも部分的に前記電流拡散層（１０６、２０６、３０６、４０６、５０６、６０６）内に配置された、パワートランジスタセル（１００、２００、３００、４００、５００、６００）において、前記ソース領域（１０９、２０９、３０９、４０９、５０９、６０９）と電界遮蔽接触領域（１１１、２１１、３１１、４１１、５１１、６１１）とが、前記第２の方向（１０７、２０７、３０７、４０７、５０７、６０７）に沿って交互に配置され、各ソース領域（１０９、２０９、３０９、４０９、５０９、６０９）と各電界遮蔽接触領域（１１１、２１１、３１１、４１１、５１１、６１１）との間に、それぞれ、前記本体領域（１１０、２１０、３１０、４１０、５１０、６１０）の一部が配置され、前記電界遮蔽接触領域（１１１、２１１、３１１、４１１、５１１、６１１）が、前記電界遮蔽領域（１０８、２０８、３０８、４０８、５０８、６０８）を、前記おもて面にある第１の金属領域（１１２、２１２、３１２、４１２、５１２、６１２）に接続し、前記電界遮蔽接触領域（１１１、２１１、３１１、４１１、５１１、６１１）が、少なくとも部分的に前記トレンチ（１０４、２０４、３０４、４０４、５０４、６０４）の側面に接し、
    前記積層構成（１０１、２０１、３０１、４０１、５０１、６０１）のおもて面から前記電界遮蔽領域（１０８、２０８、３０８、４０８、５０８、６０８）までの距離が、前記積層構成（１０１、２０１、３０１、４０１、５０１、６０１）のおもて面から前記トレンチ（１０４、２０４、３０４、４０４、５０４、６０４）の底部までの距離よりも大きく、
    前記電界遮蔽接触領域（１１１、２１１、３１１、４１１、５１１、６１１）は、前記第１の方向（１０５、２０５、３０５、４０５、５０５、６０５）および前記第２の方向（１０７、２０７、３０７、４０７、５０７、６０７）によってなされる平面に垂直な方向に沿って前記トレンチ（１０４、２０４、３０４、４０４、５０４、６０４）から遠ざかるほどに前記第１の方向（１０５、２０５、３０５、４０５、５０５、６０５）で徐々に前記おもて面からの厚みが増加するように構成されていることを特徴とするパワートランジスタセル（１００、２００、３００、４００、５００、６００）。
  2. 本体接触区域（４１３、５１３、６１３）が、前記本体領域（４１０、５１０、６１０）内で、部分的に前記ソース領域（４０９、５０９、６０９）の下に配置され、前記本体接触区域（４１３、５１３、６１３）が、電界遮蔽接触領域（４１１、５１１、６１１）を介して、前記積層構成（４０１、５０１、６０１）の前記おもて面の前記第１の金属領域（４１２、５１２、６１２）に接続されることを特徴とする、請求項１に記載のパワートランジスタセル（４００、５００、６００）。
  3. 前記積層構成（１０１、２０１、３１０、４０１、５０１、６０１）が、広いバンドギャップを有する半導体基板を含む、請求項１または２に記載のパワートランジスタセル（１００、２００、３００、４００、５００、６００）。
  4. 前記半導体基板が、炭化ケイ素または窒化ガリウムを含むことを特徴とする、請求項３に記載のパワートランジスタセル（１００、２００、３００、４００、５００、６００）。
  5. 請求項１から４のいずれか一項に記載のパワートランジスタセル（１００、２００、３００、４００、５００、６００）を複数備えるパワートランジスタ。
JP2021570772A 2019-05-31 2020-05-18 パワートランジスタセルおよびパワートランジスタ Active JP7291807B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102019208010.3 2019-05-31
DE102019208010 2019-05-31
DE102019210681.1A DE102019210681A1 (de) 2019-05-31 2019-07-19 Leistungstransistorzelle und Leistungstransistor
DE102019210681.1 2019-07-19
PCT/EP2020/063821 WO2020239501A1 (de) 2019-05-31 2020-05-18 Leistungstransistorzelle und leistungstransistor

Publications (2)

Publication Number Publication Date
JP2022534117A JP2022534117A (ja) 2022-07-27
JP7291807B2 true JP7291807B2 (ja) 2023-06-15

Family

ID=73264765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021570772A Active JP7291807B2 (ja) 2019-05-31 2020-05-18 パワートランジスタセルおよびパワートランジスタ

Country Status (8)

Country Link
US (1) US20220320286A1 (ja)
EP (1) EP3977519A1 (ja)
JP (1) JP7291807B2 (ja)
KR (1) KR20220016134A (ja)
CN (1) CN114175266A (ja)
DE (1) DE102019210681A1 (ja)
TW (1) TW202114214A (ja)
WO (1) WO2020239501A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588695B (zh) * 2022-12-09 2023-05-16 无锡先瞳半导体科技有限公司 屏蔽栅场效应晶体管
WO2024183912A1 (en) * 2023-03-09 2024-09-12 Huawei Digital Power Technologies Co., Ltd. Monolithically integrated schottky barrier diode semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005657A (ja) 2005-06-24 2007-01-11 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US20180366569A1 (en) 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
JP2019016775A (ja) 2017-07-07 2019-01-31 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561413B2 (ja) * 1993-02-23 1996-12-11 日産自動車株式会社 半導体装置
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2009016480A (ja) * 2007-07-03 2009-01-22 Toshiba Corp 半導体装置、及び半導体装置の製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012069797A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 絶縁ゲート型トランジスタ
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
JP6631632B2 (ja) * 2015-09-16 2020-01-15 富士電機株式会社 半導体装置
JP6639365B2 (ja) * 2016-09-16 2020-02-05 株式会社東芝 半導体装置
JP6880669B2 (ja) * 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2019009091A1 (ja) * 2017-07-07 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
JP6870547B2 (ja) * 2017-09-18 2021-05-12 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005657A (ja) 2005-06-24 2007-01-11 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US20180366569A1 (en) 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
JP2019016775A (ja) 2017-07-07 2019-01-31 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2020239501A1 (de) 2020-12-03
KR20220016134A (ko) 2022-02-08
TW202114214A (zh) 2021-04-01
US20220320286A1 (en) 2022-10-06
JP2022534117A (ja) 2022-07-27
EP3977519A1 (de) 2022-04-06
DE102019210681A1 (de) 2020-12-03
CN114175266A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
JP6780777B2 (ja) 半導体装置
JP4967236B2 (ja) 半導体素子
US7838926B2 (en) Semiconductor device
US9000479B2 (en) Semiconductor device
US8860171B2 (en) Semiconductor device having diode characteristic
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
CN111129135B (zh) 半导体装置
JP6606007B2 (ja) スイッチング素子
JP2005011846A (ja) 半導体装置
US9502402B2 (en) Semiconductor device
JP7291807B2 (ja) パワートランジスタセルおよびパワートランジスタ
US7911021B2 (en) Edge termination for semiconductor devices
JP5652409B2 (ja) 半導体素子
CN112201690A (zh) Mosfet晶体管
CN112563321B (zh) 半导体装置及其制造方法
US11264451B2 (en) Semiconductor device exhibiting soft recovery characteristics
JP2024511552A (ja) 信頼性及び導通が向上したトレンチ型パワー・デバイス
US6864535B2 (en) Controllable semiconductor switching element that blocks in both directions
CN108305893B (zh) 半导体装置
CN111668212A (zh) 半导体装置
US20220278231A1 (en) Switching element
TW201803125A (zh) 垂直碳化矽金屬氧化物半導體場效電晶體
CN113675265A (zh) 竖向功率半导体器件和制造方法
JP6519641B2 (ja) 半導体装置
US11127850B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230605

R150 Certificate of patent or registration of utility model

Ref document number: 7291807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150