CN113675265A - 竖向功率半导体器件和制造方法 - Google Patents

竖向功率半导体器件和制造方法 Download PDF

Info

Publication number
CN113675265A
CN113675265A CN202110526626.6A CN202110526626A CN113675265A CN 113675265 A CN113675265 A CN 113675265A CN 202110526626 A CN202110526626 A CN 202110526626A CN 113675265 A CN113675265 A CN 113675265A
Authority
CN
China
Prior art keywords
region
body contact
trench structure
gate trench
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110526626.6A
Other languages
English (en)
Inventor
F·D·普菲尔施
C·P·桑多
D·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113675265A publication Critical patent/CN113675265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了竖向功率半导体器件和制造方法。竖向功率半导体器件包括半导体本体，其具有第一主表面和第二主表面。第一导电类型的本体区直接邻接栅极沟槽结构。第二导电类型的源极区直接邻接栅极沟槽结构。第二导电类型的漂移区被布置在本体区和第二主表面之间。本体接触结构包括被沿着第一横向方向以第一横向距离间隔开的第一本体接触子区和第二本体接触子区。第一本体接触子区和第二本体接触子区中的每个直接邻接栅极沟槽结构并且具有比本体区大的掺杂浓度。在第一本体接触子区和第二本体接触子区之间的沟道区中，本体接触结构具有沿着垂直于第一横向方向的第二横向方向到栅极沟槽结构的第二横向距离。第一横向距离等于或小于第二横向距离的两倍。

Description

竖向功率半导体器件和制造方法
技术领域
本公开涉及半导体器件，特别是涉及包括本体接触结构的竖向功率半导体器件。
背景技术
在像IGBT(绝缘栅双极晶体管)或二极管的半导体开关器件中，移动电荷载流子充斥低掺杂的漂移区并且形成提供低的导通状态电阻的电荷载流子等离子体。半导体器件技术的一个目标在于具有特定的可靠性的半导体开关器件的设计。当在极端条件下操作半导体开关器件时(例如当关断高的过电流时)，对器件的可靠性给予影响。因此，鉴于极端的操作条件，对于满足在器件可靠性上的目标要求而言半导体器件技术的发展是有挑战性的。
存在改进竖向功率半导体器件中的器件可靠性的需要。
发明内容
本公开的示例涉及一种竖向功率半导体器件。竖向功率半导体器件包括半导体本体，半导体本体具有第一主表面和沿着竖向方向与第一主表面相对的第二主表面。竖向功率半导体器件进一步包括在第一主表面处的栅极沟槽结构。栅极沟槽结构的至少一部分沿着第一横向方向延伸。竖向功率半导体器件进一步包括直接邻接栅极沟槽结构的第一导电类型的本体区。竖向功率半导体器件进一步包括直接邻接栅极沟槽结构的第二导电类型的源极区。竖向功率半导体器件进一步包括被布置在本体区和第二主表面之间的第二导电类型的漂移区。竖向功率半导体器件进一步包括本体接触结构，本体接触结构包括被沿着第一横向方向以第一横向距离间隔开的第一本体接触子区和第二本体接触子区。第一本体接触子区和第二本体接触子区的每个直接邻接栅极沟槽结构，并且具有比本体区大的掺杂浓度。在第一本体接触子区和第二本体接触子区之间的沟道区中，本体接触结构具有沿着垂直于第一横向方向的第二横向方向到栅极沟槽结构的第二横向距离。第一横向距离等于或小于第二横向距离的两倍。
本公开的另一示例涉及一种制造竖向功率半导体器件的方法。方法包括提供半导体本体，半导体本体具有第一主表面和沿着竖向方向与第一主表面相对的第二主表面。方法进一步包括在第一主表面处形成栅极沟槽结构，其中栅极沟槽结构的至少一部分沿着第一横向方向延伸。方法进一步包括形成直接邻接栅极沟槽结构的第一导电类型的本体区。方法进一步包括形成直接邻接栅极沟槽结构的第二导电类型的源极区。方法进一步包括形成被布置在本体区和第二主表面之间的第二导电类型的漂移区。方法进一步包括形成本体接触结构，本体接触结构包括被沿着第一横向方向以第一横向距离间隔开的第一本体接触子区和第二本体接触子区，其中第一本体接触子区和第二本体接触子区的每个直接邻接栅极沟槽结构并且具有比本体区大的掺杂浓度。在第一本体接触子区和第二本体接触子区之间的沟道区中，本体接触结构具有沿着垂直于第一横向方向的第二横向方向到栅极沟槽结构的第二横向距离，其中第一横向距离等于或小于第二横向距离的两倍。
本领域技术人员在阅读以下的详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步的理解并且被合并在本说明书中并且构成本说明书的一部分。附图图示竖向功率半导体器件和制造竖向功率半导体器件的方法的实施例，并且与描述一起用于解释实施例的原理。在以下的详细描述和权利要求中描述了进一步的实施例。
图1A至图1C是用于图示包括连续的本体接触结构和凹槽接触的竖向功率IGBT的示例的示意性平面视图和横截面视图。
图2A至图2D是用于图示竖向功率IGBT的另一示例的示意性平面视图和横截面视图，竖向功率IGBT包括具有本体接触子区的本体接触结构以及凹槽接触以及分离的源极子区。
图3A至图3D是用于图示包括平坦接触的竖向功率IGBT的另一示例的示意性平面视图和横截面视图。
图4A至图4C是用于图示本体接触结构设计的示例的示意性平面视图和横截面视图。
图5A至图5F是用于图示方形和多边形IGBT单元设计的示例的示意性平面视图。
图6至图12是用于图示包括栅极沟槽结构和辅助沟槽结构的IGBT晶体管区域的示例的示意性横截面视图。
具体实施方式
在以下的详细描述中，参照随附附图，附图形成在此的一部分并且在附图中通过图示的方式示出其中可以实践本发明的具体实施例。要理解的是，在不脱离本发明的范围的情况下可以利用其它实施例并且可以作出结构或逻辑上的改变。例如，针对一个实施例图示或描述的特征可以被使用在其它实施例上或者与其它实施例结合使用，以产生又一进一步的实施例。意图的是本发明包括这样的修改和变化。使用特定的语言描述了示例，特定的语言不应当被解释限制所附权利要求的范围。附图不是按比例的并且仅用于说明的目的。为了清楚，如果没有另外说明，则在不同的附图中相同的元素已经由对应的标号指明。
术语“具有”、“包含”、“包括”、和“包括有”等是开放的，并且术语指示所声明的结构、元素或特征的存在但是不排除附加的元素或特征的存在。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。
术语“电连接”描述在电连接的元素之间的永久的低电阻连接，例如相关元素之间的直接接触或者经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括被适配用于信号和/或功率传输的一个或多个的(多个)中间元素可以被连接在电耦合的元素——例如可控的以在第一状态中暂时地提供低电阻连接并且在第二状态中暂时地提供高电阻电解耦的元素——之间。欧姆接触是具有线性或几乎线性的电流-电压特性的非整流电气结。
各图通过挨着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同的相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
针对物理尺寸给出的范围包括边界值。例如，从a到b的针对参数y的范围读作为a≤y≤b。具有至少为c的值的参数y读作为c≤y，并且具有至多为d的值的参数y读作为y≤d。
术语“在...上”不应被解释为仅意味着“直接在…上”。相反，如果一个元素位于另一个元素“上”(例如，一层在另一层“上”或者在衬底“上”)，则进一步的组件(例如，进一步的层)可以位于两个元素之间(例如，如果一个层在衬底“上”，则进一步的层可以位于该一个层和所述衬底之间)。
竖向功率半导体器件的示例可以包括半导体本体，半导体本体具有第一主表面和沿着竖向方向与第一主表面相对的第二主表面。竖向功率半导体器件可以进一步包括在第一主表面处的栅极沟槽结构。栅极沟槽结构的至少一部分可以沿着第一横向方向延伸。竖向功率半导体器件可以进一步包括直接邻接栅极沟槽结构的第一导电类型的本体区。竖向功率半导体器件可以进一步包括直接邻接栅极沟槽结构的第二导电类型的源极区。竖向功率半导体器件可以进一步包括被布置在本体区和第二主表面之间的第二导电类型的漂移区。竖向功率半导体器件可以进一步包括本体接触结构，本体接触结构包括被沿着第一横向方向以第一横向距离间隔开的第一本体接触子区和第二本体接触子区。第一本体接触子区和第二本体接触子区的每个可以直接邻接栅极沟槽结构，并且可以具有比本体区大的掺杂浓度。在第一本体接触子区和第二本体接触子区之间的沟道区中，本体接触结构可以具有沿着垂直于第一横向方向的第二横向方向到栅极沟槽结构的第二横向距离。第一横向距离可以等于或小于第二横向距离的两倍。
竖向功率半导体器件可以是功率半导体IGBT(绝缘栅双极晶体管)，或者是功率半导体反向导通(RC)IGBT，或者是诸如功率半导体IGFET(绝缘栅场效应晶体管，例如金属氧化物半导体场效应晶体管)的功率半导体晶体管。竖向功率半导体器件可以被配置为传导大于1A或大于10A或甚至大于30A的电流，并且可以被进一步配置为阻断在负载端子之间(例如在IGBT的发射极和集电极之间，或者在MOSFET的漏极和源极之间)的在数百伏到数千伏的范围内(例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV)的电压。例如，阻断电压可以对应于在功率半导体器件的数据表中指定的电压等级。
半导体本体可以包括如下的半导体材料或者由如下的半导体材料构成：所述半导体材料来自IV族元素半导体、IV-IV族化合物半导体材料、III-V族化合物半导体材料或II-VI族化合物半导体材料。来自IV族元素半导体的半导体材料的示例除了其它之外还包括硅(Si)和锗(Ge)。IV-IV族化合物半导体材料的示例除了其它之外还包括碳化硅(SiC)和硅锗(SiGe)。III-V族化合物半导体材料的示例除了其它之外还包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、氮化铟镓(InGaN)和砷化铟镓(InGaAs)。II-VI族化合物半导体材料的示例除了其它之外还包括碲化镉(CdTe)、碲镉汞(CdHgTe)和碲镁镉(CdMgTe)。例如，半导体本体可以是磁直拉(MCZ)或浮置区带(FZ)或外延沉积的硅半导体本体。
例如，栅极沟槽结构可以包括电极(例如作为电极的至少一部分的栅极电极)以及在栅极沟槽中的电介质(例如作为电介质的至少一部分的栅极电介质)。电介质可以包括一个层或各层的组合，例如电介质层的层堆叠，例如氧化物层(诸如热氧化物层或沉积的氧化物层)，例如未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、氮化物层、高k电介质层或低k电介质层。电极可以包括一种电极材料或电极材料的组合，例如掺杂的半导体材料(例如，高掺杂的半导体材料)，诸如掺杂的多晶硅、金属或金属化合物。栅极沟槽结构可以包括沿着不同的横向方向延伸的一个或多个部分。例如，栅极沟槽结构可以是条带形状的并且沿着第一横向方向延伸。第一横向方向可以是垂直于竖直方向的方向，例如平行于第一主表面延伸的方向。在栅极沟槽结构包括沿着不同的横向方向延伸的多个部分的情况下，每个部分的横向方向可以例如限定栅极沟槽结构的相应部分的纵向方向。
例如，源极区可以在栅极沟槽的相对的侧壁中的一个或两者处邻接栅极沟槽结构。
例如，漂移区中的杂质浓度可以至少在其竖向延伸的部分中随着到第一主表面的距离的增加而逐渐地或呈阶梯状地增加或减小。根据其它示例，漂移区中的杂质浓度可以是近似均匀的。对于基于硅的IGBT而言，漂移区中的平均杂质浓度可以在5×1012 cm-3和1×1015 cm-3之间，例如在从1×1013 cm-3到2×1014 cm-3的范围内。在基于SiC的半导体器件的情况下，漂移区中的平均杂质浓度可以在5×1014 cm-3和1×1017 cm-3之间，例如在从1×1015 cm-3到2×1016 cm-3的范围内。漂移区的竖向延伸可以取决于竖向功率半导体器件的电压阻断要求(例如，指定的电压等级)。当在电压阻断模式中操作竖向功率半导体器件时，取决于施加到竖向功率半导体器件的阻断电压，空间电荷区可以在竖向上部分地或完全地延伸通过漂移区。当在指定的最大阻断电压下或者接近于指定的最大阻断电压操作竖向功率半导体器件时，空间电荷区可能到达或穿透到场停止区中。场停止区被配置为防止空间电荷区进一步到达在半导体本体的第二主表面处的阴极或集电极。以这种方式，可以使用合期望的低的掺杂水平并且以合期望的厚度来形成漂移区或基极区，同时实现针对因此形成的半导体器件的软开关。
例如，本体接触结构可以包括接触——例如诸如直接邻接半导体本体的第一主表面的接触插塞的金属接触，以及多个掺杂的本体接触子区。台面区中的本体接触子区中的一些或全部可以在横向上彼此分离。台面区被在横向上由相对的沟槽结构界定。此外或者作为替换，台面区中的本体接触子区中的一些或全部可以被合并以形成连续的本体接触结构或者可以形成本体接触结构的连续的部分。例如，一些或全部的本体接触子区可以是沿着第二横向方向的条带形状。
例如，一些或全部的本体接触子区的最大掺杂浓度可以大于本体区的最大掺杂浓度。本体接触子区的竖向掺杂浓度轮廓也可以与本体区的竖向掺杂浓度不同。
例如，本体接触结构和栅极沟槽结构之间的沿着第二横向的第二横向距离可以是栅极沟槽结构的栅极电介质和本体接触子区之间的距离。作为替换，例如，本体接触结构和栅极沟槽结构之间的沿着第二横向的第二横向距离也可以是栅极沟槽结构的栅极电介质和接触(例如，本体接触结构的平坦接触)之间的距离。
当关断高电流(例如过电流)时，源自在第一本体接触子区和第二本体接触子区之间的中间之中的栅极沟槽下方的载流子必须到达接触。通过在第一本体接触子区和第二本体接触子区之间的沟道区中将第一横向距离设置为等于或小于第二横向距离的两倍，从而由于沿着第一横向方向的两个电流路径——从中间到第一本体接触子区的一个电流路径以及从中间朝向第二本体接触子区的另一电流路径——而可以减少由从第一本体接触子区和第二本体接触子区之间的中间流动到接触的载流子引起的电压下降。在其中沿着第一横向方向的电流路径由于路径电阻而对于载流子而言没有吸引力的情况下与沿着第二横向方向的单个电流路径相比，通过将电流路径划分成两个电流路径来实现电压下降减少。电压下降的减少允许增加闩锁鲁棒性，并且因此，可以在竖向功率半导体器件中改进器件可靠性。
例如，源极区可以包括被沿着第一横向方向彼此间隔开的多个源极子区。多个源极子区中的一个可以被布置在第一本体接触子区和第二本体接触子区之间。例如，多个源极子区可以沿着第二横向方向延伸为彼此平行的条带形状的分段。由于本体接触子区(例如第一本体接触子区和第二本体接触子区)没有被源极区电补偿或反向掺杂，因此例如在关断过电流期间本体接触子区中的更高数量的激活掺杂可以贡献于使载流子放电。这可以例如导致进一步改进闩锁鲁棒性。
例如，本体区的一部分可以被沿着第一横向方向布置在第一本体接触子区和多个源极子区之一之间。这使有效沟道宽度不依赖于在多个源极子区之一和第一本体接触子区之间的可能的未对准。
例如，与源极区相比第一本体接触子区可以沿着竖向方向从第一主表面更深地延伸到半导体本体中。这例如可以允许在其中存在源极区的区域下方的过电流的关断期间使载流子放电时增加导电性。
例如，源极区的一部分可以被布置在本体接触结构的一部分和第一主表面之间。在这种情况下，到源极区和本体接触结构的接触可以具有比第二横向距离大的到栅极沟槽结构的距离。
例如，与第一本体接触子区相比源极区可以沿着竖向方向从第一主表面更深地延伸到半导体本体中，或者可以延伸到与第一本体接触子区相同的深度。
例如，本体接触结构可以进一步包括合并第一本体接触子区和第二本体接触子区的第三本体接触子区。栅极沟槽结构和第三本体接触子区之间的沿着第二横向方向的横向距离可以等于第二横向距离。例如，第三本体接触子区可以直接邻接在第一主表面处的平坦接触或者可以直接邻接接触凹槽。第三本体接触子区可以例如允许通过由于闩锁鲁棒性而优化电流路径来改进在大电流的关断期间的载流子放电。
例如，本体接触结构可以进一步包括在接触凹槽中的接触。第三本体接触子区可以直接邻接接触的侧表面部分。接触凹槽可以从第一主表面延伸到半导体本体中。例如，第三本体接触区子区还可以邻接接触凹槽的底部侧。例如，接触凹槽可以允许改进对本体接触区和源极区这两者的接触表面区域。因此，例如可以降低电接触电阻。
例如，源极区可以直接邻接接触凹槽中的接触的侧表面。
例如，接触的底部可以邻接沟槽结构(例如辅助沟槽结构)中的电极。沟槽结构中的电极可以以与栅极电极相同或相似的方式通过电介质与本体区分离开。例如，沟槽结构中的电极可以与栅极电极不同。例如，沟槽结构中的电极可以例如被通过源极接触区域电连接到源极区。例如，电极还可以被电连接到参考电压输出。这可以允许各种结构元件(例如本体区、源极区和电极)的紧凑的电连接。
例如，竖向半导体功率器件可以进一步包括被布置在本体区和漂移区之间的第一或第二导电类型的势垒区。例如，势垒区可以是被布置于在本体区和沟槽栅极结构的底部之间的台面区中的或者部分地在沟槽栅极结构下方的第一导电类型的势垒区。第一导电类型的势垒区和本体区可以在竖向上间隔开。例如，势垒可以允许改进器件鲁棒性。此外或者作为替换，势垒区可以是被布置于在本体区和沟槽栅极结构的底部之间的台面区中的第二导电类型的势垒区。例如，第二导电类型的势垒区和本体区可以在竖向上间隔开或者直接彼此邻接。例如，势垒可以允许在器件的导通状态期间增加载流子浓度。
例如，本体接触结构可以进一步包括接触。接触可以是平坦接触，其具有沿着第二横向方向到栅极沟槽结构的横向距离，该横向距离等于第二横向距离。
例如，竖向功率半导体器件可以进一步包括被沿着第一横向方向彼此间隔开的多个沟道区。多个沟道区中的全部或一些可以被沿着第一横向方向布置在本体接触结构的本体接触子区之间。因此，例如，沿着栅极沟槽结构的笔直部分的纵向方向，多个沟道区中的全部或一些的每个可以被布置在邻近的两个本体接触子区之间。例如，沟道区可以是本体区的直接邻接栅极沟槽结构的部分，并且沟道区可以进一步直接邻接源极区的底部侧。
例如，竖向功率半导体器件可以进一步包括多个晶体管单元。多个晶体管单元可以具有条带形状单元设计、方形单元设计或多边形单元设计中的一个或多个。多个晶体管单元可以共享公共的第一负载电极，例如源极电极或发射极电极。因此，多个晶体管单元是并联电连接的。
例如，栅极沟槽结构的至少一部分沿着第二横向方向延伸。本体接触结构可以直接邻接栅极沟槽结构的沿着第一横向方向延伸的部分和栅极沟槽结构的沿着第二横向方向延伸的部分。因此，在大电流的关断期间的有效载流子放电可以是在具有方形单元设计或多边形单元设计的竖向功率半导体晶体管的被不同地定向的分段中执行的。
例如，多个晶体管单元可以是绝缘栅双极晶体管单元(IGBT单元)或者反向导通绝缘栅双极晶体管单元(RC-IGBT单元)。
例如，源极区可以仅在相对的侧壁中的一个上直接邻接栅极沟槽结构。因此，沟道区可以仅被形成在栅极沟槽结构的相对的侧壁中的一个上。例如，本体接触结构可以直接邻接与栅极沟槽结构相对的另一沟槽结构的侧壁。
例如，制造竖向功率半导体器件的方法可以包括提供半导体本体，半导体本体具有第一主表面和沿着竖向方向与第一主表面相对的第二主表面。方法可以进一步包括在第一主表面处形成栅极沟槽结构。栅极沟槽结构的至少一部分可以沿着第一横向方向延伸。方法可以进一步包括形成直接邻接栅极沟槽结构的第一导电类型的本体区。方法可以进一步包括形成直接邻接栅极沟槽结构的第二导电类型的源极区。方法可以进一步包括形成被布置在本体区和第二主表面之间的第二导电类型的漂移区。方法可以进一步包括形成本体接触结构，本体接触结构包括被沿着第一横向方向以第一横向距离间隔开的第一本体接触子区和第二本体接触子区。第一本体接触子区和第二本体接触子区中的每个可以直接邻接栅极沟槽结构并且可以具有比本体区大的掺杂浓度。在第一本体接触子区和第二本体接触子区之间的沟道区中，本体接触结构可以具有沿着垂直于第一横向方向的第二横向方向到栅极沟槽结构的第二横向距离。第一横向距离可以等于或小于第二横向距离的两倍。
在上面和以下描述的示例和特征可以被组合。
在下面与随附附图有关地解释竖向功率半导体器件和制造方法的进一步的示例。关于上面的示例描述的功能和结构的细节将同样适用于在各图中图示并且在下面进一步描述的示例性实施例。
图1A是图示作为竖向功率半导体器件100的示例的绝缘栅双极晶体管IGBT 101的实施例的示意性平面视图。图1B是沿着图1A的相交线AA的示意性横截面视图。图1C是沿着图1A的相交线BB的示意性横截面视图。
参照图1A至图1C的示意性视图，IGBT 101包括半导体本体102，其具有第一主表面104和沿着竖向方向y与第一主表面104相对的第二主表面106。
栅极沟槽结构108被形成在第一主表面104处。栅极沟槽结构108的至少一部分沿着第一横向方向x1延伸。第一横向方向x1可以是栅极沟槽结构108的分段的纵向方向。栅极沟槽结构包括栅极电介质1081和栅极电极1082。
p掺杂的本体区110直接邻接栅极沟槽结构108。n+掺杂的源极区111直接邻接栅极沟槽结构(为了简单在图1A中未示出)。n-掺杂的漂移区120被布置在p掺杂的本体区110和第二主表面106之间。n掺杂的场停止区122被布置在n掺杂的漂移区120和第二主表面106之间。p+掺杂的区124(例如半导体衬底和/或IGBT 101的背侧发射极区)被布置在场停止区122和第二主表面106之间。
p+掺杂的本体接触结构112包括沿着第一横向方向x1以第一横向距离W间隔开的第一p+掺杂的本体接触子区1121和第二p+掺杂的本体接触子区1122。第一p+掺杂的本体接触子区1121和第二p+掺杂的本体接触子区1122的每个直接邻接栅极沟槽结构108，并且具有比p掺杂的本体区110大的掺杂浓度。
在本体区110的在第一p+掺杂的本体接触子区1121和第二p+掺杂的本体接触子区1122之间的沟道区114中，p掺杂的本体接触结构112具有沿着垂直于第一横向方向x1的第二横向方向x2到栅极沟槽结构108的第二横向距离L。第一横向距离W等于或小于第二横向距离L的两倍，或者小于第二横向距离L的1.5倍，或者甚至等于或小于第二横向距离L。沟道区114是p掺杂的本体区110的直接邻接栅极沟槽结构108的部分。例如，沟道区中的导电性可以是由施加到栅极电极的栅极电压控制的。
p+掺杂的本体接触结构112进一步包括合并第一p+掺杂的本体接触子区1121和第二p+掺杂的本体接触子区1122的第三p+掺杂的本体接触子区1123。栅极沟槽结构108和第三p+掺杂的本体接触子区1123之间的沿着第二横向方向x2的横向距离等于第二横向距离L。
与源极区111相比第一p+掺杂的本体接触子区1121从第一主表面104沿着竖向方向y更深地延伸到半导体本体102中。源极区111的一部分被布置在本体接触结构112的一部分和第一主表面104之间。
p+掺杂的本体接触结构112进一步包括在接触凹槽118中的接触1129。第三p+掺杂的本体接触子区1123直接邻接接触1129的侧表面部分。
接触1129转变成第一负载电极126，例如发射极电极或源极电极。层间电介质128被布置在第一负载电极126和第一主表面104之间。
第二负载电极130(例如集电极电极)在第二主表面106处直接邻接并且电连接p+掺杂的区124。
图2A是图示作为竖向功率半导体器件100的示例的绝缘栅双极晶体管IGBT 101的另一实施例的示意性平面视图。图2B是沿着图2A的相交线AA的示意性横截面视图。图2C是沿着图2A的相交线BB的示意性横截面视图。图2D是沿着图2A的相交线CC的示意性横截面视图。
在图2A至图2D中图示的IGBT 101具有与在图1A至图1C中图示的IGBT 101共同的结构和功能元件。为了避免重复描述这样的共同的结构和功能元件，上面参照图1A至图1C的实施例的解释同样适用于在图2A至图2D中图示的实施例。
参照图2A至图2D的示意性视图，IGBT 101包括沿着第一横向方向x1彼此间隔开的多个源极子区1110。多个源极子区1110中的一个被布置在第一本体接触子区1121和第二本体接触子区1122之间。
在图2A至图2D中图示的实施例中，各本体接触子区(例如第一p+掺杂的本体接触子区1121和第二p+掺杂的本体接触子区1122)被沿着第一横向方向x1彼此间隔开。例如，各本体接触子区可以被通过第三本体接触子区1123合并，如例如在图1A中图示那样。
本体区110的一部分被沿着第一横向方向x1布置在第一本体接触子区1121和多个源极子区中的一个之间。
图3A是图示作为竖向功率半导体器件100的示例的绝缘栅双极晶体管IGBT 101的另一实施例的示意性平面视图。图3B是沿着图3A的相交线AA的示意性横截面视图。图3C是沿着图3A的相交线BB的示意性横截面视图。图3D是沿着图3A的相交线CC的示意性横截面视图。
在图3A至图3D中图示的IGBT 101具有与在图1A至图1C中图示的IGBT 101共同的结构和功能元件。为了避免重复描述这样的共同的结构和功能元件，上面参照图1A至图1C的实施例的解释同样适用于在图3A至图3D中图示的实施例。
参照图3A至图3D的示意性视图，本体接触结构112的接触1129是平坦接触，其具有与第二横向距离L相等的沿着第二横向方向x2的到栅极沟槽结构108的横向距离。
图4A和图4B是图示作为竖向功率半导体器件100的示例的绝缘栅双极晶体管IGBT101的其它实施例的示意性平面视图。图4C是沿着图4A的相交线AA的示意性横截面视图。
参照图4A的示意性视图，在相对的栅极沟槽结构108之间的本体接触结构112可以被分成在第一栅极沟槽结构108(例如在图4A、图4B的左侧处的栅极沟槽结构)和接触1129之间的第一部分以及在第二栅极沟槽结构108(例如在图4A、图4B的右侧处的栅极沟槽结构)和接触1129之间的第二部分。在图4A中图示的实施例中，第一部分和第二部分是相对于接触1129对称地布置的。在图4B、图4C中图示的实施例中，当与在图4A中图示的布置相比时，第一部分和第二部分被沿着第一横向方向x1附加地偏移。
图5A至图5F是图示绝缘栅双极晶体管101的闭合的单元几何形状的实施例的示意性平面视图。
在图5A至图5D中图示的实施例中，使用方形单元设计(图5A、图5C)和具有倒圆角的角部的方形单元设计(图5B、5D)。接触1129可以是接触凹槽中的接触或者是平坦接触。在图5A、图5B中省略了源极区111的图示，并且在图5C、图5D中补充了源极区111的图示。在图5A至图5D中图示的实施例中，栅极沟槽结构108的第一部分沿着第一横向方向x1延伸，并且栅极沟槽结构108的第二部分沿着第二横向方向x2延伸。本体接触结构112分别直接邻接栅极沟槽结构108的第一部分和第二部分。
在图5E至图5F中图示的实施例中，使用多边形单元设计，例如八边形单元设计。接触1129可以是接触凹槽中的接触或者是平坦接触。
在图5A至图5F中图示的实施例中，源极区111和/或沟道区的数量和宽度可以彼此不同。例如，在栅极沟槽结构108的沿着第一横向方向x1延伸的部分处的沟道区的数量可以不同于栅极沟槽结构108的沿着第二横向方向x2延伸的另外的部分的沟道区的数量。
参考上面的实施例描述的晶体管单元可以被集成在晶体管区域中。下面参照各图描述晶体管区域的示例。
参照图6的示意性平面视图，IGBT 101除了包括如上面描述的栅极沟槽结构108和晶体管单元设计之外，还包括集成到晶体管区域中的辅助沟槽结构109。辅助沟槽结构109可以包括例如电连接到不同于栅极电极的电位的另外的电位的电极。辅助沟槽结构109中的电极可以被电连接到例如源极电位、参考电压输出、电阻性或电容性分压器中的一个或多个。在附加的辅助沟槽结构109之间的台面区中例如可以省略沟道区、源极区、本体接触区中的一个或多个。
IGBT 101进一步包括被布置在本体区110和漂移区120之间的n掺杂的势垒区133。
参照图7的示意性平面视图，使辅助沟槽结构109凹进并且使本体接触结构112的接触1129的宽度增大。由此，接触1129不仅电连接到本体接触结构112和源极区111，而且还电连接到辅助沟槽结构109的电极。例如，这可以允许改进紧凑的晶体管区域设计。
图8至图11的示意性视图是如在图5A至图5F中图示的方形或多边形IGBT单元设计的示例性横截面视图或者条带形状的单元设计的示例性横截面视图。IGBT单元可以被p掺杂的结构134围绕，p掺杂的结构134可以是电浮置的或者被连接到发射极电位，例如连接到第一负载电极126。例如，p掺杂的结构134可以是至少部分地与本体区110同时形成的。例如，p掺杂的结构134还可以包括深p阱135。
在图12的示意性横截面视图中图示了反向导通RC IGBT 101。在图12的RC IGBT101中，一个或多个n+掺杂的区136被在第二主表面106处布置在p+掺杂的区124之间。此外，接触1129被形成为深凹槽接触，该深凹槽接触至少如本体接触结构112那样深地延伸到半导体本体102中。由此，例如可以降低在第一主表面104处的p掺杂区的发射极效率。RC IGBT101可以包括与二极管单元138混合的RC IGBT单元137。在二极管单元中，省略了沟道区并且这些单元被配置为充当与RC IGBT单元137并联连接的二极管。
连同先前描述的示例和各图中的一个或多个一起提及和描述的方面和特征也可以与一个或多个其它示例组合，以便替换其它示例的类似的特征或者以便附加地将特征引入到其它示例。例如，可以通过将RC功能包括到IGBT中(如例如在图12的第二主表面106处图示的那样)来将参考IGBT描述的先前的示例应用于RC IGBT。
例如，在以上的示例中图示的掺杂区的导电类型也可以被颠倒，即图示为n掺杂的区可以是p掺杂的，并且图示为p掺杂的区可以是n掺杂的。
虽然已经在此图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此意图的是本发明仅受权利要求及其等同物限制。

Claims (19)

1.一种竖向功率半导体器件(100)，包括：
半导体本体(102)，其具有第一主表面(104)和沿着竖向方向(y)与第一主表面(104)相对的第二主表面(106)；
在第一主表面(104)处的栅极沟槽结构(108)，其中栅极沟槽结构(108)的至少一部分沿着第一横向方向(x1)延伸；
第一导电类型的本体区(110)，其直接邻接栅极沟槽结构；
第二导电类型的源极区(111)，其直接邻接栅极沟槽结构；
第二导电类型的漂移区(120)，其被布置在本体区(110)和第二主表面(106)之间；
本体接触结构(112)，其包括被沿着第一横向方向(x1)以第一横向距离(W)间隔开的第一本体接触子区(1121)和第二本体接触子区(1122)，其中第一本体接触子区(1121)和第二本体接触子区(1122)中的每个直接邻接栅极沟槽结构(108)并且具有比本体区(110)大的掺杂浓度；并且其中
在第一本体接触子区(1121)和第二本体接触子区(1122)之间的沟道区(114)中，本体接触结构(112)具有沿着垂直于第一横向方向(x1)的第二横向方向(x2)到栅极沟槽结构(108)的第二横向距离(L)，其中第一横向距离(W)等于或小于第二横向距离(L)的两倍。
2.根据前项权利要求所述的竖向功率半导体器件(100)，其中源极区(111)包括被沿着第一横向方向(x1)彼此间隔开的多个源极子区，并且其中所述多个源极子区中的一个被布置在第一本体接触子区(1121)和第二本体接触子区(1122)之间。
3.根据前项权利要求所述的竖向功率半导体器件(100)，其中本体区的一部分被沿着第一横向方向(x1)布置在第一本体接触子区(1121)和所述多个源极子区中的一个源极子区之间。
4.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，其中与源极区(111)相比第一本体接触子区(1121)沿着竖向方向(y)从第一主表面(104)更深地延伸到半导体本体(102)中。
5.根据前项权利要求所述的竖向功率半导体器件(100)，其中源极区的一部分被布置在本体接触结构(112)的一部分和第一主表面(104)之间。
6.根据权利要求1至3中的任何一项所述的竖向功率半导体器件(100)，其中与第一本体接触子区(1121)相比源极区(111)沿着竖向方向(y)从第一主表面(104)更深地延伸到半导体本体(102)中，或者延伸到与第一本体接触子区(1121)相同的深度。
7.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，其中本体接触结构(112)进一步包括合并第一本体接触子区(1121)和第二本体接触子区(1122)的第三本体接触子区(1123)，其中栅极沟槽结构(108)和第三本体接触子区(1123)之间的沿着第二横向方向(x2)的横向距离等于第二横向距离(L)。
8.根据前项权利要求所述的竖向功率半导体器件(100)，其中本体接触结构(112)进一步包括在接触凹槽(118)中的接触(1129)，并且其中第三本体接触子区(1123)直接邻接接触(1129)的侧表面部分。
9.根据前项权利要求所述的竖向功率半导体器件(100)，其中源极区直接邻接接触凹槽(118)中的接触(1129)的侧表面。
10.根据前述两项权利要求中的任何一项所述的竖向功率半导体器件(100)，其中接触(1129)的底部邻接沟槽结构中的电极。
11.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，进一步包括：
被布置在本体区(110)和漂移区(120)之间的第一或第二导电类型的势垒区。
12.根据权利要求1至6中的任何一项所述的竖向功率半导体器件(100)，其中本体接触结构(112)进一步包括接触(1129)，并且其中接触(1129)是平坦接触，具有沿着第二横向方向(x2)到栅极沟槽结构(108)的横向距离，该横向距离等于第二横向距离(L)。
13.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，进一步包括被沿着第一横向方向(x1)彼此间隔开的多个沟道区(114)，其中所述多个沟道区(114)的全部或一些被沿着第一横向方向(x1)布置在本体接触结构(112)的本体接触子区之间。
14.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，其中所述竖向功率半导体器件(100)包括多个晶体管单元，并且其中所述多个晶体管单元具有条带形状单元设计、方形单元设计或多边形单元设计中的一个或多个。
15.根据前项权利要求所述的竖向功率半导体器件(100)，其中栅极沟槽结构(108)的至少一部分沿着第二横向方向(x2)延伸，并且其中本体接触结构(112)直接邻接栅极沟槽结构(108)的沿着第一横向方向(x1)延伸的部分以及栅极沟槽结构(108)的沿着第二横向方向(x2)延伸的部分。
16.根据前述两项权利要求中的任何一项所述的竖向功率半导体器件(100)，其中所述多个晶体管单元是绝缘栅双极晶体管单元即IGBT单元或者是反向导通绝缘栅双极晶体管单元即RC-IGBT单元。
17.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，其中源极区(111)直接邻接在相对的侧壁之一上的栅极沟槽结构(108)。
18.根据前述权利要求中的任何一项所述的竖向功率半导体器件(100)，其中本体接触区(112)沿着第二横向方向(x2)从栅极沟槽结构(108)的侧壁延伸到邻近的沟槽结构(108)的侧壁。
19.一种制造竖向功率半导体器件(100)的方法，包括：
提供半导体本体(102)，半导体本体(102)具有第一主表面(104)和沿着竖向方向(y)与第一主表面(104)相对的第二主表面(106)；
在第一主表面(104)处形成栅极沟槽结构(108)，其中栅极沟槽结构(108)的至少一部分沿着第一横向方向(x1)延伸；
形成直接邻接栅极沟槽结构的第一导电类型的本体区(110)；
形成直接邻接栅极沟槽结构的第二导电类型的源极区(111)；
形成被布置在本体区(110)和第二主表面(106)之间的第二导电类型的漂移区(120)；
形成包括被沿着第一横向方向(x1)以第一横向距离(W)间隔开的第一本体接触子区(1121)和第二本体接触子区(1122)的本体接触结构(112)，其中第一本体接触子区(1121)和第二本体接触子区(1122)中的每个直接邻接栅极沟槽结构(108)并且具有比本体区(110)大的掺杂浓度；以及其中
在第一本体接触子区(1121)和第二本体接触子区(1122)之间的沟道区(114)中，本体接触结构(112)具有沿着垂直于第一横向方向(x1)的第二横向方向(x2)到栅极沟槽结构(108)的第二横向距离(L)，其中第一横向距离(W)等于或小于第二横向距离(L)的两倍。
CN202110526626.6A 2020-05-14 2021-05-14 竖向功率半导体器件和制造方法 Pending CN113675265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020113145.3 2020-05-14
DE102020113145.3A DE102020113145A1 (de) 2020-05-14 2020-05-14 Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Publications (1)

Publication Number Publication Date
CN113675265A true CN113675265A (zh) 2021-11-19

Family

ID=78280688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110526626.6A Pending CN113675265A (zh) 2020-05-14 2021-05-14 竖向功率半导体器件和制造方法

Country Status (3)

Country Link
US (1) US11575032B2 (zh)
CN (1) CN113675265A (zh)
DE (1) DE102020113145A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1760790B1 (en) 2004-05-12 2019-04-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5604892B2 (ja) * 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
JP6192686B2 (ja) 2015-07-02 2017-09-06 株式会社豊田中央研究所 半導体装置
JP2020080343A (ja) * 2018-11-12 2020-05-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタとその製造方法

Also Published As

Publication number Publication date
US20210359117A1 (en) 2021-11-18
DE102020113145A1 (de) 2021-11-18
US11575032B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
US11081481B2 (en) Semiconductor device with an IGBT region and a non-switchable diode region
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
EP2402997B1 (en) Power semiconductor device
KR20180130463A (ko) dV/dt 제어성 및 크로스-트렌치 배치물을 갖는 전력 반도체 디바이스
CN112531023A (zh) 具有igbt区段和二极管区段的rc-igbt
US11728417B2 (en) Semiconductor device including first gate electrode and second gate electrode
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
CN113517272A (zh) 用于具有集成二极管的igbt器件的隔离结构
US11575032B2 (en) Vertical power semiconductor device and manufacturing method
US20220384577A1 (en) Semiconductor device and method for designing thereof
US11742417B2 (en) Power semiconductor device including first and second trench structures
US20220173227A1 (en) Finfet power semiconductor devices
US11296213B2 (en) Reverse-conducting igbt having a reduced forward recovery voltage
CN112909084A (zh) 包括绝缘栅双极晶体管的半导体器件
EP4042484A1 (en) Semiconductor device and method for producing same
US12074212B2 (en) Semiconductor device including a plurality of trenches
US20230163167A1 (en) Semiconductor device including a trench gate structure
US20220310838A1 (en) Semiconductor device including a trench strucure
EP4228009A1 (en) Trench junction field effect transistor comprising a mesa region
CN118630056A (zh) 包括沟槽晶体管基元单元的半导体装置
CN114068727A (zh) 二极管和包括该二极管的半导体器件
CN118738090A (zh) 包括二极管区域的功率半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination