CN113517272A - 用于具有集成二极管的igbt器件的隔离结构 - Google Patents

用于具有集成二极管的igbt器件的隔离结构 Download PDF

Info

Publication number
CN113517272A
CN113517272A CN202110382000.2A CN202110382000A CN113517272A CN 113517272 A CN113517272 A CN 113517272A CN 202110382000 A CN202110382000 A CN 202110382000A CN 113517272 A CN113517272 A CN 113517272A
Authority
CN
China
Prior art keywords
region
trench
diode
igbt
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110382000.2A
Other languages
English (en)
Inventor
M·戴内塞
C·李
A·莫泽
W·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113517272A publication Critical patent/CN113517272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

根据半导体器件的实施例，该器件包括具有晶体管区和二极管区的半导体衬底。晶体管区包括多个IGBT单元和电荷载流子补偿区，该电荷载流子补偿区被配置为基于IGBT单元的导通状态或截止状态从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区。二极管区包括多个二极管单元。在晶体管区和二极管区之间提供隔离结构。隔离结构包括沿二极管区的外围的至少部分纵向延伸的第一沟槽和插入在第一沟槽和晶体管区之间的第二沟槽。电荷载流子补偿区延伸到隔离结构的第二沟槽而不是第一沟槽，使得电荷载流子补偿区与二极管区的阳极电位电隔离。

Description

用于具有集成二极管的IGBT器件的隔离结构
背景技术
包括与绝缘栅双极晶体管（IGBT）集成的二极管的功率半导体器件通常利用公共金属化/多晶硅层来向IGBT的沟槽栅电极提供栅极电位并向二极管的阳极区提供发射极电位。通常在IGBT和二极管区域中的沟槽布局之间没有单元不连续性。通过中断公共金属化/多晶硅层来提供边界IGBT和二极管单元之间的分离。这样，公共金属化/多晶硅层提供了IGBT区域中的栅极电位和二极管区域中的发射极电位。
IGBT区域通常包括p掺杂区，其保护IGBT单元的栅极沟槽电介质免于过大电场。p掺杂区通常从IGBT的最后单元延续并且接触二极管的第一单元，使得在IGBT的最后单元和二极管的第一单元之间不存在p掺杂区的不连续性，或者在最后IGBT单元的p掺杂区和二极管的第一阳极区之间存在紧密接近。
在IGBT的导通开始期间，二极管区中的相邻沟槽电极处于发射极电位，并且集电极（背侧）处于较高电位。二极管沟槽附近的漂移区中的电位高于零伏。因此，存在反型沟道沿二极管区域中的最外沟槽而形成的风险，并且该反型沟道将二极管的阳极电连接到IGBT的p掺杂区。IGBT的p掺杂区通常应当是浮置的，但是在IGBT的导通开始时，p掺杂区可以通过反型沟道接地。
如果反型沟道使IGBT的p掺杂区对地短路，则IGBT的输入/栅极电容将在导通过程开始时增大，因而需要更多的时间来完成导通过程。也就是说，当IGBT的p掺杂区通过形成在二极管区中的反型沟道对地短路时，IGBT驱动器所看到的有效栅极电荷比p掺杂区保持电浮置时更高。IGBT的p掺杂区通常在整个IGBT区域周围互连，使得p掺杂区处处接地，这加剧了问题。如果浮置，则p掺杂区将替代地跟随IGBT的栅极电位。然而，当p掺杂区在IGBT的导通开始时对地短路时，IGBT导通的速度被降低。
因此，需要一种具有与IGBT集成的二极管和改进的导通响应的功率半导体器件。
发明内容
根据半导体器件的实施例，半导体器件包括：半导体衬底，具有晶体管区和二极管区，所述晶体管区包括多个绝缘栅双极晶体管（IGBT）单元和电荷载流子补偿区，所述电荷载流子补偿区被配置为基于多个IGBT单元的导通状态或截止状态来从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区，所述二极管区包括多个二极管单元；以及隔离结构，在所述晶体管区与所述二极管区之间，所述隔离结构包括第一沟槽和第二沟槽，所述第一沟槽沿所述二极管区的外围的至少部分纵向延伸，所述第二沟槽插入在所述第一沟槽与所述晶体管区之间，其中，所述电荷载流子补偿区延伸到所述隔离结构的所述第二沟槽而不是所述第一沟槽，使得所述电荷载流子补偿区与所述二极管区的阳极电位电隔离。
根据制造半导体器件的方法的实施例，该方法包括：在半导体衬底中形成晶体管区和二极管区，所述晶体管区包括多个绝缘栅双极晶体管（IGBT）单元和电荷载流子补偿区，所述电荷载流子补偿区被配置为基于多个IGBT单元的导通状态或截止状态从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区，所述二极管区包括多个二极管单元；以及在所述晶体管区和所述二极管区之间形成隔离结构，所述隔离结构包括第一沟槽和第二沟槽，所述第一沟槽沿所述二极管区的外围的至少部分纵向延伸，所述第二沟槽插入在所述第一沟槽与所述晶体管区之间，其中，所述电荷载流子补偿区延伸到所述隔离结构的所述第二沟槽而不是所述第一沟槽，使得所述电荷载流子补偿区与所述二极管区的阳极电位电隔离。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加特征和优点。
附图说明
附图中的元素不一定相对于彼此成比例。相同的附图标记表示对应的类似部分。各种所示实施例的特征可以组合，除非它们彼此排斥。实施例在附图中描绘并在随后的描述中详述。
图1示出具有隔离结构的半导体器件的实施例的部分俯视图，该隔离结构将相邻的IGBT和二极管单元分离；
图2示出根据实施例的沿图1中标记为A-A'的线截取的半导体器件的部分的截面图；
图3示出根据另一实施例的沿图1中标记为A-A'的线截取的半导体器件的部分的截面图；
图4示出根据另一实施例的沿图1中标记为A-A'的线截取的半导体器件的部分的截面图；
图5示出根据实施例的其中半导体器件的晶体管区与二极管区相邻的区中的俯视图；
图6示出根据另一实施例的其中半导体器件的晶体管区与二极管区相邻的区中的俯视图；
图7示出根据另一实施例的其中半导体器件的晶体管区与二极管区相邻的区中的俯视图；
图8示出根据另一实施例的其中半导体器件的晶体管区与二极管区相邻的区中的俯视图；
图9示出根据实施例的沿图8中标记为B-B'的线截取的半导体器件的部分的截面图。
具体实施方式
本文描述了在IGBT的边界单元和与IGBT集成的二极管的边界单元之间具有改进的电去耦的功率半导体器件以及对应的生产方法。IGBT包括电荷载流子补偿区，其被配置为基于IGBT的导通状态或截止状态从漂移区排出少数电荷载流子（在n型漂移区的情况下为空穴，而在p型漂移区的情况下为电子）或将少数电荷载流子接纳到漂移区。半导体器件的晶体管区和二极管区之间的隔离结构改善了彼此接界的IGBT和二极管单元之间的电去耦。隔离结构包括沿二极管区的外围的至少部分纵向延伸的第一沟槽和插入在第一沟槽和晶体管区之间的第二沟槽。保护IGBT单元的栅极沟槽电介质免于过大电场的晶体管区域的电荷载流子补偿区延伸到隔离结构的第二沟槽，而不是第一沟槽，使得电荷载流子补偿区与二极管区的阳极电位电隔离。因此，在IGBT导通期间，晶体管区域的电荷载流子补偿区保持电浮置，从而维持IGBT导通的设计速度。应当理解，除非另外特别指出，否则本文所述的各种实施例的特征可彼此组合。
图1示出了半导体器件100的部分俯视图。半导体器件100包括半导体衬底102，其具有晶体管区104、二极管区106、以及将晶体管区104与二极管区106彼此分离的隔离区108。晶体管区104包括多个绝缘栅双极晶体管（IGBT）单元110和电荷载流子补偿区112，其被配置为基于IGBT单元110的导通状态或截止状态从漂移区排出少数电荷载流子（在n型漂移区的情况下为空穴，而在p型漂移区的情况下为电子）或将少数电荷载流子接纳到漂移区。二极管区106包括多个二极管单元114。在图1所示的实施例中，IGBT单元110是方形的，而二极管单元114是条形的。IGBT单元110和二极管单元114可以具有其他布局、单元类型、周期性等，例如，如本文稍后描述的。
图2示出了沿图1中标记为A-A'的线截取的半导体器件100的部分的截面图。在将晶体管区104与二极管区106彼此分离的隔离区108中，在晶体管区104和二极管区106之间提供了隔离结构116。隔离结构116包括沿二极管区106的外围的至少部分纵向（图1中的方向“X”）延伸的第一沟槽118。隔离结构116还包括插入在隔离结构116的第一沟槽118和晶体管区104之间的第二沟槽120。隔离结构116的第一和第二沟槽118、120彼此平行地纵向（图1中的方向“X”）延伸，并且可以横向围绕二极管区106的整个外围或仅其部分，例如，邻近晶体管区104的部分。
保护IGBT单元110的栅极沟槽电介质122免于过大电场的电荷载流子补偿区112延伸到隔离区108中，到达隔离结构116的第二沟槽120，而不是第一沟槽118，使得电荷载流子补偿区112在IGBT开关导通过程的任何时间期间都与二极管区106的阳极电位电隔离。因此，即使反型沟道113沿二极管区106的最外场电极沟槽146的侧壁而形成，反型沟道也不会连接到电荷载流子补偿区112，因为不属于IGBT或二极管器件的两个沟槽118、120被用于将晶体管区104与二极管区106分离。接下来更详细地描述晶体管区104和二极管区106。
其中形成有晶体管区104和二极管区106的半导体衬底102可以包括用于形成集成电路器件的各种半导体材料中的一种或多种，例如但不限于硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗（SiGe）、氮化镓（GaN）、砷化镓（GaAs）等。半导体衬底102可以是体半导体材料，或者可以包括在体半导体材料上生长的一个或多个外延层。如上所述，包括在晶体管区104中的IGBT单元110可以是方形的，而包括在二极管区106中的二极管单元114可以是条形的，如图1所示。
晶体管区104中的每个IGBT单元110包括第一导电类型的发射极区124、第二导电类型的本体区126、以及延伸穿过发射极区124和本体区126并进入第一导电类型的漂移区130的栅极沟槽128。栅极沟槽128垂直于（图2中的方向“Z”）半导体衬底102的第一主表面132延伸。栅极沟槽电极128还包括用于控制每个IGBT单元110的本体区126中的导电沟道136的栅电极134。IGBT单元110还可以包括具有场电极的附加沟槽（未示出），所述场电极用于在IGBT的操作期间在半导体衬底102内成形电场电位。场电极可以电连接到与栅电极134不同的电位。例如，场电极可以电连接到发射极电位、地，或者可以是电浮置的。
仍然参考IGBT单元110，本体区126将IGBT单元110的对应的发射极区124与漂移区130分离。当存在对应IGBT单元110的导电沟道136时，发射极区124电连接到漂移区130。导电沟道136由施加到IGBT单元110的栅电极134的电压来控制。
IGBT还包括在半导体衬底102的与发射极区124相对的表面140处的集电极区138。发射极区124、漂移区130和导电沟道136是第一导电类型的，并且本体区126和集电极区138是与第一导电类型相反的第二导电类型的。例如，在n型导电沟道136的情况下，发射极区124和漂移区130是n型的，并且本体区126和集电极区138是p型的。相反地，在p型导电沟道136的情况下，发射极区124和漂移区130是p型的，并且本体区126和集电极区138是n型的。第一导电类型的可选场停止区142可以形成在漂移区130与集电极区138之间的半导体衬底102中。晶体管区104即使在场停止区142中被提供，也可以在二极管区106中被省略。
现在参考二极管区106，每个二极管单元114包括第二导电类型的阳极区144和延伸通过阳极区144并进入第一导电类型的阴极区148的场电极沟槽146。场电极沟槽146垂直于（图2中的方向“Z”）半导体衬底102的第一主表面132延伸，并且每个场电极沟槽146包括通过绝缘层152与周围的半导体衬底102绝缘的场电极150，该绝缘层152可以是与栅极沟槽电介质122相同的材料或者不同的材料。
二极管区106的单元构造可以类似于晶体管区104的单元构造。然而，不同的是，从二极管区106中省略发射极区124。此外，二极管区106在半导体衬底102的第二主表面140处具有第一导电类型的阴极区148而不是第二导电类型的集电极区128。
与集电极区138类似，电荷载流子补偿112是第二导电类型的。形成于半导体器件100的隔离区108中的隔离结构116将电荷载流子补偿区112与沿二极管区106的外围设置的二极管单元114的阳极区144电隔离。
形成在半导体衬底102之上的导电层154具有彼此分离的第一部分156和第二部分158。导电层154可以由与晶体管区104中的栅电极134和二极管区106中的场电极150相同的材料形成。例如，导电层154和沟槽电极134、150可以由多晶硅形成。导电层154可以替代地由与晶体管区104中的栅电极134和二极管区106中的场电极150（例如，多晶硅）不同的材料（例如，金属）形成。
在每种情况下，导电层154的第一部分156向IGBT单元110的栅极沟槽128中的栅电极134提供栅极电位，并且导电层154的第二部分158向二极管单元114的场电极沟槽146中的场电极150提供发射极电位，其中，栅极电位和发射极电位彼此不同。
如图2所示，导电层154的第一部分156和第二部分158可以在隔离结构116的第二沟槽120与IGBT单元110中面向二极管区106的最外IGBT单元的栅极沟槽128之间彼此分离，使得导电层154的第二部分158在隔离结构116的第一沟槽118和第二沟槽120两者之上延伸。
图3示出了与图2相同的截面图，但是在图3中，导电层154的第二部分158结束于二极管单元114中面向晶体管区104的最外二极管单元的场电极沟槽146之上，使得导电层154的第二部分158不延伸超过隔离结构116的第二（外）沟槽120。
在图2和图3两者中，在半导体衬底102的第一主表面132之上，第一金属化160电连接到晶体管区104中的IGBT单元110的发射极区124和本体区126，并且电连接到二极管区106中的二极管单元114的沟槽场电极150和阳极区144。晶体管区104中的栅电极134通过诸如电介质的绝缘材料162与第一金属化160绝缘。
第一金属化160通过绝缘材料162中的第一接触开口164电连接到晶体管区104中的IGBT单元110的发射极区124和本体区126。第一金属化160通过绝缘材料162中的第二接触开口166电连接到二极管区106中的二极管单元114的阳极区144。导电层154的第二部分158可以通过绝缘材料162中的第三接触开口168连接到第一金属化160，以将二极管区114中的沟槽场电极150耦合到发射极电位。
绝缘材料162可以填充导电层154的第一和第二部分156、158之间的横向间隙“G”。图1中示出了绝缘材料162中的接触开口164、166、168，但没有示出绝缘材料162本身，使得在图1中可看到半导体器件100的下层区。
如图2和3所示，第二金属化170在半导体衬底102的第二主表面140处接触IGBT的集电极区138和二极管的阴极区148。
在IGBT的导通开始期间，二极管区106中的相邻场电极沟槽146处于发射极电位，而背侧的集电极区138处于更高的电位。二极管区106中的场电极沟槽146附近的漂移区130中的电位高于零伏。因此，存在反型沟道沿二极管区106中的最外沟槽146形成的风险。然而，双沟槽隔离结构116将晶体管区104与二极管区106分离，并且防止二极管区106中的任何反型沟道到达相邻IGBT单元110的电荷载流子补偿区112。因此，晶体管区104的电荷载流子补偿区112在IGBT的整个导通期间保持电浮置。
图4示出了根据另一实施例的沿图1中标记为A-A'的线截取的半导体器件100的部分的截面图。图4所示的实施例类似于图2所示的实施例。然而，不同的是，半导体器件100还包括形成于隔离结构116的第一沟槽118与第二沟槽120之间的半导体衬底102中的第一导电类型的掺杂区172。第一导电类型的掺杂区172有助于防止在最外的二极管单元114的阳极区144和相邻IGBT单元110的电荷载流子补偿区112之间形成反型沟道。特别地，第一导电类型的掺杂区172增大了沿隔离结构116的第二沟槽120的反型沟道的阈值电压。导电层154的第二部分158也可以结束于二极管单元114中的面向晶体管区104的最外二极管单元的场电极沟槽146之上，使得导电层154的第二部分158不延伸超过隔离结构116的第二（外）沟槽120，如图3所示。接下来描述的是，半导体器件100的晶体管区104和二极管区106的单元布局的附加实施例。
图5示出了根据另一实施例的其中晶体管区104与二极管区106相邻的区中的俯视图。在图5中未示出具有第一和第二分离部分156、158的导电层154、第一金属化160、以及第一金属化160和导电层154之间的绝缘材料162，使得在图5中可见下层区。二极管区106中的场电极沟槽146也在图5中以简化的方式示出，以增强对其他特征的图示。
在图5中，二极管单元114为条形，例如矩形，以增加阳极区144的面积。IGBT单元110也是条形的。虽然如图1所示的方形IGBT单元110可能是优选的，但是如图5所示的条形IGBT单元110可能适合于反向传导IGBT（RC-IGBT）。
单独地或组合地，电荷载流子补偿区112在晶体管区104内可以是连续的或可以不是连续的。例如，取决于IGBT单元110的布局，电荷载流子补偿区112在IGBT单元110之间可以被分离或可以不被分离。
单独地或组合地，隔离结构116可沿二极管区106的整个外围纵向延伸。
单独地或组合地，电荷载流子补偿区112可以遍及晶体管区110是连续的。
单独地或组合地，电荷载流子补偿区112可以是电浮置的。
图6示出了根据另一实施例的其中晶体管区104与二极管区106相邻的区中的俯视图。图6所示的实施例类似于图5所示的实施例。然而，不同之处在于，在面向二极管区106的栅极沟槽128的端部174处，栅极沟槽128比IGBT单元110的发射极区124和本体区126更靠近二极管区106而终止。在栅极沟槽128的该端部174处，电荷载流子补偿区112以从栅极沟槽128的侧壁到侧壁的方式延伸。
图7示出了根据另一实施例的其中晶体管区104与二极管区106相邻的区中的俯视图。图7所示的实施例与图5所示的实施例类似。但是，不同之处在于，条形二极管单元114横切于条形IGBT单元110纵向（图7中的方向“Y”）延伸。在一种情况下，条形二极管单元114的纵向延伸（图7中的方向“Y”）垂直于条形IGBT单元110的纵向延伸（图7中的方向“X”）。
图8示出了根据另一实施例的其中晶体管区104与二极管区106相邻的区中的俯视图。图9是示出沿图8中标记为B-B'的线截取的半导体器件的部分的截面图。图8所示的实施例类似于图5所示的实施例。然而，不同的是，一个或多个接触部176可被提供到形成于隔离结构116的第一沟槽118与第二沟槽120之间的半导体衬底102中的本体区126。如本文先前解释的，第一导电类型的掺杂区172通过帮助防止在最外二极管单元114的阳极区144和相邻IGBT单元110的电荷载流子补偿区112之间形成反型沟道而改善了IGBT器件的换向耐用性（commutation ruggedness）。与图4中所示的方形IGBT单元布局不同，IGBT本体区126从晶体管区104横向延伸并延伸到隔离区108中。IGBT本体区126还可以横向延伸到二极管区106中。在这种情况下，阳极区144可以具有与IGBT二极管区126相同或不同的注入剂量。
在任一情况下，根据图8和9中所示的实施例，第一导电类型的掺杂区172形成在隔离区108中的IGBT本体区126之下而使得在其之间提供pn结以确保阻断。如图8和9所示，可以形成一个或多个可选接触部176，以连接位于隔离区108中的掺杂区172之上的本体区126的部分。
尽管本公开不限于此，但以下编号的示例展示了本公开的一个或多个方面。
示例1.一种半导体器件，包括：半导体衬底，具有晶体管区和二极管区，所述晶体管区包括多个绝缘栅双极晶体管（IGBT）单元和电荷载流子补偿区，所述电荷载流子补偿区被配置为基于多个IGBT单元的导通状态或截止状态来从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区，所述二极管区包括多个二极管单元；以及隔离结构，在所述晶体管区与所述二极管区之间，所述隔离结构包括第一沟槽和第二沟槽，所述第一沟槽沿所述二极管区的外围的至少部分纵向延伸，所述第二沟槽插入在所述第一沟槽与所述晶体管区之间，其中，所述电荷载流子补偿区延伸到所述隔离结构的所述第二沟槽而不是所述第一沟槽，使得所述电荷载流子补偿区与所述二极管区的阳极电位电隔离。
示例2.示例1的半导体器件，其中，所述多个IGBT单元中的每个IGBT单元包括第一导电类型的发射极区、第二导电类型的本体区、以及延伸穿过所述发射极区和所述本体区并进入所述第一导电类型的漂移区中的栅极沟槽，其中，所述多个二极管单元中的每个二极管单元包括第二导电类型的阳极区和延伸穿过所述阳极区并进入第一导电类型的阴极区中的场电极沟槽，其中，所述电荷载流子补偿区是第二导电类型的，其中，所述隔离结构将所述电荷载流子补偿区与沿所述二极管区的外围设置的所述二极管单元的所述阳极区电隔离。
示例3.示例2的半导体器件，还包括：导电层，形成在所述半导体衬底之上，其中，所述导电层具有彼此分离的第一部分和第二部分，其中，所述第一部分向所述IGBT单元的所述栅极沟槽中的栅电极提供栅极电位，其中，所述第二部分向所述二极管单元的所述场电极沟槽中的场电极提供发射极电位，其中，所述栅极电位与所述发射极电位彼此不同，以及其中，所述导电层的所述第一部分和所述第二部分在所述隔离结构的所述第二沟槽与所述IGBT单元中的面向所述二极管区的最外IGBT单元的栅极沟槽之间彼此分离，使得所述第二部分在所述隔离结构的第一沟槽和至少部分第二沟槽之上延伸。
示例4.示例3的半导体器件，还包括：在所述隔离结构的第一沟槽与第二沟槽之间的第一导电类型的掺杂区。
示例5.示例4的半导体器件，其中，所述掺杂区形成在IGBT本体区之下。
示例6.示例1至5中的任一个的半导体器件，还包括：在所述隔离结构的第一沟槽与第二沟槽之间的第一导电类型的掺杂区。
示例7.示例1到6中的任一个的半导体器件，其中，所述IGBT单元是方形的，以及其中，所述二极管单元是条形的。
示例8.示例1到6中的任一个的半导体器件，其中，所述IGBT单元是条形的，以及其中，所述二极管单元是条形的。
示例9.示例8的半导体器件，其中，在面向所述二极管区的所述栅极沟槽的端部处，所述栅极沟槽比所述IGBT单元的发射极区和本体区更靠近所述二极管区而终止，以及其中，所述电荷载流子补偿区在面向所述二极管区的端部处以从所述栅极沟槽的侧壁到侧壁的方式延伸。
示例10.示例8或9的半导体器件，其中，所述条形二极管单元横切于所述条形IGBT单元纵向延伸。
示例11.示例1至10中的任一个的半导体器件，其中，所述隔离结构的第一沟槽和第二沟槽彼此平行地纵向延伸。
示例12.示例1至11中的任一个的半导体器件，其中，所述隔离结构沿所述二极管区的整个外围纵向延伸。
示例13.示例1至12中的任一个的半导体器件，其中，所述电荷载流子补偿区遍及所述晶体管区是连续的。
示例14.示例1至13中的任一个的半导体器件，其中，所述电荷载流子补偿区是电浮置的。
示例15.一种制造半导体器件的方法，所述方法包括：在半导体衬底中形成晶体管区和二极管区，所述晶体管区包括多个绝缘栅双极晶体管（IGBT）单元和电荷载流子补偿区，所述电荷载流子补偿区被配置为基于多个IGBT单元的导通状态或截止状态从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区，所述二极管区包括多个二极管单元；以及在所述晶体管区和所述二极管区之间形成隔离结构，所述隔离结构包括第一沟槽和第二沟槽，所述第一沟槽沿所述二极管区的外围的至少部分纵向延伸，所述第二沟槽插入在所述第一沟槽与所述晶体管区之间，其中，所述电荷载流子补偿区延伸到所述隔离结构的所述第二沟槽而不是所述第一沟槽，使得所述电荷载流子补偿区与所述二极管区的阳极电位电隔离。
示例16.示例15所述的方法，其中，所述多个IGBT单元中的每个IGBT单元包括第一导电类型的发射极区、第二导电类型的本体区、以及延伸穿过所述发射极区和所述本体区并进入所述第一导电类型的漂移区中的栅极沟槽，其中，所述多个二极管单元中的每个二极管单元包括第二导电类型的阳极区和延伸穿过所述阳极区并进入第一导电类型的阴极区中的场电极沟槽，其中，所述电荷载流子补偿区是第二导电类型的，其中，所述隔离结构将所述电荷载流子补偿区与沿所述二极管区的外围设置的所述二极管单元的所述阳极区电隔离。
示例17.根据示例16所述的方法，还包括：在所述半导体衬底之上形成导电层，所述导电层具有第一部分和第二部分，经由所述导电层的所述第一部分向所述IGBT单元的栅极沟槽中的栅电极提供栅极电位；经由所述导电层的所述第二部分向所述二极管单元的场电极沟槽中的场电极提供发射极电位，所述发射极电位不同于所述栅极电位；以及在所述隔离结构的所述第二沟槽与所述IGBT单元中的面向所述二极管区的最外IGBT单元的栅极沟槽之间将所述导电层的所述第一部分和所述第二部分相分离，使得所述第二部分在所述隔离结构的第一沟槽和至少部分第二沟槽之上延伸。
示例18.示例17的方法，还包括：在所述隔离结构的第一沟槽与第二沟槽之间形成第一导电类型的掺杂区。
示例19.示例18所述的方法，其中，所述掺杂区形成在IGBT本体区之下。
示例20.根据示例15至19中任一项所述的方法，还包括：在所述隔离结构的第一沟槽与第二沟槽之间形成第一导电类型的掺杂区。
诸如“第一”、“第二”等术语用于描述各元素、区、区段等，并且也不旨在是限制性的。在整个说明书中，相同的术语指代相同的元素。
如本文所用，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述的元素或特征的存在，但不排除附加的元素或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。
尽管在此已经示出和描述了具体实施例，但是本领域普通技术人员应当理解，在不偏离本发明范围的情况下，可以用各种替代和/或等同实现来替代所示出和描述的具体实施例。本申请旨在覆盖这里讨论的具体实施例的任何改编或变化。因此，本发明旨在仅由权利要求及其等同物来限制。

Claims (20)

1.一种半导体器件，包括：
半导体衬底，具有晶体管区和二极管区，所述晶体管区包括多个绝缘栅双极晶体管（IGBT）单元和电荷载流子补偿区，所述电荷载流子补偿区被配置为基于多个IGBT单元的导通状态或截止状态来从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区，所述二极管区包括多个二极管单元；以及
隔离结构，在所述晶体管区与所述二极管区之间，所述隔离结构包括第一沟槽和第二沟槽，所述第一沟槽沿所述二极管区的外围的至少部分纵向延伸，所述第二沟槽插入在所述第一沟槽与所述晶体管区之间，
其中，所述电荷载流子补偿区延伸到所述隔离结构的所述第二沟槽而不是所述第一沟槽，使得所述电荷载流子补偿区与所述二极管区的阳极电位电隔离。
2.根据权利要求1所述的半导体器件，
其中，所述多个IGBT单元中的每个IGBT单元包括第一导电类型的发射极区、第二导电类型的本体区、以及延伸穿过所述发射极区和所述本体区并进入所述第一导电类型的漂移区中的栅极沟槽，
其中，所述多个二极管单元中的每个二极管单元包括第二导电类型的阳极区和延伸穿过所述阳极区并进入第一导电类型的阴极区中的场电极沟槽，
其中，所述电荷载流子补偿区是第二导电类型的，
其中，所述隔离结构将所述电荷载流子补偿区与沿所述二极管区的外围设置的所述二极管单元的所述阳极区电隔离。
3.根据权利要求2所述的半导体器件，还包括：
导电层，形成在所述半导体衬底之上，
其中，所述导电层具有彼此分离的第一部分和第二部分，
其中，所述第一部分向所述IGBT单元的所述栅极沟槽中的栅电极提供栅极电位，
其中，所述第二部分向所述二极管单元的所述场电极沟槽中的场电极提供发射极电位，
其中，所述栅极电位与所述发射极电位彼此不同，以及
其中，所述导电层的所述第一部分和所述第二部分在所述隔离结构的所述第二沟槽与所述IGBT单元中的面向所述二极管区的最外IGBT单元的栅极沟槽之间彼此分离，使得所述第二部分在所述隔离结构的第一沟槽和至少部分第二沟槽之上延伸。
4.根据权利要求3所述的半导体器件，还包括：
在所述隔离结构的第一沟槽与第二沟槽之间的第一导电类型的掺杂区。
5.根据权利要求4所述的半导体器件，其中，所述掺杂区形成在IGBT本体区之下。
6.根据权利要求1所述的半导体器件，还包括：
在所述隔离结构的第一沟槽与第二沟槽之间的第一导电类型的掺杂区。
7.根据权利要求1所述的半导体器件，
其中，所述IGBT单元是方形的，以及
其中，所述二极管单元是条形的。
8.根据权利要求1所述的半导体器件，
其中，所述IGBT单元是条形的，以及
其中，所述二极管单元是条形的。
9.根据权利要求8所述的半导体器件，
其中，在面向所述二极管区的所述栅极沟槽的端部处，所述栅极沟槽比所述IGBT单元的发射极区和本体区更靠近所述二极管区而终止，以及
其中，所述电荷载流子补偿区在面向所述二极管区的端部处以从所述栅极沟槽的侧壁到侧壁的方式延伸。
10.根据权利要求8所述的半导体器件，其中，所述条形二极管单元横切于所述条形IGBT单元纵向延伸。
11.根据权利要求1所述的半导体器件，其中，所述隔离结构的第一沟槽和第二沟槽彼此平行地纵向延伸。
12.根据权利要求1所述的半导体器件，其中，所述隔离结构沿所述二极管区的整个外围纵向延伸。
13.根据权利要求1所述的半导体器件，其中，所述电荷载流子补偿区遍及所述晶体管区是连续的。
14.根据权利要求1所述的半导体器件，其中，所述电荷载流子补偿区是电浮置的。
15.一种制造半导体器件的方法，所述方法包括：
在半导体衬底中形成晶体管区和二极管区，所述晶体管区包括多个绝缘栅双极晶体管（IGBT）单元和电荷载流子补偿区，所述电荷载流子补偿区被配置为基于多个IGBT单元的导通状态或截止状态从漂移区排出少数电荷载流子或将少数电荷载流子接纳到漂移区，所述二极管区包括多个二极管单元；以及
在所述晶体管区和所述二极管区之间形成隔离结构，所述隔离结构包括第一沟槽和第二沟槽，所述第一沟槽沿所述二极管区的外围的至少部分纵向延伸，所述第二沟槽插入在所述第一沟槽与所述晶体管区之间，
其中，所述电荷载流子补偿区延伸到所述隔离结构的所述第二沟槽而不是所述第一沟槽，使得所述电荷载流子补偿区与所述二极管区的阳极电位电隔离。
16.根据权利要求15所述的方法，
其中，所述多个IGBT单元中的每个IGBT单元包括第一导电类型的发射极区、第二导电类型的本体区、以及延伸穿过所述发射极区和所述本体区并进入所述第一导电类型的漂移区中的栅极沟槽，
其中，所述多个二极管单元中的每个二极管单元包括第二导电类型的阳极区和延伸穿过所述阳极区并进入第一导电类型的阴极区中的场电极沟槽，
其中，所述电荷载流子补偿区是第二导电类型的，
其中，所述隔离结构将所述电荷载流子补偿区与沿所述二极管区的外围设置的所述二极管单元的所述阳极区电隔离。
17.根据权利要求16所述的方法，还包括：
在所述半导体衬底之上形成导电层，所述导电层具有第一部分和第二部分，
经由所述导电层的所述第一部分向所述IGBT单元的栅极沟槽中的栅电极提供栅极电位；
经由所述导电层的所述第二部分向所述二极管单元的场电极沟槽中的场电极提供发射极电位，所述发射极电位不同于所述栅极电位；以及
在所述隔离结构的所述第二沟槽与所述IGBT单元中的面向所述二极管区的最外IGBT单元的栅极沟槽之间将所述导电层的所述第一部分和所述第二部分相分离，使得所述第二部分在所述隔离结构的第一沟槽和至少部分第二沟槽之上延伸。
18.根据权利要求17所述的方法，还包括：
在所述隔离结构的第一沟槽与第二沟槽之间形成第一导电类型的掺杂区。
19.根据权利要求18所述的方法，其中，所述掺杂区形成在IGBT本体区之下。
20.根据权利要求15所述的方法，还包括：
在所述隔离结构的第一沟槽与第二沟槽之间形成第一导电类型的掺杂区。
CN202110382000.2A 2020-04-09 2021-04-09 用于具有集成二极管的igbt器件的隔离结构 Pending CN113517272A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/844159 2020-04-09
US16/844,159 US11075291B1 (en) 2020-04-09 2020-04-09 Isolation structure for IGBT devices having an integrated diode

Publications (1)

Publication Number Publication Date
CN113517272A true CN113517272A (zh) 2021-10-19

Family

ID=76971338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110382000.2A Pending CN113517272A (zh) 2020-04-09 2021-04-09 用于具有集成二极管的igbt器件的隔离结构

Country Status (3)

Country Link
US (1) US11075291B1 (zh)
CN (1) CN113517272A (zh)
DE (1) DE102021108386A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768447A (zh) * 2021-01-11 2021-05-07 杭州士兰集昕微电子有限公司 逆导型绝缘栅双极型晶体管及其制造方法
CN117637830A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776955B2 (en) * 2021-04-15 2023-10-03 Renesas Electronics Corporation Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000041246A1 (de) 1999-01-07 2000-07-13 Infineon Technologies Ag Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
DE102016125879B3 (de) 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768447A (zh) * 2021-01-11 2021-05-07 杭州士兰集昕微电子有限公司 逆导型绝缘栅双极型晶体管及其制造方法
CN117637830A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Also Published As

Publication number Publication date
US11075291B1 (en) 2021-07-27
DE102021108386A1 (de) 2021-10-14

Similar Documents

Publication Publication Date Title
US7235439B2 (en) Method of forming a MOS-controllable power semiconductor device for use in an integrated circuit
US8110868B2 (en) Power semiconductor component with a low on-state resistance
JP5458809B2 (ja) 半導体装置
CN105409004B (zh) 横向功率半导体晶体管
US7893457B2 (en) Bipolar mosfet devices and methods for their use
US11075291B1 (en) Isolation structure for IGBT devices having an integrated diode
JP2019091892A (ja) ｄＶ／ｄｔ制御性を備えたＩＧＢＴ
US11031479B2 (en) Semiconductor device with different gate trenches
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US9941354B2 (en) Semiconductor device comprising a first gate trench and a second gate trench
US8823084B2 (en) Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
KR20150066517A (ko) 반도체 장치
KR20180112692A (ko) Dv/dt 제어 가능 igbt
CN103531614B (zh) 电荷补偿半导体器件
US11495680B2 (en) Semiconductor device with integrated current sensor
JP2009512207A (ja) パワー半導体デバイス
US11575032B2 (en) Vertical power semiconductor device and manufacturing method
US11296213B2 (en) Reverse-conducting igbt having a reduced forward recovery voltage
US20240222476A1 (en) Wide based high voltage bipolar junction transistor with buried collectors as hybrid igbt building block
US20230282736A1 (en) Input capacitance enhancement for esd ruggedness in semiconductor devices
EP4310915A1 (en) Semiconductor die with a tungsten runner and a gate runner
US20240234569A9 (en) silicon carbide semiconductor device
US20240120390A1 (en) Trench gate type igbt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination