EP3977519A1 - Leistungstransistorzelle und leistungstransistor - Google Patents

Leistungstransistorzelle und leistungstransistor

Info

Publication number
EP3977519A1
EP3977519A1 EP20727950.6A EP20727950A EP3977519A1 EP 3977519 A1 EP3977519 A1 EP 3977519A1 EP 20727950 A EP20727950 A EP 20727950A EP 3977519 A1 EP3977519 A1 EP 3977519A1
Authority
EP
European Patent Office
Prior art keywords
power transistor
areas
regions
trench
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP20727950.6A
Other languages
English (en)
French (fr)
Inventor
Klaus Heyers
Alberto MARTINEZ-LIMIA
Jan-Hendrik Alsmeier
Wolfgang Feiler
Stephan Schwaiger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP3977519A1 publication Critical patent/EP3977519A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Definitions

  • the invention relates to a power transistor cell and a power transistor.
  • Silicon carbide transistors are used for applications in which a high blocking strength and a low forward resistance are required at the same time. These are those that occur with a high reverse voltage
  • Document US 7,700,971 B2 describes p-doped regions arranged in the drift region, arranged at regular intervals in a horizontal direction and located below a trench MOSFET structure, being connected to the source potential via a contact structure.
  • the source regions of the component are arranged laterally next to the trenches, while the contact structures are realized by metallizing the surface of an exposed part of the buried p-regions that lie outside the gate-trench structure regions after the SiC material has been etched.
  • the document US 9306061 A describes a p-doped region arranged in the drift region, which is connected to the source potential via a contact region is.
  • the source regions and the contact regions are arranged laterally next to the trenches, the contact regions crossing or piercing the source regions.
  • the source areas directly adjoin the trenches at the side.
  • the contact regions are arranged laterally spaced apart from the trenches and touch the source regions. The sequence of the source regions and the contact regions remains along the length of the trenches
  • the disadvantage here is that the lateral dimensions of the power transistor are large transversely to the longitudinal extension of the trenches.
  • the object of the invention is to overcome these disadvantages.
  • the power transistor cell comprises a layer arrangement which has a front side and a rear side. The front is opposite the back. Starting from the front side, a trench extends along a first direction into the layer arrangement and extends at least into a current spreading layer. The trench extends along a second direction that is perpendicular to the first direction. Field shielding areas are arranged at least in some areas in the current spreading layer.
  • source regions and field shield contact regions are arranged alternately along the second direction, a part or strip of the body region being arranged between each source region and each field shield contact region.
  • Field shielding contact areas connect the field shielding areas to first metal areas on the front side, the
  • Field shielding contact areas touch side surfaces of the trench at least in areas.
  • the source regions and the field shield contact regions are arranged alternately in the direction of propagation of the trench, the source regions and the
  • Field shielding contact areas indirectly follow one another. That means they are each separated from one another by a part or strip of the body area.
  • the source areas in this case extend from one trench to the next trench along a third direction which is arranged perpendicular to the first direction and to the second direction, at least in regions without interruption.
  • the advantage here is that the dimensions of the power transistor cell are small.
  • the field shielding areas are within the
  • the advantage here is that high vertical and lateral current conduction is possible with a low switch-on resistance.
  • the field shielding areas are at a greater distance from the front side than a floor of the trench. In other words, viewed from the front, they are lower than the bottom of the trench.
  • the current spreading layer is lateral to the
  • the advantage here is that the current flow is not impaired by the field shielding areas, since the field shielding areas are at a lateral distance from the trench.
  • the current spreading layer is designed to be rectangular laterally to the field shielding areas.
  • body contact areas are arranged within the body areas in areas below the source areas, the body contact areas being connected to the first metal areas of the front side of the layer arrangement via the field shielding contact areas.
  • the advantage here is that body contact is improved. That means the behavior of the flyback diode improves.
  • the field shielding areas are rounded in the direction of the trench and / or the rear.
  • the layer arrangement comprises a
  • the semiconductor substrate has silicon carbide or
  • Gallium nitride Gallium nitride
  • the power transistor according to the invention comprises a plurality of
  • Power transistor cells which have a layer arrangement with a front side and a rear side. The front is opposite the back. Starting from the front side, a trench extends along a first direction into the layer arrangement and extends at least into one Current spreading layer. The trench extends along a second direction that is perpendicular to the first direction. Field shielding areas are arranged at least in some areas in the current spreading layer.
  • source regions and field shield contact regions are arranged alternately along the second direction, a part or strip of the body region being arranged between each source region and each field shield contact region.
  • Field shielding contact areas connect the field shielding areas to first metal areas on the front side, the
  • Field shielding contact areas touch side surfaces of the trench at least in areas.
  • the advantage here is that the power transistor has a low pitch, which reduces the forward resistance.
  • Figure la is a plan view of a power transistor cell
  • FIG. 1b shows a detail of a sectional view along a plane AA 'of the power transistor cell
  • Figure lc shows a detail of a sectional view along the plane BB ' of
  • FIG. 1d shows a sectional view along the plane CC 'in FIG
  • FIG. 2a shows a plan view of a front power transistor half cell
  • Figure 2b shows a sectional view along the plane AA ' through the front
  • Figure 2c shows a sectional view along the plane BB ‘through the front
  • FIG. 2d shows a rear view of the front power transistor half-cell
  • FIG. 3a shows a plan view of another front one
  • FIG. 3b shows a sectional view along the plane AA ' through the further front power transistor half-cell
  • FIG. 3c shows a sectional view along the plane BB ‘through the further front power transistor half-cell
  • Figure 3d shows a rear view of the further front
  • Figure 4a is a plan view of another front one
  • FIG. 4b shows a sectional view along the plane AA ' through the further front power transistor half-cell
  • FIG. 4c shows a sectional view along the plane BB ‘through the further front power transistor half-cell
  • Figure 4d is a rear view of the other front
  • Figure 5a is a plan view of another front
  • FIG. 5b shows a sectional view along plane AA ' through the further front power transistor half-cell
  • FIG. 5c shows a sectional view along plane BB' through the further front power transistor half-cell
  • Figure 5d is a rear view of the other front
  • Figure 6a is a plan view of another front one
  • FIG. 6b shows a sectional view along the plane AA ' through the further front power transistor half-cell
  • FIG. 6c shows a sectional view along the plane BB ‘through the further front power transistor half-cell
  • Figure 6d is a rear view of the other front
  • FIG. 7a shows a plan view of two power transistor cells
  • FIG. 7b shows a plan view of a further power transistor cell
  • FIG. 8a a first hexagonal cell geometry
  • FIG. 8b a second hexagonal cell geometry
  • FIG. 8c a third hexagonal cell geometry
  • FIG. 9a a first square cell geometry
  • FIG. 9b shows a second square cell geometry
  • FIG. 9c a third square cell geometry
  • Figure la shows a plan view of a power transistor cell 100. Die
  • Power transistor cell 100 comprises a front power transistor half-cell 102 and a rear power transistor half-cell 103, which are arranged one after the other along a second direction 107.
  • the power transistor half-cell 102 and the rear power transistor half-cell 103 are constructed identically, being arranged in a mirror-inverted manner along the second direction 107. This means the contacting surfaces of the front power transistor half cell 102 and the rear
  • Power transistor half cells 103 are the same.
  • the power transistor cell 100 comprises a layer arrangement 101.
  • the layer arrangement 101 comprises a semiconductor substrate 115, a buffer layer 116, a drift layer 117, a current spreading layer 106, field shielding regions 108, source regions 109, body regions 110 and field shielding contacting regions 111.
  • the buffer layer 116 is arranged on the semiconductor substrate 115 .
  • the drift layer 117 is arranged in the buffer layer 116.
  • the current spreading layer 106 is arranged on the drift layer 117.
  • Source regions 109 and body regions 110 are arranged in regions on current spreading layer 106.
  • first metal regions 112 for contacting the source regions 109 and the body regions 110 are arranged.
  • ohmic contacts are formed between the first metal regions 112 and the source regions 109 or the first
  • the field shielding regions 108 are arranged at least in regions in the current spreading layer 106. You are here via field shielding contact areas 111 with the first
  • a second metal region 114 is arranged below the semiconductor substrate 115. It acts as a drain metallization. An ohmic contact is formed between the semiconductor substrate 115 and the second metal region 114.
  • a trench 104 extends in a first direction 105 at least into the
  • the trench 104 expands in the second direction 107, which is arranged perpendicular to the first direction 105.
  • the second direction 107 corresponds to the direction of propagation or Longitudinal direction of the trench 104.
  • the trench 104 has a field oxide 118 on the bottom and a gate oxide 119 on the side walls.
  • the field oxide 118 can have a greater layer thickness than the gate oxide 119.
  • the trench 104 is made of a highly doped n- or p-polysilicon backfilled.
  • Source regions 109 and the field shield contact regions 111 are arranged alternately along the direction of propagation of the trench 104.
  • a strip-shaped part of the body region 110 is arranged in each case in the field shielding contact region 111. This means that along the length of the trench of a power transistor cell 100 there is a source region 109, a part of the body region 110, in the upper region of the trench
  • Field shielding contact region 111 part of a further body region 110 and a further source region 109 are arranged.
  • the source regions 109 and the body regions 110 directly adjoin the side wall of the trench 104.
  • the field shielding contact areas 111 likewise directly adjoin the side wall of the trench 104 in areas and touch the side wall of the trench 104. Furthermore, they border
  • the current spreading layer 106 and the drift layer 117 on the side walls of the trench 104 are different.
  • surfaces of the field shielding regions 108 are arranged at a smaller distance from the front side than the bottom of the trench 104, as seen from the front side of the layer arrangement 101.
  • the field shielding regions 108 here extend from the current spreading layer 106 into the drift layer 117.
  • the semiconductor substrate 115 is highly n-doped and the buffer layer 116 is n-doped.
  • the drift layer 117 and the current spreading layer 106 are n-doped, the current spreading layer 106 having a higher doping concentration than the drift layer 117. This leads to better current conduction below the channel region and thus to a low forward resistance.
  • Souce regions 109 are highly n-doped and the body regions 110 that
  • Field shielding regions 108 and the field shielding contact regions 111 are p-doped.
  • the semiconductor substrate 115 may include silicon, silicon carbide, gallium nitride, or gallium oxide.
  • the field shield contact areas 111 are made with the aid of
  • Figure lb shows a detail of a sectional view along a plane AA ' through the power transistor cell 100.
  • the detail shows the section along the plane AA ' through the front power transistor half-cell 102
  • Line AA ' is arranged parallel to the plane from the first direction
  • Drift layer 117 field oxide 118, gate metallization 120 and the first
  • Figure 1c shows a detail of a sectional view along a plane BB 'through the power transistor cell 100.
  • the detail shows the section along the plane BB ' through the front power transistor half-cell 102.
  • the plane BB ' is arranged parallel to the plane from the first direction 105 and the second direction 107 is spanned and runs along the third direction 121 laterally spaced between the trench 104 and the first metal layer 112.
  • Figure lc shows the second metal layer 114, the
  • the depth of the field shielding contact region 111 along the second direction 107 is indicated by the reference symbol WPz and the depth of the front
  • Power transistor half-cell 102 along the second direction 107 is identified by the reference symbol CPz.
  • Figure ld shows a sectional view along the plane CC ' of
  • Power transistor cell 100 The section shows the rear view of the front Power transistor half-cell 102 of power transistor cell 100.
  • the section through power transistor cell 100 is parallel to the plane that is spanned by first direction 105 and third direction 121. In the second direction 107, the section runs through the point half the length of the trench.
  • the reference symbols in FIG. 1d correspond to those in FIG. 1 a and describe the same components.
  • the field shield contact regions 111 and source regions 109 alternate along the direction of propagation of the trench 104. It can be seen that the field shielding contact regions 111 neither adjoin the source regions 109 nor pierce or traverse them.
  • FIG. 2a shows a top view of a front power transistor half-cell 202.
  • the two rear digits of the reference symbols in FIG. 2a which correspond to the same rear reference symbols in FIG. La, describe the same components as in FIG.
  • the difference from FIG. 1 a is that the field shielding regions 208 are at a greater distance from the front side of the layer arrangement 201 than the trench bottom. In other words, the field shielding regions 208, viewed from the front, lie lower than the trench bottom. This creates a field shield that is used on
  • Trench bottom has a field-reducing effect.
  • FIG. 2b shows a sectional view along the plane AA ' through the front power transistor half-cell 202 of the power transistor cell 200.
  • the two rear positions of the reference symbols in FIG. 2b which correspond to the same rear reference symbols in FIG. 1b, describe the same components as in FIG.
  • the difference from FIG. 1b is that in FIG. 2b the current spreading layer 206 is arranged between the drift layer 217 and the field oxide 218. In other words, the trench is completely in the current spreading layer 206.
  • FIG. 2c shows a sectional view along the plane BB 'through the front power transistor half-cell 202 of the power transistor cell 200.
  • the two rear positions of the reference numerals in FIG. 2c which correspond to the same rear reference numerals in FIG. 1c, describe the same components as in FIG.
  • the difference to the figure lc is that the Current spreading layer 206, starting from the front side of the layer arrangement, extends deeper into the layer arrangement 201. That is to say, with the same overall height as in FIG. 1c, the drift zone 217 has a lower height than the drift zone 117 in FIG. 1c.
  • FIG. 2d shows the rear view of the front power transistor half-cell 202.
  • the field shielding contact areas 211 have a gradual profile below the trench 204. That means they have an inhomogeneous depth in the first direction 205, if one considers the course of the boundary of the
  • Field shield contacting regions 211 to current spreading layer 206 along third direction 221 follows.
  • the current spreading layer 206 is bell-shaped or arrow-shaped.
  • the current spreading layer 206 becomes larger. This leads to better current conduction below the channel region in the vertical or first direction 205, in the lateral or second direction 207 and the third direction 221.
  • Figure 3a shows a plan view of another front one
  • Power transistor half-cell 302. The two rear digits of the reference symbols in FIG. 3a, which correspond to the same rear reference symbols in FIG. 2a, describe the same components as in FIG. 2a.
  • the top view of the further front power transistor half cell 302 in FIG. 3a does not differ from the top view of the front power transistor half cell 202 in FIG. 2a.
  • FIG. 3b shows a sectional view along plane AA ' through the further front power transistor half-cell 302.
  • FIG. 3b does not differ from FIG. 2b.
  • FIG. 3c shows a sectional view along the plane BB ‘through the further front power transistor half-cell 202.
  • FIG. 3c does not differ from FIG. 2c.
  • Figure 3d shows a rear view of the further front
  • the current spreading layer 306 has a rectangular shape. This places the current spreading layer 306 below the trench 304 expanded uniformly or uniformly. This leads to an improved current conduction below the trench 304 along the second direction 307 and the third direction 321.
  • FIG. 4a shows a plan view of a further front power transistor cell 402.
  • the two rear positions of the reference symbols in FIG. 4a which correspond to the same rear reference symbols in FIG. 2a, describe the same components as in FIG. 2a.
  • the difference from FIG. 2a is that FIG. 4a additionally has body contact regions 413 which contact the body regions 410.
  • the body contact regions 413 are arranged below the source regions 409.
  • the body contact regions 413 are electrically connected to the field shield contact regions 411.
  • the body contact regions 413 lead to the
  • FIG. 4b shows a sectional view along plane AA ' through the further front power transistor half-cell 402.
  • FIG. 4b does not differ from FIG. 2b.
  • FIG. 4c shows a sectional view along the plane BB ‘through the further front power transistor half-cell 402.
  • the two rear positions of the reference symbols in FIG. 4c which correspond to the same rear reference symbols in FIG. 2c, describe the same components as in FIG. 2c.
  • the difference to Figure 2c is that Figure 4c is also
  • the body contact regions 413 are flat.
  • FIG. 4d shows a rear view of the further front power transistor half-cell 402.
  • the two rear positions of the reference symbols in FIG. 4d which denote the The same rear reference numerals correspond to FIG. 2d, describe the same components as in FIG. 2d.
  • Figure 4d shows the
  • FIG. 5a shows a top view of a further front power transistor cell 502.
  • the difference to Figure 4a is that the current spreading layer 506 from the front of the
  • the layer arrangement 501 extends deeper into the layer arrangement 501 than the current spreading layer 406 in FIG. 4a.
  • the trench bottom 504 and the field shielding regions 508 lie completely within the current spreading layer 506 and are at a distance from the drift layer 517. This counteracts the JFET effect between adjacent field shielding regions 508 along the third direction 521, so that a smaller one
  • Semiconductor substrate 515 be rounded.
  • FIG. 5b shows a sectional view along plane AA ' through the further front power transistor half-cell 502.
  • the two rear positions of the reference symbols in FIG. 5b which correspond to the same rear reference symbols in FIG. 4b, describe the same components as in FIG. 4b.
  • FIG. 5b differs from FIG. 4b in that the current spreading layer 506, starting from the front side of the layer arrangement 501, extends deeper than the current spreading layer 406 of FIG. 4b.
  • FIG. 5c shows a sectional view along the plane BB 'through the further front power transistor half cell 502.
  • the two rear positions of the reference symbols in FIG. 5c which correspond to the same rear reference symbols in FIG. 4c, describe the same components as in FIG. 4c.
  • FIG. 5c differs from FIG. 4c in that the current spreading layer 506, starting from the front side of the layer arrangement 501, extends deeper than the current spreading layer 406 in FIG. 4c.
  • FIG. 5d shows the rear view of the further front power transistor half cell 502.
  • the two rear positions of the reference symbols in FIG. 5d which correspond to the same rear reference symbols in FIG. 4d, describe the same components as in FIG. 4d. Starting from the front side of the layer arrangement, the current spreading layer 506 extends deeper into the
  • FIG. 6a shows a plan view of a further front power transistor cell 602.
  • the two rear positions of the reference symbols in FIG. 6a which correspond to the same rear reference symbols in FIG. 5a, describe the same components as in FIG. 5a.
  • the difference from FIG. 5a is that a width of the source regions 609, the body regions 610 and the field shielding contact regions 611 over the width of the
  • Power transistor cell 600 varies.
  • the extension of the field shielding contact areas 611 along the second direction 607 is not constant over the width of the power transistor cell 600, but rather at a maximum in the central area between the trenches, ie. H. when, for example, two power transistor cells are butted together along the third direction 621.
  • the expansion of the source regions 609 behaves in the opposite manner. The expansion is minimal in the region between the central trenches and maximally along the side wall of the trench 604. This means that the boundary between
  • the transistor cell runs in the shape of a triangle, the base side or wider side of the triangle adjoining the side wall of the trench 604.
  • Figure 6b shows a sectional view along the plane AA ' through the further front power transistor half-cell 602.
  • FIG. 6c shows a sectional view along the plane BB ‘through the further front power transistor half-cell 602.
  • the two rear positions of the reference symbols in FIG. 6c which correspond to the same rear reference symbols in FIG. 5c, describe the same components as in FIG. 5c.
  • FIG. 6c differs from FIG. 5c in that the source regions 609, the body regions 610 and the field shielding regions 611 do not have a constant width along the width of the power transistor cell 600.
  • FIG. 6d shows the rear view of the further front power transistor half cell 602.
  • the two rear positions of the reference symbols in FIG. 6d which correspond to the same rear reference symbols in FIG. 5d, describe the same components as in FIG. 5d.
  • the width of the source regions 609, the body regions 610 and the field shielding regions 611 varies along the width of the power transistor cell.
  • FIG. 7 a shows a plan view of two power transistor cells 700 which are arranged along the second direction 707.
  • Body areas 710 and the field shielding contact areas 711 are designed to be rectangular. That means the width of the source regions 709, the width of the body regions 710 and the width of the
  • Field shield contact areas 711 are across the width of the
  • Power transistor cell 700 the same.
  • the source regions 709, the body regions 710 and the field shielding contact regions 711 each extend from the side surface of the trench to the power transistor cell edge.
  • FIG. 7b shows a plan view of a further power transistor cell 700.
  • Field shielding contact areas 711 have a different width along the third direction 721.
  • a power transistor comprises a plurality of power transistor cells 700.
  • the power transistor cells 700 are along the second direction 707 and the third direction 721 joined together. Preferably be doing this
  • Power transistor cells of the same construction joined together. However, different power transistor cells can also be joined together.
  • Power transistor cells the power transistor cells are arranged in a nested manner, so that a field shielding contact area is present in one strip and none or only part of the area in the adjacent strip
  • FIGS. 8a, 8b and 8c show three hexagonal and FIGS. 9a, 9b and 9c three square cell arrangements in a schematic plan view.
  • the source regions 809 and 909 and the field shielding contact regions 811 and 911 as well as the gate oxides 819 and 919 can be seen.
  • the source metallization is not shown.
  • the field shielding areas 808 and 908 within the layer arrangement are shown as regions surrounded by dashed lines.
  • the dual p-channel component constructed for this purpose is also intended to be described by this application. In this case, all n-doping must be exchanged for p-doping and the signs of the voltages reversed.
  • Source potential is used as a reference potential for the following explanations.
  • Gate metallization has a positive gate potential and the second
  • Metal area, d. H. the drain connection has a small positive drain potential of a few volts. If the gate potential is below the threshold voltage Vth, then only a small current flows from the drain connection to the source connection.
  • the power transistor cell or the component with one or a plurality of power transistor cells is thus able to carry a high current density.
  • the gate voltage has a lower value than that
  • the drain voltage has a positive voltage value. As the drain voltage increases, the space charge zones of the reverse voltage absorbing pn junctions expand between the p-doped ones
  • the shielding effect of the field shielding contact areas is more effective and the forward resistance is higher. If the ratio goes to zero, it is
  • a ratio of approximately 0.5 is therefore preferred.
  • the field shielding areas and the field shielding contact areas function in the
  • Gate voltage has a value smaller than the threshold voltage and the drain voltage has a negative voltage.
  • a compromise between low forward resistance and electrical connection of the field shielding areas can be made via the ratio of the extent of the field shielding contact areas along the second direction to the extent of the power transistor cell in the second direction. If the value of the ratio approaches the value 1, it is
  • the power transistors can be in inverters for industrial drives, inverters for regenerative energy generation such as wind turbines, automotive inverters for electric vehicles and hybrid vehicles, train drives or

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungstransistorzelle (100, 200, 300, 400, 500, 600) mit einer Schichtanordnung (101, 201, 301, 401, 501, 601), die eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt, wobei sich ein Graben (104, 204, 304, 404, 504, 604) ausgehend von der und senkrecht zu der Vorderseite entlang einer ersten Richtung (105, 205, 305, 405, 505, 605) in die Schichtanordnung (101, 201, 301, 401, 501, 601) erstreckt und der Graben (104, 204, 304, 404, 504, 604) zumindest bis in eine Stromspreizschicht (106, 206, 306, 406, 506, 606) reicht, wobei sich der Graben (104, 204, 304, 404, 504, 604) entlang einer zweiten Richtung (107, 207, 307, 407, 507, 607) ausdehnt, die senkrecht zur ersten Richtung (105, 205, 305, 405, 505, 605) angeordnet ist, und Feldabschirmbereiche (108, 208, 308, 408, 508, 608) zumindest bereichsweise in der Stromspreizschicht (106, 206, 306, 406, 506, 606) angeordnet sind, dadurch gekennzeichnet, dass Sourcebereiche (109, 209, 309, 409, 509, 609) und Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) entlang der zweiten Richtung (107, 207, 307, 407, 507, 607) alternierend angeordnet sind, wobei zwischen jedem Sourcebereich (109, 209, 309, 409, 509, 609) und jedem Feldabschirmkontaktierungsbereich (111, 211, 311, 411, 511, 611) jeweils ein Teil des Bodybereichs (110, 210, 310, 410, 510, 610) angeordnet ist, wobei die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) mit ersten Metallbereichen (112, 212, 312, 412, 512, 612) auf der Vorderseite (102, 202, 302, 402, 502, 602) verbinden und die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) Seitenflächen des Grabens (104, 204, 304, 404, 504, 604) zumindest bereichsweise berühren.

Description

Beschreibung
Leistungstransistorzelle und Leistungstransistor
Die Erfindung betrifft eine Leistungstransistorzelle und einen Leistungstransistor.
Stand der Technik
Siliziumkarbidtransistoren werden für Anwendungen eingesetzt bei denen gleichzeitig eine hohe Sperrfestigkeit und ein niedriger Durchlasswiderstand gefordert sind. Dabei sind die bei hoher Sperrspannung auftretenden
elektrischen Felder im Gegensatz zu Leistungstransistoren aus
Halbleitermaterialien mit schmaler Bandlücke wesentlich größer, sodass
Maßnahmen zum Schutz des Gateoxids vor hoher Feldstärke benötigt werden.
Das Dokument US 7700971 B2 beschreibt im Driftgebiet angeordnete p-dotierte Gebiete, die in regulären Intervallen in einer horizontalen Richtung angeordnet sind und unterhalb einer Trench-MOSFET Struktur liegen, wobei sie über eine Kontaktstruktur mit dem Sourcepotential verbunden sind. Die Sourcebereiche des Bauelements sind dabei seitlich neben den Gräben angeordnet, während die Kontaktstrukturen durch Metallisierung der Oberfläche eines freiliegenden Teils der vergrabenen p-Gebiete, die außerhalb der Gate-Graben-Strukturbereiche liegen, nach dem Ätzen des SiC-Materials realisiert werden.
Im Rückwärtsbetrieb des Bauelements ist dabei die Stromführung über längere Abschnitte der vergrabenen p-Gebiete bis zu den äußeren Kontaktstrukturen nachteilig, da sie größere Energieverluste verursacht und im Betrieb langsamere Schaltfrequenzen benötigt.
Das Dokument US 9306061 A beschreibt ein im Driftgebiet angeordnetes p- dotiertes Gebiet, das über ein Kontaktgebiet mit dem Sourcepotential verbunden ist. Die Sourcebereiche und die Kontaktgebiete sind dabei seitlich neben den Gräben angeordnet, wobei die Kontaktgebiete die Sourcebereiche durchqueren bzw. durchstoßen. Dabei schließen sich die Sourcegebiete seitlich unmittelbar an die Gräben an. Die Kontaktgebiete sind lateral beabstandet zu den Gräben angeordnet und berühren die Sourcegebiete. Entlang der Längenausbreitung der Gräben bleibt die Abfolge der Sourcegebiete und der Kontaktgebiete
unverändert. Das bedeutet die Sourcegebiete und Kontaktgebiete alternieren quer zur Längenausbreitung der Gräben, wobei die Sourcegebiete die Gräben immer und die Kontaktgebiete die Gräben nie berühren.
Nachteilig ist hierbei, dass die seitlichen Abmaße des Leistungstransistors quer zur Längsausbreitung der Gräben groß sind.
Die Aufgabe der Erfindung ist es, diese Nachteile zu überwinden.
Offenbarung der Erfindung
Die Leistungstransistorzelle umfasst eine Schichtanordnung, die eine Vorderseite und eine Rückseite aufweist. Die Vorderseite liegt dabei der Rückseite gegenüber. Ausgehend von der Vorderseite erstreckt sich ein Graben entlang einer ersten Richtung in die Schichtanordnung und reicht zumindest bis in eine Stromspreizschicht. Der Graben dehnt sich entlang einer zweiten Richtung aus, die senkrecht zur ersten Richtung angeordnet ist. Feldabschirmbereiche sind zumindest bereichsweise in der Stromspreizschicht angeordnet.
Erfindungsgemäß sind Sourcebereiche und Feldabschirmkontaktierungsbereiche entlang der zweiten Richtung alternierend angeordnet, wobei zwischen jedem Sourcebereich und jedem Feldabschirmkontaktierungsbereich jeweils ein Teil bzw. Streifen des Bodybereichs angeordnet ist. Die
Feldabschirmkontaktierungsbereiche verbinden die Feldabschirmbereiche mit ersten Metallbereichen auf der Vorderseite, wobei die
Feldabschirmkontaktierungsbereiche Seitenflächen des Grabens zumindest bereichsweise berühren. Mit anderen Worten die Sourcebereiche und die Feldabschirmkontaktierungsbereiche sind in der Ausbreitungsrichtung des Grabens wechselweise angeordnet, wobei die Sourcebereiche und die
Feldabschirmkontaktierungsbereiche mittelbar aufeinander folgen. Das bedeutet sie sind jeweils durch einen Teil bzw. Streifen des Bodybereichs voneinander getrennt. Somit sind die Sourcebereiche, Bodybereiche und
Feldabschirmkontaktierungsbereiche im Längenverlauf des Grabens
abwechselnd zumindest bereichsweise mit den Seitenflächen des Grabens verbunden. Die Sourcebreiche erstrecken sich dabei von einem Graben zum nächsten Graben entlang einer dritten Richtung, die senkrecht zur ersten Richtung und zur zweiten Richtung angeordnet ist, zumindest bereichsweise ohne Unterbrechung.
Der Vorteil ist hierbei, dass die Abmaße der Leistungstransistorzelle gering sind.
Das bedeutet der Pitch der Leistungstransistorzelle verringert sich im Gegensatz zu herkömmlichen Grabenleistungstransistorzellen, wodurch der
Durchlasswiderstand verringert wird.
In einer Weiterbildung sind die Feldabschirmbereiche innerhalb der
Stromspreizschicht und beabstandet zu einer Driftschicht angeordnet.
Vorteilhaft ist hierbei, dass eine hohe vertikale und laterale Stromführung mit geringem Einschaltwiderstand möglich ist.
In einer weiteren Ausgestaltung weisen die Feldabschirmbereiche von der Vorderseite einen größeren Abstand auf als ein Boden des Grabens. Mit anderen Worten sie liegen von der Vorderseite aus gesehen tiefer als der Grabenboden.
Vorteilhaft ist hierbei, dass der Graben vor hohen elektrischen Feldstärken geschützt wird.
In einer weiteren Ausgestaltung ist die Stromspreizschicht lateral zu den
Feldabschirmbereichen glockenförmig ausgestaltet.
Der Vorteil ist hierbei, dass der Stromfluss nicht durch die Feldabschirmbereiche beeinträchtigt wird, da die Feldabschirmbereiche einen lateralen Abstand zum Graben aufweisen. ln einer Weiterbildung ist die Stromspreizschicht lateral zu den Feldabschirmbereichen rechteckförmig ausgestaltet.
Vorteilhaft ist hierbei, dass die Fläche der stromführenden Bereiche maximiert wird.
In einer weiteren Ausgestaltung sind Bodykontaktierungsbereiche innerhalb der Bodybereiche bereichsweise unterhalb der Sourcebereiche angeordnet, wobei die Bodykontaktierungsbereiche über die Feldabschirmkontaktierungsbereiche mit den ersten Metallbereichen der Vorderseite der Schichtanordnung verbunden sind.
Der Vorteil ist hierbei, dass der Bodykontakt verbessert wird. Das bedeutet das Verhalten der Rücklaufdiode verbessert sich.
In einer Weiterbildung sind die Feldabschirmbereiche in Richtung des Grabens und/oder der Rückseite abgerundet.
Vorteilhaft ist hierbei, dass die elektrische Feldstärke reduziert wird.
In einer weiteren Ausgestaltung umfasst die Schichtanordnung ein
Halbleitersubstrat mit einer breiten Bandlücke.
Der Vorteil ist hierbei, dass das resultierende Bauelement eine größere
Durchbruchspannnung, weniger Verluste, höhere Betriebstemperaturen und höhere Schaltfrequenzen aufweist.
In einer Weiterbildung weist das Halbleitersubstrat Siliziumkarbid oder
Galliumnitrid auf.
Der erfindungsgemäße Leistungstransistor umfasst eine Vielzahl von
Leistungstransistorzellen, die eine Schichtanordnung mit einer Vorderseite und einer Rückseite aufweisen. Die Vorderseite liegt dabei der Rückseite gegenüber. Ausgehend von der Vorderseite erstreckt sich ein Graben entlang einer ersten Richtung in die Schichtanordnung und reicht zumindest bis in eine Stromspreizschicht. Der Graben dehnt sich entlang einer zweiten Richtung aus, die senkrecht zur ersten Richtung angeordnet ist. Feldabschirmbereiche sind zumindest bereichsweise in der Stromspreizschicht angeordnet.
Erfindungsgemäß sind Sourcebereiche und Feldabschirmkontaktierungsbereiche entlang der zweiten Richtung alternierend angeordnet, wobei zwischen jedem Sourcebereich und jedem Feldabschirmkontaktierungsbereich jeweils ein Teil bzw. Streifen des Bodybereichs angeordnet ist. Die
Feldabschirmkontaktierungsbereiche verbinden die Feldabschirmbereiche mit ersten Metallbereichen auf der Vorderseite, wobei die
Feldabschirmkontaktierungsbereiche Seitenflächen des Grabens zumindest bereichsweise berühren.
Der Vorteil ist hierbei, dass der Leistungstransistor ein geringes Pitchmaß aufweist, wodurch der Durchlasswiderstand verringert wird.
Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von
Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird nachfolgend anhand bevorzugter
Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
Figur la eine Draufsicht auf eine Leistungstransistorzelle,
Figur lb einen Ausschnitt einer Schnittansicht entlang einer Ebene AA' der Leistungstransistorzelle,
Figur lc einen Ausschnitt einer Schnittansicht entlang der Ebene BB' der
Leistungstransistorzelle,
Figur ld eine Schnittansicht entlang der Ebene CC'der
Leistungstransistorzelle,
Figur 2a eine Draufsicht auf eine vordere Leistungstransistorhalbzelle, Figur 2b eine Schnittansicht entlang der Ebene AA' durch die vordere
Leistungstransistorhalbzelle, Figur 2c eine Schnittansicht entlang der Ebene BB‘ durch die vordere
Leistungstransistorhalbzelle,
Figur 2d eine Rückansicht der vorderen Leistungstransistorhalbzelle,
Figur 3a eine Draufsicht auf eine weitere vordere
Leistungstransistorhalbzelle,
Figur 3b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
Figur 3c eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle,
Figur 3d eine Rückansicht der weiteren vorderen
Leistungstransistorhalbzelle,
Figur 4a eine Draufsicht auf eine weitere vordere
Leistungstransistorhalbzelle,
Figur 4b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
Figur 4c eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle,
Figur 4d eine Rückansicht der weiteren vorderen
Leistungstransistorhalbzelle,
Figur 5a eine Draufsicht auf eine weitere vordere
Leistungstransistorhalbzelle, Figur 5b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle, Figur 5c eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle,
Figur 5d eine Rückansicht der weiteren vorderen
Leistungstransistorhalbzelle,
Figur 6a eine Draufsicht auf eine weitere vordere
Leistungstransistorhalbzelle,
Figur 6b eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle,
Figur 6c eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle,
Figur 6d eine Rückansicht der weiteren vorderen
Leistungstransistorhalbzelle,
Figur 7a eine Draufsicht auf zwei Leistungstransistorzellen,
Figur 7b eine Draufsicht auf eine weitere Leistungstransistorzelle,
Figur 8a eine erste hexagonale Zellgeometrie,
Figur 8b eine zweite hexagonale Zellgeometrie,
Figur 8c eine dritte hexagonale Zellgeometrie,
Figur 9a eine erste quadratische Zellgeometrie,
Figur 9b eine zweite quadratische Zellgeometrie, und Figur 9c eine dritte quadratische Zellgeometrie.
Figur la zeigt eine Draufsicht auf eine Leistungstransitorzelle 100. Die
Leistungstransistorzelle 100 umfasst eine vordere Leistungstransistorhalbzelle 102 und eine hintere Leistungstransistorhalbzelle 103, die entlang einer zweiten Richtung 107 aufeinander folgend angeordnet sind. Die vordere
Leistungstransistorhalbzelle 102 und die hintere Leistungstranistorhalbzelle 103 sind dabei identisch aufgebaut, wobei sie entlang der zweiten Richtung 107 spiegelverkehrt zueinander angeordnet sind. Das bedeutet die sich berührenden Flächen der vorderen Leistungstransistorhalbzelle 102 und der hinteren
Leistungstransistorhalbzelle 103 sind gleich. Die Leistungstransistorzelle 100 umfasst eine Schichtanordnung 101. Die Schichtanordnung 101 umfasst ein Halbleitersubstrat 115, eine Bufferschicht 116, eine Driftschicht 117, eine Stromspreizschicht 106, Feldabschirmbereiche 108, Sourcebereiche 109, Bodybereiche 110 und Feldabschirmkontaktierungsbereiche 111. Dabei ist die Bufferschicht 116 auf dem Halbleitersubstrat 115 angeordnet. Auf der
Bufferschicht 116 ist die Driftschicht 117 angeordnet. Auf der Driftschicht 117 ist die Stromspreizschicht 106 angeordnet. Auf der Stromspreizschicht 106 sind bereichsweise Sourcebereiche 109 und Bodybereiche 110 angeordnet. Auf der Vorderseite der Schichtanordnung 101 sind erste Metallbereiche 112 zur Kontaktierung der Sourcebereiche 109 und der Bodybereiche 110 angeordnet.
Bei der Kontaktierung bilden sich ohmsche Kontakte zwischen den ersten Metallbereichen 112 und den Sourcebereichen 109 bzw. den ersten
Metallbereichen 112 und den Bodybereichen 110 aus. Die Feldabschirmbereiche 108 sind zumindest bereichsweise in der Stromspreizschicht 106 angeordnet. Sie sind dabei über Feldabschirmkontaktierungsbereiche 111 mit den ersten
Metallbereichen 112 elektrisch verbunden. Unterhalb des Halbleitersubstrats 115 ist ein zweiter Metallbereich 114 angeordnet. Er fungiert als Drainmetallisierung. Zwischen dem Halbleitersubstrat 115 und dem zweiten Metallbereich 114 bildet sich ein ohmscher Kontakt aus. Ausgehend von der Vorderseite erstreckt sich ein Graben 104, der in einer ersten Richtung 105 zumindest bis in die
Stromspreizschicht 106 reicht. Der Graben 104 dehnt sich in der zweiten Richtung 107 aus, die senkrecht zur ersten Richtung 105 angeordnet ist. Die zweite Richtung 107 entspricht dabei der Ausbreitungsrichtung bzw. Längsrichtung des Grabens 104. Der Graben 104 weist am Boden ein Feldoxid 118 auf und an den Seitenwänden ein Gateoxid 119. Das Feldoxid 118 kann dabei eine größere Schichtdicke aufweisen als das Gateoxid 119. Der Graben 104 ist mit einem hochdotierten n- oder p-Polysilizium verfüllt. Die
Sourcebereiche 109 und die Feldabschirmkontaktierungsbereiche 111 sind entlang der Ausbreitungsrichtung des Grabens 104 alternierend angeordnet.
Zwischen jedem Sourcebereich 109 und jedem
Feldabschirmkontaktierungsbereich 111 ist jeweils ein streifenförmiger Teil des Bodybereichs 110 angeordnet. Das bedeutet entlang der Grabenlänge einer Leistungstransistorzelle 100 sind im oberen Bereich des Grabens jeweils ein Sourcebereich 109, ein Teil des Bodybereichs 110, ein
Feldabschirmkontaktierungsbereich 111, ein Teil eines weiteren Bodybereichs 110 und ein weiterer Sourcebereich 109 angeordnet. Die Sourcebereiche 109 und die Bodybereiche 110 grenzen dabei unmittelbar an die Seitenwand des Grabens 104 an. Die Feldabschirmkontaktierungsbereiche 111 grenzen bereichsweise ebenfalls unmittelbar an die Seitenwand des Grabens 104 an und berühren die Seitenwand des Grabens 104. Des Weiteren grenzen
bereichsweise die Stromspreizschicht 106 und die Driftschicht 117 an die Seitenwände des Grabens 104 an.
In einem Ausführungsbeispiel sind Oberflächen der Feldabschirmbereiche 108 von der Vorderseite der Schichtanordnung 101 aus gesehen in einem geringeren Abstand zur Vorderseite angeordnet als der Boden des Grabens 104. Die Feldabschirmbereiche 108 erstrecken sich hierbei von der Stromspreizschicht 106 in die Driftschicht 117.
Das Halbleitersubstrat 115 ist hoch n-dotiert und die Bufferschicht 116 ist n- dotiert. Die Driftschicht 117 und die Stromspreizschicht 106 sind n-dotiert, wobei die Stromspreizschicht 106 eine höhere Dotierungskonzentration aufweist als die Driftschicht 117. Dies führt zu einer besseren Stromführung unterhalb des Kanalbereichs und somit zu einem geringen Durchlasswiderstand. Die
Soucebereiche 109 sind hoch n-dotiert und die Bodybereiche 110, die
Feldabschirmbereiche 108 und die Feldabschirmkontaktierungsbereiche 111 sind p-dotiert. Das Halbleitersubstrat 115 kann Silizium, Siliziumkarbid, Galliumnitrid oder Galliumoxid umfassen.
Die Feldabschirmkontaktierungsbereiche 111 werden mit Hilfe von
Ionenimplantation oder Epitaxie hergestellt.
Figur lb zeigt einen Ausschnitt einer Schnittansicht entlang einer Ebene AA' durch die Leistungstransistorzelle 100. Der Ausschnitt zeigt dabei den Schnitt entlang der Ebene AA'durch die vordere Leistungstransistorhalbzelle 102. Die
Line AA' ist dabei parallel zur Ebene angeordnet, die von der ersten Richtung
105 und der zweiten Richtung 107 aufgespannt wird und verläuft entlang der dritten Richtung 121 durch die Grabenmitte. Figur lb zeigt die zweite
Metallschicht 114, das Halbleitersubstrat 115, die Bufferschicht 116, die
Driftschicht 117, das Feldoxid 118, die Gatemetallisierung 120 und die erste
Metallschicht 112. Die Tiefe der vorderen Leistungstransistorhalbzelle 102
entlang der zweiten Richtung 107 wird durch das Bezugszeichen CPz
gekennzeichnet.
Figur lc zeigt einen Ausschnitt einer Schnittansicht entlang einer Ebene BB‘ durch die Leistungstransistorzelle 100. Der Ausschnitt zeigt dabei den Schnitt entlang der Ebene BB'durch die vordere Leistungstransistorhalbzelle 102. Die Ebene BB' ist dabei parallel zur Ebene angeordnet, die von der ersten Richtung 105 und der zweiten Richtung 107 aufgespannt wird und verläuft entlang der dritten Richtung 121 seitlich beabstandet zwischen dem Graben 104 und der ersten Metallschicht 112. Figur lc zeigt die zweite Metallschicht 114, das
Halbleitersubstrat 115, die Bufferschicht 116, die Driftschicht 117, die
Stromspreizschicht 106, die Bodybereiche 110, die Sourcebereiche 109, die
Feldabschirmkontaktierungsbereiche 111 und die erste Metallschicht 112. Die
Tiefe des Feldabschirmkontaktierungsbereichs 111 entlang der zweiten Richtung 107 wird durch das Bezugszeichen WPz und die Tiefe der vorderen
Leistungstransistorhalbzelle 102 entlang der zweiten Richtung 107 wird durch das Bezugszeichen CPz gekennzeichnet.
Figur ld zeigt eine Schnittansicht entlang der Ebene CC' der
Leistungstransistorzelle 100. Der Schnitt zeigt die Rückansicht auf die vordere Leistungstransistorhalbzelle 102 der Leistungstransistorzelle 100. Der Schnitt durch die Leistungstransistorzelle 100 ist dabei parallel zur Ebene, die durch die erste Richtung 105 und die dritte Richtung 121 aufgespannt wird. In der zweiten Richtung 107 verläuft der Schnitt durch den Punkt der halben Grabenlänge. Die Bezugszeichen der Figur ld entsprechen denen der Figur la und beschreiben diesselben Komponenten. Die Feldabschirmkontaktierungsbereiche 111 und Sourcebereiche 109 wechseln sich entlang der Ausbreitungsrichtung des Grabens 104 ab. Es ist ersichtlich, dass die Feldabschirmkonaktierungsbereiche 111 weder an die Sourcebereiche 109 angrenzen noch diese durchstoßen bzw. durchqueren.
Figur 2a zeigt eine Draufsicht auf eine vordere Leistungstransistorhalbzelle 202. Die beiden hinteren Stellen der Bezugszeichen der Figur 2a, die den gleichen hinteren Bezugszeichen der Figur la entsprechen, beschreiben diesselben Komponenten wie in Figur la. Der Unterschied zur Figur la besteht darin, dass die Feldabschirmbereiche 208 einen größeren Abstand zur Vorderseite der Schichtanordnung 201 aufweisen als der Grabenboden. Mit anderen Worten die Feldabschirmbereiche 208 liegen von der Vorderseite aus gesehen tiefer als der Grabenboden. Dadurch wird eine Feldabschirmung erzeugt, die am
Grabenboden feldreduzierend wirkt.
Figur 2b zeigt eine Schnittansicht entlang der Ebene AA' durch die vordere Leistungstransistorhalbzelle 202 der Leistungstransistorzelle 200. Die beiden hinteren Stellen der Bezugszeichen der Figur 2b, die den gleichen hinteren Bezugszeichen der Figur lb entsprechen, beschreiben diesselben Komponenten wie in Figur lb. Der Unterschied zur Figur lb besteht darin, dass in der Figur 2b die Stromspreizschicht 206 zwischen der Driftschicht 217 und dem Feldoxid 218 angeordnet ist. Mit anderen Worten der Graben befindet sich vollständig in der Stromspreizschicht 206.
Figur 2c zeigt eine Schnittansicht entlang der Ebene BB‘ durch die vordere Leistungstransistorhalbzelle 202 der Leistungstransistorzelle 200. Die beiden hinteren Stellen der Bezugszeichen der Figur 2c, die den gleichen hinteren Bezugszeichen der Figur lc entsprechen, beschreiben diesselben Komponenten wie in Figur lc. Der Unterschied zur Figur lc besteht darin, dass die Stromspreizschicht 206 ausgehend von der Vorderseite der Schichtanordnung tiefer in die Schichtanordnung 201 hineinreicht. D.h. bei gleicher Bauhöhe wie in Figur lc weist die Driftzone 217 eine geringere Höhe auf als die Driftzone 117 in der Figur lc.
Figur 2d zeigt die Rückansicht der vorderen Leistungstransistorhalbzelle 202. Die Feldabschirmkontaktierungsbereiche 211 weisen unterhalb des Grabens 204 einen graduellen Verlauf auf. Das bedeutet sie weisen eine inhomogene Tiefe in der ersten Richtung 205 auf, wenn man dem Verlauf der Grenze der
Feldabschirmkontaktierungsbereiche 211 zur Stromspreizschicht 206 entlang der dritten Richtung 221 folgt. Dabei ist die Stromspreizschicht 206 glockenförmig bzw. pfeilförmig ausgebildet. Somit wird die Stromspreizschicht 206 größer. Dies führt zu einer besseren Stromführung unterhalb des Kanalbereichs in der vertikalen bzw. ersten Richtung 205, in der lateralen bzw. zweiten Richtung 207 und der dritten Richtung 221.
Figur 3a zeigt eine Draufsicht auf eine weitere vordere
Leistungstransistorhalbzelle 302. Die beiden hinteren Stellen der Bezugszeichen der Figur 3a, die den gleichen hinteren Bezugszeichen der Figur 2a entsprechen, beschreiben diesselben Komponenten wie in Figur 2a. Die Draufsicht auf die weitere vordere Leistungstransistorhalbzelle 302 der Figur 3a unterscheidet sich nicht von der Draufsicht auf die vordere Leistungstransistorhalbzelle 202 der Figur 2a.
Figur 3b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 302. Die Figur 3b unterscheidet sich dabei nicht von der Figur 2b.
Figur 3c zeigt eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle 202. Die Figur 3c unterscheidet sich nicht von der Figur 2c.
Figur 3d zeigt eine Rückansicht der weiteren vorderen
Leistungstransistorhalbzelle 302. Die Stromspreizschicht 306 ist rechteckförmig ausgebildet. Dadurch wird die Stromspreizschicht 306 unterhalb des Grabens 304 gleichförmig bzw. gleichmäßig erweitert. Dies führt zu einer verbesserten Stromführung unterhalb des Grabens 304 entlang der zweiten Richtung 307 und der dritten Richtung 321.
Figur 4a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorzelle 402. Die beiden hinteren Stellen der Bezugszeichen der Figur 4a, die den gleichen hinteren Bezugszeichen der Figur 2a entsprechen, beschreiben diesselben Komponenten wie in Figur 2a. Der Unterschied zur Figur 2a besteht darin, dass Figur 4a zusätzlich Bodykontaktierungsgebiete 413 aufweist, die die Bodybereiche 410 kontaktieren. Die Bodykontaktierungsgebiete 413 sind dabei unterhalb der Sourcebereiche 409 angeordnet. Die Bodykontaktierungsgebiete 413 sind mit den Feldabschirmkontaktierungsbereichen 411 elektrisch verbunden. Die Bodykontaktierungsgebiete 413 führen dazu, dass die
Leistungstransistorzelle bei sehr steilen Drainspannungstransienten gegenüber einer Aktivierung des parasitären npn-Transistors, der aus der
Stromspreizschicht 406, der Bodybereiche 410 und der Sourcebereiche 409 gebildet wird, unempfindlich wird. Alternativ reichen die
Bodykontaktierungsbereiche 413 bis in die Stromspreizschicht 406 hinein, d. h. sie sind bereichsweise außerhalb des Bodysgebiets 410 angeordnet.
Figur 4b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 402. Die Figur 4b unterscheidet sich dabei nicht von der Figur 2b.
Figur 4c zeigt eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle 402. Die beiden hinteren Stellen der Bezugszeichen der Figur 4c, die den gleichen hinteren Bezugszeichen der Figur 2c entsprechen, beschreiben diesselben Komponenten wie in Figur 2c. Der Unterschied zur Figur 2c besteht darin, dass die Figur 4c zusätzlich
Bodykontaktierungsgebiete 413 aufweist, die die Bodybereiche 410 kontaktieren. Die Bodykontaktierungsgebiete 413 sind flach.
Figur 4d zeigt Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 402. Die beiden hinteren Stellen der Bezugszeichen der Figur 4d, die den gleichen hinteren Bezugszeichen der Figur 2d entsprechen, beschreiben diesselben Komponenten wie in Figur 2d. Zusätzlich zeigt Figur 4d die
Bodykontaktierungsgebiete 413.
Figur 5a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorzelle 502. Die beiden hinteren Stellen der Bezugszeichen der Figur 5a, die den gleichen hinteren Bezugszeichen der Figur 4a entsprechen, beschreiben diesselben Komponenten wie in Figur 4a. Der Unterschied zur Figur 4a besteht darin, dass die Stromspreizschicht 506 von der Vorderseite der
Schichtanordnung 501 aus gesehen tiefer in die Schichtanordnung 501 hineinreicht als die Stromspreizschicht 406 in Figur 4a. Mit anderen Worten der Grabenboden 504 und die Feldabschirmbereiche 508 liegen vollständig innerhalb der Stromspreizschicht 506 und sind beabstandet zur Driftschicht 517. Dadurch wird dem JFET-Effekt zwischen benachbarten Feldabschirmbereichen 508 entlang der dritten Richtung 521 entgegengewirkt, sodass ein kleinerer
Durchlasswiderstand erzeugt wird. Zusätzlich können die Ecken der
Feldabschirmbereiche 511 in Richtung des Grabens 504 und des
Halbleitersubstrats 515 verrundet sein.
Figur 5b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 502. Die beiden hinteren Stellen der Bezugszeichen der Figur 5b, die den gleichen hinteren Bezugszeichen der Figur 4b entsprechen, beschreiben diesselben Komponenten wie in Figur 4b. Die Figur 5b unterscheidet sich von der Figur 4b insoweit, dass die Stromspreizschicht 506 ausgehend von der Vorderseite der Schichtanordnung 501 tiefer reicht als die Stromspreizschicht 406 der Figur 4b.
Figur 5c zeigt eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle 502. Die beiden hinteren Stellen der Bezugszeichen der Figur 5c, die den gleichen hinteren Bezugszeichen der Figur 4c entsprechen, beschreiben diesselben Komponenten wie in Figur 4c. Die Figur 5c unterscheidet sich von der Figur 4c insoweit, dass die Stromspreizschicht 506 ausgehend von der Vorderseite der Schichtanordnung 501 tiefer reicht als die Stromspreizschicht 406 der Figur 4c. Figur 5d zeigt die Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 502. Die beiden hinteren Stellen der Bezugszeichen der Figur 5d, die den gleichen hinteren Bezugszeichen der Figur 4d entsprechen, beschreiben diesselben Komponenten wie in Figur 4d. Die Stromspreizschicht 506 reicht dabei ausgehend von der Vorderseite der Schichtanordnung tiefer in die
Schichtanordnung als die Stromspreizschicht 406 aus Figur 4d.
Figur 6a zeigt eine Draufsicht auf eine weitere vordere Leistungstransistorzelle 602. Die beiden hinteren Stellen der Bezugszeichen der Figur 6a, die den gleichen hinteren Bezugszeichen der Figur 5a entsprechen, beschreiben diesselben Komponenten wie in Figur 5a. Der Unterschied zur Figur 5a besteht darin, dass eine Breite der Sourcebereiche 609, der Bodybereiche 610 und der Feldabschirmkontaktierungsbereiche 611 über die Breite der
Leistungstansistorzelle 600 variiert. Mit anderen Worten die Ausdehnung der Feldabschirmkontaktierungsbereiche 611 entlang der zweiten Richtung 607 ist nicht konstant über die Breite der Leistungstransistorzelle 600, sondern maximal im zentralen Bereich zwischen den Gräben, d. h. wenn beispielsweise zwei Leistungstransistorzellen entlang der dritten Richtung 621 aneinandergefügt sind. Das bedeutet der die Seitenwand des Grabens 604 berührende Bereich des Feldabschirmkontaktierungsbereichs 611 ist gering. In entgegengesetzter Weise verhält sich die Ausdehnung der Sourcebereiche 609. Die Ausdehnung ist minimal im Bereich zwischen den zentralen Gräben und maximal entlang der Seitenwand des Grabens 604. Das bedeutet, dass die Grenze zwischen
Sourcebereichen 609 und Bodybereichen 610 an der Oberfläche der
Transistorzelle dreiecksförmig verläuft, wobei die Grundseite bzw. breitere Seite des Dreiecks an die Seitenwand des Grabens 604 grenzt. Dieses
Ausführungsbeispiel kombiniert somit schmale
Feldabschirmkontaktierungsbereiche 611 in Grabennähe, kleine
Durchlasswiderstände und breite Feldabschirmkontaktierungsbereiche 611 oberhalb der Feldabschirmbereiche 608 für eine gute elektrische Anbindung der Feldabschirmbereiche 608.
Figur 6b zeigt eine Schnittansicht entlang der Ebene AA' durch die weitere vordere Leistungstransistorhalbzelle 602. Die beiden hinteren Stellen der Bezugszeichen der Figur 6b, die den gleichen hinteren Bezugszeichen der Figur 5b entsprechen, beschreiben diesselben Komponenten wie in Figur 5b.
Figur 6c zeigt eine Schnittansicht entlang der Ebene BB‘ durch die weitere vordere Leistungstransistorhalbzelle 602. Die beiden hinteren Stellen der Bezugszeichen der Figur 6c, die den gleichen hinteren Bezugszeichen der Figur 5c entsprechen, beschreiben diesselben Komponenten wie in Figur 5c. Die Figur 6c unterscheidet sich von der Figur 5c insoweit, dass die Sourcebereiche 609, die Bodybereiche 610 und die Feldabschirmbereiche 611 entlang der Breite der Leistungstransistorzelle 600 keine konstante Breite aufweisen.
Figur 6d zeigt die Rückansicht der weiteren vorderen Leistungstransistorhalbzelle 602. Die beiden hinteren Stellen der Bezugszeichen der Figur 6d, die den gleichen hinteren Bezugszeichen der Figur 5d entsprechen, beschreiben diesselben Komponenten wie in Figur 5d. Auch hier ist zu sehen, dass die Breite der Sourcebereiche 609, der Bodybereiche 610 und der Feldabschirmbereiche 611 entlang der Breite der Leistungstransistorzelle variiert.
Figur 7a zeigt eine Draufsicht auf zwei Leistungstransistorzellen 700, die entlang der zweiten Richtung 707 angeordnet sind. Die Sourcebereiche 709,
Bodybereiche 710 und die Feldabschirmkontaktierungsbereiche 711 sind rechteckförmig ausgestaltet. Das bedeutet die Breite der Sourcebereiche 709, die Breite der Bodybereiche 710 und die Breite der
Feldabschirmkontaktierungsbereiche 711 sind über die Breite der
Leistungstransistorzelle 700 gleich. Die Sourcebereiche 709, die Bodybereiche 710 und die Feldabschirmkontaktierungsbereiche 711 erstrecken sich jeweils von der Seitenfläche des Grabens zum Leistungstransistorzellenrand.
Figur 7b zeigt eine Draufsicht auf eine weitere Leistungstransistorzelle 700. Die Sourcebereiche 709, die Bodybereiche 710 und die
Feldabschirmkontaktierungsbereiche 711 weisen entlang der dritten Richtung 721 eine unterschiedliche Breite auf.
Ein Leistungstransistor umfasst eine Vielzahl von Leistungstransistorzellen 700.
Die Leistungstransistorzellen 700 werden entlang der zweiten Richtung 707 und der dritten Richtung 721 aneinandergefügt. Vorzugsweise werden dabei
Leistungstransistorzellen gleicher Bauweise aneinandergefügt. Es können jedoch auch verschiedene Leistungstransistorzellen aneinandergefügt werden.
In einer weiteren Ausführungsform werden in benachbarten
Leistungstransistorzellen die Leistungstransistorzellen verschachtelt angeordnet, sodass in einem Streifen ein Feldabschirmkontaktierungsbereich vorhanden ist und im benachbarten Streifen keiner oder nur ein Teil des
Feldabschirmkontaktierungsbereichs.
Abgesehen von einer streifenförmigen Anordnung der Leistungstransistorzellen können auch andere Zellgeometrien realisiert werden. Die Figuren 8a, 8b und 8c zeigen drei hexagonale und Figuren 9a, 9b und 9c drei quadratische Zellanordnungen in schematischer Draufsicht. Zu sehen sind die Sourcebereiche 809 und 909 und die Feldabschirmkontaktierungsbereiche 811 und 911, sowie die Gateoxide 819 und 919. Die Sourcemetallisierung ist nicht gezeigt. Die Feldabschirmbereiche 808 und 908 innerhalb der Schichtanordnung sind als gestrichelt umrundete Regionen dargestellt.
Anstelle eines n-Kanal-Bauelements soll auch das dual dazu aufgebaute p-Kanal- Bauelement durch diese Anmeldung beschrieben sein. Hierbei sind alle n- Dotierungen mit p-Dotierungen zu vertauschen und die Vorzeichen der Spannungen umzudrehen.
Im Folgenden wird die Funktionsweise der Leistungstransistorzelle im
Durchlassfall und im Sperrfall beschrieben. Im Durchlassfall wird an die ersten
Metallbereiche, d. h. den Sourceanschluss, ein Sourcepotential angelegt. Für die weiteren Ausführungen dient das Sourcepotential als Bezugspotential. Die
Gatemetallisierung weist ein positives Gatepotential auf und der zweite
Metallbereich, d. h. der Drainanschluss, ein kleines positives Drainpotential von wenigen Volt auf. Liegt das Gatepotential unterhalb der Schwellenspannung Vth, so fließt lediglich ein geringer Strom vom Drainanschluss zum Sourceanschluss.
Wird die Gatespannung erhöht, d. h. sie weist einen höheren Wert auf als die
Schwellenspannung, so werden viele Elektronen an die gateoxidseitige
Oberfläche der Bodybereiche gezogen, wodurch ein leitfähiger Kanal
ausgebildet wird. Somit wird ein niederohmiger Strompfad vom Drainanschluss durch das Halbleitersubstrat, die Bufferschicht, die Driftschicht, die Stromspreizschicht, die an den gateoxidseitigen Oberflächen der Bodybereiche gebildeten Kanäle, die Sourcebereichen bis zum Sourceanschluss erzeugt. Die Leistungstransistorzelle bzw. das Bauelement mit einer oder einer Vielzahl von Leistungstransistorzellen ist damit in der Lage eine hohe Stromdichte zu führen.
Im Sperrfall weist die Gatespannung einen geringeren Wert auf als die
Schwellenspannung. Die Drainspannung weist einen positiven Spannungswert auf. Mit ansteigender Drainspannung dehnen sich die Raumladungszonen der Sperrspannung aufnehmenden pn-Übergänge zwischen den p-dotierten
Feldabschirmbereichen, den p-dotierten Feldabschirmkontaktierungsbereichen und den p-dotierten Bodybereichen, sowie den angrenzenden jeweils niedriger n- dotierten Strompreizschicht und Driftschicht im Wesentlichen in die n-dotierten Gebiete, d. h. Stromspreizschicht und Driftschicht, aus. Bei zunehmender Sperrspannung erweitert sich die Raumladungszone bis in die Bufferschicht, wobei die p-dotierten Feldabschirmbereiche, die p-dotierten
Feldabschirmkontaktierungsbereiche und die p-dotierten Bodybereiche nicht vollständig ausgeräumt werden.
Über das Verhältnis der gesamten lateralen Breite WP der Feldabschirmbereiche zum gesamten lateralen Pitch CP der Leistungstransistorzelle lässt sich ein Kompromiss zwischen einem geringen Durchlasswiderstand und der
Abschirmwirkung erzielen. Wird das Verhältnis größer, so ist die
Abschirmwirkung der Feldabschirmkontaktierungsbereiche effektiver und der Durchlasswiderstand höher. Geht das Verhältnis gegen null, so ist der
Durchlasswiderstand sehr niedrig, jedoch die Abschirmwirkung ebenfalls.
Bevorzugt wird daher ein Verhältnis von ungefähr 0,5.
Aufgrund interner Spannungsabfälle und der hohen Dotierung fungieren die Feldabschirmbereiche und die Feldabschirmkontaktierungsbereiche im
Zusammenspiel mit der angrenzenden Driftschicht und der Stromspreizschicht als intrinsische Diode. Wird die intrinsische Diode bestromt, so weist die
Gatespannung einen Wert kleiner als die Schwellenspannung auf und die Drainspannung weist eine negative Spannung auf. Über das Verhältnis der Ausdehnung der Feldabschirmkontaktierungsbereiche entlang der zweiten Richtung zur Ausdehnung der Leistungstransistorzelle in zweiter Richtung kann ein Kompromiss zwischen geringem Durchlasswiderstand und elektrischer Verbindung der Feldabschirmbereiche hergestellt werden. Nähert sich der Wert des Verhältnisses dem Wert 1, so ist der
Durchlasswiderstand hoch, jedoch ist die elektrische Anbindung sehr gut. Nähert sich der Wert des Verhältnisses dem Wert null, so ist die elektrische Anbindung gering, aber der Durchlasswiderstand sehr niedrig. Bevorzugt wird dabei ein Verhältnis von ungefähr 0,25.
Die Leistungstransistoren können in Invertern für Industrieantriebe, Invertern für regenerative Energieerzeugung wie Windkraftan lagen, Automotive- Inverter für Elektrofahrzeuge und Hybridfahrzeuge, Zugantrieben oder
Hochspannungsgleichrichtern angewandt werden.

Claims

Ansprüche
1. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) mit einer
Schichtanordnung (101, 201, 301, 401, 501, 601), die eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt, wobei sich ein Graben (104, 204, 304, 404, 504, 604) ausgehend von der Vorderseite entlang einer ersten Richtung (105, 205, 305, 405, 505, 605) in die
Schichtanordnung (101, 201, 301, 401, 501, 601) erstreckt und der Graben (104, 204, 304, 404, 504, 604) zumindest bis in eine Stromspreizschicht (106, 206,
306, 406, 506, 606) reicht, wobei sich der Graben (104, 204, 304, 404, 504, 604) entlang einer zweiten Richtung (107, 207, 307, 407, 507, 607) ausdehnt, die senkrecht zur ersten Richtung (105, 205, 305, 405, 505, 605) angeordnet ist, und Feldabschirmbereiche (108, 208, 308, 408, 508, 608) zumindest bereichsweise in der Stromspreizschicht (106, 206, 306, 406, 506, 606) angeordnet sind, dadurch gekennzeichnet, dass Sourcebereiche (109, 209, 309, 409, 509, 609) und Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) entlang der zweiten Richtung (107, 207, 307, 407, 507, 607) alternierend angeordnet sind, wobei zwischen jedem Sourcebereich (109, 209, 309, 409, 509, 609) und jedem Feldabschirmkontaktierungsbereich (111, 211, 311, 411, 511, 611) jeweils ein Teil des Bodybereichs (110, 210, 310, 410, 510, 610) angeordnet ist, wobei die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) mit ersten Metallbereichen (112, 212, 312, 412, 512, 612) auf der Vorderseite (102, 202, 302, 402, 502, 602) verbinden und die Feldabschirmkontaktierungsbereiche (111, 211, 311, 411, 511, 611) Seitenflächen des Grabens (104, 204, 304, 404, 504, 604) zumindest bereichsweise berühren.
2. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach Anspruch 1, dadurch gekennzeichnet, dass die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) innerhalb der Stromspreizschicht (106, 206, 306, 406, 506, 606) und beabstandet zu einer Driftschicht (117, 217, 317, 417, 517, 617) angeordnet sind.
3. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Feldabschirmbereiche (108, 208, 308, 408, 508, 608) von der Vorderseite der Schichtanordnung (101, 201, 301, 401, 501, 601) einen größeren Abstand aufweisen als ein Boden des Grabens (104, 204, 304, 404, 504, 604).
4. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die
Stromspreizschicht (106, 206, 306, 406, 506, 606) lateral zu den
Feldabschirmkontaktierungsbereichen (111, 211, 311, 411, 511, 611)
glockenförmig ausgestaltet ist.
5. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Stromspreizschicht (106, 206, 306, 406, 506, 606) lateral zu den Feldabschirmkontaktierungsbereichen (111, 211, 311, 411, 511, 611) rechteckförmig ausgestaltet ist.
6. Leistungstransistorzelle (400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Bodykontaktierungsgebiete (413, 513, 613) innerhalb des Bodybereichs (410, 510, 610) bereichsweise unterhalb der Sourcebereiche (409, 509, 609) angeordnet sind, wobei die
Bodykontaktierungsgebiete (413, 513, 613) über die
Feldabschirmkontaktierungsbereiche (411, 511, 611) mit den ersten
Metallbereichen (412, 512, 612) der Vorderseite der Schichtanordnung (401,
501, 601) verbunden sind.
7. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die
Feldabschirmbereiche (108, 208, 308, 408, 508, 608) in Richtung des Grabens (104, 204, 304, 404, 504, 604) und/oder der Rückseite abgerundet sind.
8. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die
Schichtanordnung (101, 201, 301, 401, 501, 601) ein Halbleitersubstrat mit einer breiten Bandlücke umfasst.
9. Leistungstransistorzelle (100, 200, 300, 400, 500, 600) nach Anspruch 8, dadurch gekennzeichnet, dass das Halbleitersubstrat Siliziumkarbid oder Galliumnitrid aufweist.
10. Leistungstransistor mit einer Vielzahl von Leistungstransistorzellen (100, 200, 300, 400, 500, 600) nach einem der vorhergehenden Ansprüche.
EP20727950.6A 2019-05-31 2020-05-18 Leistungstransistorzelle und leistungstransistor Withdrawn EP3977519A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019208010 2019-05-31
DE102019210681.1A DE102019210681A1 (de) 2019-05-31 2019-07-19 Leistungstransistorzelle und Leistungstransistor
PCT/EP2020/063821 WO2020239501A1 (de) 2019-05-31 2020-05-18 Leistungstransistorzelle und leistungstransistor

Publications (1)

Publication Number Publication Date
EP3977519A1 true EP3977519A1 (de) 2022-04-06

Family

ID=73264765

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20727950.6A Withdrawn EP3977519A1 (de) 2019-05-31 2020-05-18 Leistungstransistorzelle und leistungstransistor

Country Status (8)

Country Link
US (1) US20220320286A1 (de)
EP (1) EP3977519A1 (de)
JP (1) JP7291807B2 (de)
KR (1) KR20220016134A (de)
CN (1) CN114175266A (de)
DE (1) DE102019210681A1 (de)
TW (1) TW202114214A (de)
WO (1) WO2020239501A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588695B (zh) * 2022-12-09 2023-05-16 无锡先瞳半导体科技有限公司 屏蔽栅场效应晶体管
WO2024183912A1 (en) * 2023-03-09 2024-09-12 Huawei Digital Power Technologies Co., Ltd. Monolithically integrated schottky barrier diode semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561413B2 (ja) * 1993-02-23 1996-12-11 日産自動車株式会社 半導体装置
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
JP2007005657A (ja) * 2005-06-24 2007-01-11 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2009016480A (ja) * 2007-07-03 2009-01-22 Toshiba Corp 半導体装置、及び半導体装置の製造方法
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012069797A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 絶縁ゲート型トランジスタ
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
JP6631632B2 (ja) * 2015-09-16 2020-01-15 富士電機株式会社 半導体装置
US20180366569A1 (en) * 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
JP6639365B2 (ja) * 2016-09-16 2020-02-05 株式会社東芝 半導体装置
JP6880669B2 (ja) * 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7327905B2 (ja) * 2017-07-07 2023-08-16 株式会社デンソー 半導体装置およびその製造方法
WO2019009091A1 (ja) * 2017-07-07 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
JP6870547B2 (ja) * 2017-09-18 2021-05-12 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2020239501A1 (de) 2020-12-03
KR20220016134A (ko) 2022-02-08
TW202114214A (zh) 2021-04-01
US20220320286A1 (en) 2022-10-06
JP7291807B2 (ja) 2023-06-15
JP2022534117A (ja) 2022-07-27
DE102019210681A1 (de) 2020-12-03
CN114175266A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE19702102B4 (de) Halbleitervorrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102004029435B4 (de) Feldplattentrenchtransistor
DE102015104504B4 (de) Grabentransistorbauelement
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102015116611B4 (de) Transistorbauelement
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE112018000209T5 (de) Grabenleistungstransistor
DE102006011567B4 (de) Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
EP3977519A1 (de) Leistungstransistorzelle und leistungstransistor
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102006009942B4 (de) Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
DE102004047772B4 (de) Lateraler Halbleitertransistor

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220103

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20220726