JP3189543B2

JP3189543B2 - 半導体装置

Info

Publication number: JP3189543B2
Application number: JP32363493A
Authority: JP
Inventors: 善則村上; 輝儀三原
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1993-12-22
Filing date: 1993-12-22
Publication date: 2001-07-16
Anticipated expiration: 2016-07-16
Also published as: JPH07183507A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラ型でノーマ
リ・オフ型の縦型パワー素子に関する。

【０００２】

【従来の技術】本発明に関連した従来技術として、まず
雑誌ＩＥＥＥエレクトロン・デバイス・レターズに掲載
されたトレンチ・ｊ−ＭＯＳトランジスタ(“Character
isticsof Trench j-MOS Power Transistors" BERNARD
A. MacIVER. STEPHEN J. VALERI,KAILASH C. JAIN, JAM
ES C. ERSKINE, REBECCA ROSSEN, IEEE ELECTRON DEVIC
ELETTERS, VOL.10, NO.8, p.380-382, AUGUST 1989）を
紹介する。図１８〜図２０は、上記文献に記載されてい
た素子構造を示す図であり、図１８は素子の表面構造
図、図１９および図２０は、それぞれ図１８中の線分Ａ
−Ａ′ないし線分Ｂ−Ｂ′で切り出し、それぞれの矢印
の方向に見た断面図である。はじめに構造を説明する。
半導体はシリコンである。図中、番号８１は基板である
ｎ+型ドレイン領域、８２はｎ型のチャネル領域、８３
はｎ+型ソース領域である。８４は絶縁膜、８５は導電
性多結晶シリコンからなるゲート電極、８６は層間絶縁
膜である。以下、８４、８５、８６を併せて「絶縁ゲー
ト」８７と呼ぶことにする。絶縁ゲート８７は基板の表
面から側壁を垂直に掘り込まれた溝の内部に形成されて
おり、底部はドレイン領域８１に達している。８８はｐ
型領域で、チャネル領域中に形成され、絶縁ゲート８７
の近くに設けられている。９３はソース電極である金属
で、ソース領域８３とオーミックコンタクトしている。
９５はゲート電極８５にオーミックコンタクトする電極
金属で、以下「ＭＯＳゲート」と呼ぶ。９８はｐ型領域
８８とオーミックコンタクトする電極金属で、以下「接
合ゲート」と呼ぶことにする。９１はドレイン電極であ
り、ドレイン領域８１とオーミックコンタクトする金属
である。ドレイン電極９１は上記の文献には明示されて
いなかったが、理解を容易にするために付加した。上記
の文献に示された素子では、チャネル領域８２の比抵抗
は０.９８Ω−ｃｍで、これは不純物濃度にして約５×
１０¹⁵ｃｍ³に相当する。図２０中に示すチャネル長Ｌ
は６μｍ、チャネル厚みａは３μｍ、絶縁ゲート自身の
厚みｂは２μｍである。

【０００３】次に、この素子の動作を説明する。ドレイ
ン電極９１には正の電位が印加され、ソース電極９３は
接地（０Ｖ）される。この素子はＭＯＳゲートと接合ゲ
ートという２つの制御電極をもつ四端子素子である。ま
た、両者を接続して三端子素子として使用することもで
きる。三端子素子として駆動した場合の電流・電圧特性
を上記の文献から引用して図２１に示す。図２１には両
ゲート電位を−１６〜０Ｖまで、２Ｖ刻みで印加した時
の特性曲線を示している。素子はノーマリ・オン型であ
り、ゲートの負電位が強いほど主電流は抑制される。ま
た、四端子素子としての電流・電圧特性を、同じく前記
文献から引用して図２２に示す。これはＭＯＳゲートの
電位を固定し、接合ゲートの電位を変化させた場合の図
である。同図にはＭＯＳゲートに＋１６Ｖを印加した場
合と、−１６Ｖを印加した場合を同時に示している。Ｍ
ＯＳゲートに正電位を印加した場合、非常に低いオン抵
抗を示す。これは、図２０の絶縁ゲート膜界面に誘起さ
れた蓄積層が、ｎ+型ドレイン領域８１とｎ+型ソース領
域８３をつなぐ導電路となるからである。この時、接合
ゲートの電位は、電流・電圧特性に顕著な影響は及ぼさ
ない。ＭＯＳゲートに負電位を印加した場合、電流・電
圧特性は接合ゲートに与える電位によって変化する。図
２２には接合ゲートに−３.５〜０Ｖまで、０.５Ｖ刻み
で印加した時の特性曲線を示している。この特性曲線は
通常の長チャネルＪＦＥＴの場合と同様に、線形領域と
飽和領域とをもつ５極管特性である。この状態における
動作機構を簡単に説明する。まず接合ゲートが０Ｖであ
る場合、特性曲線の線形領域、すなわちドレイン電位が
低い領域においては、ＭＯＳゲートに負電位を印加した
時点で絶縁ゲート８７近傍のチャネル領域８２には空乏
層が形成され、そこで発生した正孔によってゲート絶縁
膜界面には反転層が形成される。反転層の存在はゲート
電極からの電界を遮蔽する。そのために空乏層の広がり
具合はＪＦＥＴの場合と異なり、一定の範囲にとどま
る。その値は、前述の文献におけるデータから換算する
と片側約０.４μｍで、チャネル領域には差し引き２μ
ｍ程度の中性領域が残る。主電流はチャネル内に残った
中性領域を流れる。そしてドレイン電位が高くなるとチ
ャネル領域は通常の長チャネルＪＦＥＴと同様ピンチオ
フ状態となり、電流値は飽和する。次に接合ゲートに負
電位、すなわち逆バイアスを印加してゆくと、ｐ型領域
８８からの空乏層が、ｐ型領域８８に近接する絶縁ゲー
トに到達する。すると絶縁膜界面の反転層の正孔の一部
がｐ型領域８８へと流れ、絶縁膜界面の電位は接合ゲー
トの電位に影響されるようになる。これによってチャネ
ル領域の空乏領域は広がり、チャネル領域内の導電路は
狭まって主電流が減少する。上記の文献によれば、この
素子構造の主な利点は、四端子素子として使用したと
き、（１）オン抵抗が低い、（２）接合ゲートによる相
互コンダクタンスが高い、（３）ブロッキング・ゲイン
が高い、（４）スイッチング速度が速い、（５）三端子
素子としても動作する、などである。

【０００４】しかし、この素子には以下のような限界が
ある。まず、この素子構造は高耐圧化に適していない。
先にも述べたように、この素子構造のオン抵抗が低い理
由は、絶縁ゲートがｎ+型のソース領域とｎ+型の基板の
両方に接しており、両者をゲート絶縁膜に沿って形成さ
れる蓄積層で連絡するためである。文献における素子の
設計耐圧は６０Ｖであったが、この構造をより耐圧の高
い素子に拡張しようとすると、絶縁ゲートがｎ+ドレイ
ン領域に接しているこの構造は不可能になる。次に、こ
の素子は本質的に四端子素子であり、必然的に駆動方法
が煩雑になることを免れない。もちろん上述したごと
く、接合ゲートとＭＯＳゲートをつなぎ合わせて三端子
素子として使うこともできるが、図２１、図２２を比較
して見ればわかるように三端子モードでは、利点である
低いオン抵抗を得られない。また、この素子はノーマリ
・オン特性であり、制御信号を与えないときに主電流が
流れてしまう。よって、この素子を使う装置は別途電流
遮断装置を設けるなど、安全性を確保するために注意を
払わなければならない。さらに、大電流容量のチップを
実現しようとする場合、同一平面上から三つの電極を引
き出すためには、多層配線技術を使うなど、電極構造を
複雑にしなければならない。もしくは図１８を拡張し
て、絶縁ゲートのストライプ構造の長さをほぼチップの
一辺の長さまで延長しなければならない。その場合、反
転層中を流れる正孔の速度に制限され、スイッチング時
間が長くなる。

【０００５】次に、第２の従来例として、公開特許公報
（特開昭５７−１７２７６５号「静電誘導サイリス
タ」）に開示されたものを紹介する。図２３に前記公開
公報を参照して素子の断面図を示す。図２３にはこの構
造がＵ字型絶縁ゲートを応用した素子であることを理解
しやすくするために、前記公開公報に記載されていた構
造の３単位分を図示している。まず構造を説明する。図
中、番号６１はｐ+型アノード領域、６２はｎ-型ベース
領域、６３はｎ+型カソード領域、６８はｐ+型のゲート
領域である。６４は絶縁膜であり、前記ｎ-型ベース領
域６２、ｎ+型カソード領域６３、ｐ+型ゲート領域６８
に接している。７１はアノード電極、７３はカソード電
極で、それぞれｐ+型アノード領域６１、ｎ+型カソード
領域６３とオーミックコンタクトしている。６５はゲー
ト電極で、ｐ+型ゲート領域６８とオーミックコンタク
トしていると共に絶縁膜６４とも接している。すなわ
ち、この素子構造は「表面から掘り込まれた溝の中に絶
縁ゲートが形成され、さらにその溝の底部においてゲー
ト電極６５がｐ+型ゲート領域６８とつながってい
る」、という構造をなしている。またｎ-型ベース領域
６２のうち、隣合う絶縁ゲートに挾まれた領域を「チャ
ネル領域」と呼ぶことにする。

【０００６】次に動作を説明する。カソード電極７３は
接地（０Ｖに）され、アノード電極７１には正の電位が
印加される。素子のオフ状態は、ゲート電極６５に負電
位を印加し、カソード領域前面のチャネル領域に空乏層
を形成することによって保たれる。すなわち、この素子
も第１の従来例と同様、ノーマリ・オン特性の素子であ
る。素子をオン状態に転ずるには、ゲート電極６５に正
の電位を印加する。すると、ベース領域中の空乏層は消
失して電流路が開くとともに、絶縁ゲートの界面には電
子による蓄積層が瞬時に形成され、カソード領域前面の
ポテンシャルを下げ、素子のターン・オンを促進する。
この効果を得るためには、絶縁ゲートと主電流経路との
距離はキャリアの拡散長以内であることが望ましい。ま
た、この蓄積層は導電率が高いので、ゲート電流が素早
く流れるという利点もあり、ターン・オン時間は、この
機構を持たない静電誘導サイリスタより速くなる。ひと
たび、ターン・オンすれば、ゲート電位を解除してもオ
ン状態は持続する。また、ターン・オフはゲート電極に
負電位を印加し、ベース領域６２内の少数キャリアを吸
い出し、再びベース領域内に空乏層を形成することで達
成する。この素子の利点は、通常の静電誘導サイリスタ
に接合ゲートと連動した絶縁ゲートを付加したことによ
り、（１）ターン・オン時には絶縁ゲート界面に蓄積層
が形成されることでターン・オン時間が短くなる、
（２）ターン・オフ時には絶縁膜近傍に空乏層が形成さ
れて電流をピンチオフしやすくなるのでターン・オフ時
間も短くなる、などである。しかし、上記の素子構造に
は以下のような困難な点がある。まず、第１にノーマリ
・オン型デバイスであること。第２に、基本的にサイリ
スタなので制御電極に積極的に遮断信号を与えなけれ
ば、素子をオフできない。さらに第３に図２３の構造で
は溝の中にゲート絶縁膜を形成し、さらにその底部にｐ
+型ゲート領域とのコンタクト穴を形成しなければなら
ない。素子に充分なブロッキング・ゲインを持たせるた
めには、絶縁ゲートを形成する溝の深さは数μｍ必要で
あるが、溝の幅を図２３に示すよりも遥かに広く取った
としても、このような凹凸の底部にコンタクト穴を形成
することは難しい。特に電流容量を増やすために、パタ
ーンを微細化しようとすると、平凡なフォト・エッチン
グ技術では困難になってくる。

【０００７】最後に第３の従来例として、Ｕ字型ＩＧＢ
Ｔを紹介する。これは、例えばＩＥＥＥトランザクショ
ン・オン・エレクトロン・デバイセズ（“500-V n-Chan
nelInsulated-Gate Bipolar Transistor with a Trench
Gate Strucuture", H. R.CHANG, B. JAYANT. BALIGA,
IEEE TRANSACTION ON ELECTRON DEVICES. VOL.36,NO.9,
SEPTEMBER 1989）に記載されている。図２４は上記従
来例の断面構造図である。まず構造を説明する。図中、
４０はｐ+型コレクタ領域、４１はｎ型ドリフト領域、
４２はｐ型ベース領域、４３はｎ+型エミッタ領域、４
８はｐ+型のコンタクト領域である。また、４４は絶縁
膜、４５は導電性多結晶半導体からなるゲート電極、４
６は層間絶縁膜である。以下、これら４４、４５、４６
を併せて「絶縁ゲート」４７と呼ぶことにする。絶縁ゲ
ート４７は基板の表面から側壁を垂直に掘り込まれた溝
の内部に形成されており、底部はｎ型ドリフト領域４１
に達している。５０はコレクタ電極となる金属膜で、ｐ
+コレクタ領域４０とオーミックコンタクトしている。
５３はエミッタ電極となる金属膜で、ｎ+型エミッタ領
域４３ならびにｐ+型コンタクト領域４８とオーミック
コンタクトしている。なお図２４中で、絶縁ゲート近傍
に破線で示した領域ｃｈはチャネルである。

【０００８】次に動作を説明する。エミッタ電極５３は
接地（０Ｖに）され、コレクタ電極５０には正の電位が
印加される。この素子構造はノーマリ・オフ構造で、ゲ
ート電極が０Ｖの状態ではチャネルが閉じていて主電流
は流れない。素子をオン状態に転ずるには、ゲート電極
に然るべき正の電位を印加して、絶縁ゲート界面に伝導
電子による反転層を形成してチャネルｃｈを開き、ｎ+
型エミッタ領域４３からｎドリフト領域４１へ電子を流
す。すると、ｐ+型コレクタ領域４０からもｎ型ドリフ
ト領域４１へ正孔が注入される。そして、耐圧を保持す
るために不純物濃度を低くつくられていたｎ型ドリフト
領域４１は伝導度変調され、低い抵抗で主電流が流れる
ようになる。ドリフト領域４２に注入された正孔はドリ
フト領域内で対消滅するか、もしくはｐ型ベース領域か
らｐ+型コンタクト領域を通ってエミッタ電極へと流れ
る。素子をオフ状態に転ずるにはゲート電位を０Ｖにす
ればよい。するとチャネルｃｈが閉じ、電子電流の供給
が止まるのでｐ+型コレクタ領域からの正孔の注入も止
み、電流は流れなくなる。この素子の利点は、（１）ノ
ーマリ・オフ特性をもち、前述の二つの従来例よりは取
扱い上の安全性を確保できる、（２）基本的な駆動に負
電源を必要としない、（３）電圧制御型デバイスであ
り、入力インピーダンスが高い、（４）電流容量を増や
すためのパターンの微細化を阻む構造的要因がない、な
どである。しかし、この素子にも以下のような限界があ
る。まず、図２４を見ると、この構造は、ｐ+型コレク
タ領域４０、ｎ-型ドリフト領域４１、ｐ型ベース領域
４２、ｎ+型エミッタ領域４３により、ｐｎｐｎサイリ
スタを寄生素子として持つ。すなわち通常はゲート電位
の変化に連動して主電流量が変化するが、急激なコレク
タ電位の変化や正孔の過剰供給が発生すると、この寄生
サイリスタが作動して、ゲート電極は制御能力を失う可
能性がある。また、この素子構造は主電流経路に順バイ
アスのｐｎ接合を有するので、コレクタ電位が０.７Ｖ
以下では電流が流れない。すなわち、低オン抵抗化に原
理的な限界を持っている。このことは、前記図２３に示
した第２の従来例の構造においても同様である。

【０００９】

【発明が解決しようとする課題】上記のように、第１の
従来例では、極めて低いオン抵抗が得られるが、チップ
を大容量化・高耐圧化できないという欠点を持ってい
る。またノーマリ・オン型であって取扱に注意を要する
という問題もある。また、第２の従来例では、高耐圧化
には問題ないが、大容量化するための微細化に適さない
構造であり、かつ素子の構造上、低オン抵抗化に限界が
あると共に、ノーマリ・オン型であって取扱に注意を要
するという問題がある。また、第３の従来例では、電圧
制御型であり、ノーマリ・オフ特性を持つという利点を
有するが、素子の構造上、低オン抵抗化に限界があると
共に、寄生素子の存在によって電流制御能力を失うおそ
れがある、という問題を有している。上記のごとき従来
技術の問題を解決するため、本出願人は、ノーマリ・オ
フ型で、制御性に優れ、オン抵抗の低い新規なトランジ
スタを開発し、既に出願（特願平５−３３４１９号）し
ている。

【００１０】本発明は、上記の本出願人による先行技術
をさらに改良し、ノーマリ・オフ型で、制御性に優れ、
オン抵抗が低く、ホットキャリアによる特性の変動や劣
化が少なく、かつスイッチング速度の速い半導体装置を
提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、基板であるコレクタ領域（例え
ばｎ型）の表面に同じ導電型のエミッタ領域を設け、さ
らに例えばＵ字型をした固定絶縁電極を、同じ導電型の
エミッタ領域を挾み込むように配置する。この固定絶縁
電極間がチャネル領域となる。この固定絶縁電極はエミ
ッタ電極と同電位に保たれていて、かつ隣接するコレク
タ領域ならびにチャネル領域に空乏層を形成するような
性質を有する材料、例えばｐ型多結晶半導体からなるも
のである。さらに、コレクタ領域と固定絶縁電極の絶縁
膜とに接し、エミッタ領域には接しない反対導電型のイ
ンジェクション領域を設けた。すなわち、デバイスの遮
断時は、固定絶縁電極のつくる空乏層によってチャネル
領域内に多数キャリア（ここでは伝導電子）に対するポ
テンシャル障壁が形成され、エミッタ領域とコレクタ領
域とは電気的に遮断される。また導通時には、外部から
インジェクション領域に適当な所定の電圧を印加し、イ
ンジェクション領域が接している固定絶縁電極の絶縁膜
界面に少数キャリア（ここでは正孔）を導入して反転層
を形成させることで、固定絶縁電極のｐ型多結晶半導体
からｎ型のチャネル領域への電界を遮蔽して空乏層を後
退させることで、多数キャリアに対するポテンシャル障
壁を取り払ってチャネルを開く。さらにはインジェクシ
ョン領域からコレクタ領域へ正孔を注入することで、コ
レクタ領域の伝導度を向上させるものである。さらに、
このインジェクション領域は、上記固定絶縁電極の先端
部の絶縁膜とコレクタ領域との界面まで伸びており、固
定絶縁電極の先端部すなわち溝の底面近傍部分を囲むよ
うに形成されている。なお、この伸びた部分は、図１ま
たは図２に示すように、固定絶縁電極の幅よりもはみ出
していても良いし、或いは図１０に示すように固定絶縁
電極の幅に収まるように形成してもよい。また、上記イ
ンジェクション領域とオーミックコンタクトする制御電
極が設けられ、この制御電極を介してインジェクション
領域に電圧を印加する。なお、上記のコレクタ領域は、
例えば後記図１におけるコレクタ領域２に相当し、同じ
くエミッタ領域はエミッタ領域３に、固定絶縁電極は固
定絶縁電極６に、インジェクション領域はｐ型のインジ
ェクション領域８に、インジェクション領域のうち固定
絶縁電極の先端部まで伸びた部分はインジェクション領
域８′に相当する。また制御電極は図５のゲート電極１
８（図１では端子Ｇのみを表示）に相当する。

【００１２】

【作用】エミッタ電位に固定されている固定絶縁電極の
周辺のチャネル領域には、固定絶縁電極材料との仕事関
数差によって空乏層が形成され、これによってチャネル
領域は空乏化されてエミッタ領域とコレクタ領域とは電
気的に遮断されている。また、固定絶縁電極はコレクタ
電位が上昇しても、コレクタ電界でチャネルが開かない
ような構造となっている。すなわち素子構造は初めから
遮断状態である。しかし、コレクタ領域内の空乏層から
励起される少数キャリアは、絶縁膜界面に溜って、その
ままではチャネル領域の空乏層を後退させて主電流がリ
ークしてしまうが、チャネル領域とは反対導電型のイン
ジェクション領域が絶縁膜界面と接し、さらにインジェ
クション領域は制御電極ともオーミックコンタクトして
いるので、制御電極が接地状態の時には、絶縁膜界面の
少数キャリアはインジェクション領域を介して制御電極
に流れ出ることで、絶縁膜界面の電位は上昇せず、素子
は遮断状態を保つ。一方、制御電極に正電位を印加する
と、逆に少数キャリアが絶縁膜界面に流れ込んで界面の
電位を上昇させ、空乏層が後退してチャネル中央部に中
性領域が現われて電流が流れる。さらに注入電位が所定
値以上になると、インジェクション領域とチャネル領域
によるｐｎ接合が順バイアスされ、少数キャリアがチャ
ネル領域ならびにコレクタ領域に注入されて伝導度変調
されるために、主電流は低いオン抵抗で流れることにな
る。この時、絶縁膜界面は導電路としてチャネル領域全
体に少数キャリア電流を運ぶ働きをする。ターン・オフ
するためには、制御電極の電位を接地もしくは逆電位に
する。本発明においては、素子構造が微細であり、チャ
ネル領域の電位が直接に制御電極電位と連動する機構に
なっていることから、単体バイポーラトランジスタより
も大きなｈ_FEを期待することができる。そしてオン抵抗
が低く、少ないベース電流で多くの主電流を制御するこ
とができる。また、インジェクション領域が固定絶縁電
極の先端部の絶縁膜とコレクタ領域との界面まで伸びて
おり、固定絶縁電極の先端部を囲むように形成されてい
るため、固定絶縁電極の先端部の絶縁膜が直接にコレク
タ領域と接しないので、絶縁膜をホットキャリアから保
護することが出来、ホットキャリアによる特性の変動や
劣化が小さくなる。また、少数キャリアの供給・排除が
速やかになるので、スイッチング速度が速くなり、かつ
チャネルの遮蔽効果が大きくなるので、チャネル長を短
くすることが出来る。

【００１３】

【実施例】以下、本発明を実施例によって詳細に説明す
る。図１〜図５は、本発明の第１の実施例である。図１
は素子の基本構造を説明するための斜視図、図２は図１
の前面と同じ部分を示す断面図、図３は素子の表面図
で、この図３と上記の図１においては表面の電極（金属
膜）を除いた様子を示している。すなわち、図３は図２
中の線分Ａ−Ａ′を含んで紙面に垂直に切った断面を示
す。逆に図２は図３中の線分Ａ−Ａ′を通って紙面に垂
直な平面で切った断面図である。また、図４は図３中の
線分Ｂ−Ｂ′を通って紙面に垂直な平面で切った断面図
であり、図２の場合と同様に、図４における線分Ｂ−
Ｂ′で切った断面図が図３に相当する。また、図５は図
３のＤ−Ｄ′断面図である。なお、この実施例では半導
体をシリコンとして説明する。次に、素子の構造を説明
する。まず図１〜図５中において、１は基板であるｎ+
型基板領域、２はｎ型コレクタ領域、３はｎ+型エミッ
タ領域である。また、４はＭＯＳ型電極であり、高濃度
のｐ型多結晶半導体からなり、かつ後述するエミッタ電
極とオーミックコンタクトしていて、電位が固定されて
いる。また、５はＭＯＳ型電極４とコレクタ領域２とを
絶縁する絶縁膜である。この４と５を併せて「固定絶縁
電極」６と呼ぶことにする。この固定絶縁電極６は、素
子表面から側壁が垂直に掘られた溝の中に形成されてい
る。ｎ型コレクタ領域２のうち、この固定絶縁電極６に
挾まれた領域を「チャネル領域」７と呼ぶことにする。
このチャネル領域７は、絶縁膜５を介して隣接するＭＯ
Ｓ型電極４が高濃度のｐ型半導体であるため、仕事関数
差によって形成された空乏層によって、チャネル領域に
は伝導電子に対するポテンシャル障壁が形成されてい
て、エミッタ領域３とコレクタ領域２とは、このままで
は電気的に遮断された状態となっている。また、１１は
コレクタ電極であり、ｎ+型基板領域１とオーミックコ
ンタクトしている。１３はエミッタ電極であり、エミッ
タ領域３とＭＯＳ型電極４にオーミックコンタクトして
いる。すなわち、ＭＯＳ型電極４の電位はエミッタ電極
１３の電位に固定されている。また図中、Ｈをチャネル
厚み、Ｌをチャネル長と呼ぶ。また、８はｐ型のインジ
ェクション領域であり、８′はインジェクション領域８
のうちの固定絶縁電極６の先端部を包み込んで接する部
分である。この８′は図１に示すように固定絶縁電極６
の幅からはみ出していてもよいし、或いは図１０に示す
ようにはみ出してなくてもよい。また、１８はインジェ
クション領域８にオーミックコンタクトする制御電極で
あり、以後「ゲート電極」と呼ぶ。また、図３に示すよ
うに、この実施例では固定絶縁電極６はストライプ状を
なしており、その両端はインジェクション領域８に接し
ている。このように固定絶縁電極６とインジェクション
領域８に囲まれたチャネル領域７は、ひとつの単位セル
を形成しており、図２にはこのセル４単位分が示されて
いる。なお、「チャネルの状態によって電流を遮断、も
しくは電流量を制御しうる」という条件を満たしていれ
ば、単位セルを構成する固定絶縁電極の形状、エミッタ
領域の形状などは任意である。また、チャネルの形状は
折れ曲がっていたり、湾曲していたり、枝を持っていて
もよい。また、図４において、破線は固定絶縁電極６の
存在を示し、９は層間絶縁膜である。また、図５にはｐ
型のインジェクション領域８と８′との関係を示してい
る。なお、本実施例においては、断面図における固定絶
縁電極６の絶縁膜５の角部、および表面図における絶縁
膜５の角部は角張って描いてあるが、これらは模式図で
あり、実際には丸みを帯びていてもよい。電界集中を抑
制するためにこれら角部に丸みを持たせることは、広く
一般に採用されていることである。

【００１４】次に、動作を説明する。この素子において
は、エミッタ電極１３は接地（０Ｖ）、コレクタ電極１
１には正の電位を印加して用いる。まず、遮断状態につ
いて説明する。ゲート電極１８が接地状態の時、素子は
遮断状態である。先にも述べたように、ＭＯＳ型電極４
が高濃度のｐ型半導体から出来ており、かつエミッタ電
極電位に固定されていることから、固定絶縁電極６の周
辺には空乏層が形成され、チャネル領域７は空乏化され
てエミッタ領域３とコレクタ領域２は電気的に遮断され
ている構造になっている。通常、このようなＭＯＳダイ
オード的な構造では、逆バイアスを印加してもコレクタ
領域中の空乏層で発生したキャリアが絶縁膜５界面に溜
って反転層を形成し、空乏層は広がらずに絶縁膜５界面
の電位が上昇する。しかし、この構造ではその絶縁膜５
が、接地されたｐ型のインジェクション領域８および
８′に接しているので、空乏層で発生したキャリアは絶
縁膜５界面に到達するが、すぐにインジェクション領域
８、８′を通って素子の外に排除される。すなわち、絶
縁膜５界面の電位は上昇せずに固定されていて、空乏層
は逆バイアス電圧にしたがって広がる。

【００１５】このデバイスがノーマリ・オフ構造を持つ
ためにチャネルの構造が満たさなければならない条件が
２つある。まず、その１つはチャネル厚みと不純物濃度
との関係である。図６は図２中のチャネル領域の中央付
近である線分Ｃ−Ｃ′に沿ったチャネル領域のポテンシ
ャル分布を計算した図である。図６の縦軸はフェルミ準
位を基準としたエネルギーバンドの中心のポテンシャル
である。以下、「フェルミ準位を基準としたエネルギー
バンドの中心のポテンシャル」を単に「ポテンシャル」
と呼ぶことにする。ここでは、ＭＯＳ型電極４のビルド
インポテンシャルを０.６ｅＶとし、絶縁膜５は二酸化
珪素で、厚さは１００ｎｍとして計算した。また、両端
の破線は、絶縁膜中の電位分布を示す補助線である。ま
た、中央部の一点鎖線はチャネル領域７の半導体の中性
状態におけるポテンシャルの位置である。図６におい
て、インジェクション領域８の電位Ｖ_jが０Ｖの状態で
は、チャネルの全域はポテンシャルが正であり、チャネ
ル領域７には伝導電子は存在しない。この条件を満たす
ために、チャネル領域７の不純物濃度Ｎ_D、チャネル厚
みＨ、絶縁膜厚ｔ_oxは次の式を満たさなければならな
い。まず、ＭＯＳ型電極４の持つビルドインポテンシャ
ルをＰ、チャネル領域の半導体と絶縁膜５との界面のポ
テンシャルをＱとすると、絶縁膜中の電界強度Ｅ_oxは一
定であり、下記（数１）式で示される。

【００１６】

【数１】

【００１７】一方、チャネル領域７は遮断状態では全域
が空乏化しているので、その電位分布Ｖ_chは下記（数
２）式のような２次曲線でほぼ近似することが出来る。

【００１８】

【数２】

【００１９】ただし、上記（数２）式において、ｑは単
位電荷、ε_siはチャネル領域の半導体の誘電率、ｘはチ
ャネルのＣ−Ｃ′断面の中央、すなわち図６の横軸の中
央から絶縁膜方向に測った距離、Ｒはポテンシャルの最
低点である。また、チャネル領域７と絶縁膜５との界面
のポテンシャルＱは、下記（数３）式で示される。

【００２０】

【数３】

【００２１】また、この点における電界Ｅ_siは、下記
（数４）式で示される。

【００２２】

【数４】

【００２３】さらに、界面では電束が一致していなけれ
ばならないから、下記（数５）式を満足しなければなら
ない。 ε_oxＥ_ox＝ε_siＥ_si …（数５）ＭＯＳ型電極４のビルドインポテンシャルを０.６ｅ
Ｖ、チャネル領域７のポテンシャルの最小値Ｒを、制御
信号のノイズなどで簡単にチャネルが開かないように
０.３ｅＶとし、前記の（数１）式〜（数５）式を満足
するようなチャネル領域７の不純物濃度Ｎ_D、絶縁膜厚
ｔ_ox、チャネル厚みＨの関係を示したものが図７であ
る。なお、図７では、絶縁膜厚ｔ_oxが５０ｎｍの場合と
１００ｎｍの場合の曲線を示してあるが、各線の左下の
領域がこのデバイスの満たすべき条件となる。例えば、
上記２つの絶縁膜厚の何れの場合でも、不純物濃度Ｎ_D
＝１×１０¹⁴／ｃｍ³、チャネル厚みＨ＝２μｍは適当
な条件である。

【００２４】次に、デバイスがノーマリ・オフ特性を持
つための２つの目の条件として、チャネル厚みＨとチャ
ネル長Ｌが満たさなければならない条件がある。図８
は、チャネル領域７のポテンシャル分布を数値計算した
結果である。ベースとなる平面は、図２のチャネル領域
７のエミッタ界面側からチャネル中央部を眺めたもので
あり、縦軸はポテンシャルを示している。図８において
は、等ポテンシャル線を示しているが、図の手前にある
エミッタ領域（図示せず）の影響によってチャネル領域
７のポテンシャルが引き下げられている様子が判る。ま
た、側面は絶縁膜との界面であり、図の奥の面は図２の
線分Ｃ−Ｃ′に一致していて、そこにおけるポテンシャ
ル分布はエミッタ領域３の影響を受けておらず、図６の
Ｖ_j＝０の曲線と同等のものとなっている。図７の条件
を満足する何点かの設定で同様の数値計算を行なった結
果、チャネル領域７のエミッタ端部におけるポテンシャ
ル低下の影響は、チャネル長方向にほぼチャネル厚みの
１〜１.５倍のところまでに止まることが判った。一
方、チャネル領域７のコレクタ領域２に面している部分
において、コレクタ電界によってチャネルポテンシャル
が引き下げられる影響もほぼこれと同様であるとして、
チャネルがノーマリ・オフ特性、すなわちコレクタ電界
が上昇してもその影響でチャネルが開かないための条件
は、（チャネル長Ｌ）／（チャネル厚みＨ）の比が２〜
３以上であることになる。例えば、チャネルの不純物濃
度が１×１０¹⁴／ｃｍ³、すなわち比抵抗が約４０Ω−
ｃｍであり、絶縁膜厚が１００ｎｍ以下である場合、チ
ャネル厚みＨを２μｍとすれば、チャネル長は６μｍあ
れば十分である。例としてチャネル厚みＨを２μｍとす
れば、エミッタ領域３の存在によってチャネル領域７内
の電界が歪められる効果はチャネル長方向におよそ２μ
ｍである。また、固定絶縁電極６の先端部を包むインジ
ェション領域８′が図１０に示すように固定絶縁電極６
の幅よりはみ出していない場合には、コレクタ電界がチ
ャネル領域７内の電界を歪める効果はやはりチャネル長
方向に２μｍ程度である。しかし、インジェション領域
８′が図１に示すように固定絶縁電極６の幅よりはみ出
している場合には、隣合うインジェクション領域８′の
間の距離が例えば１μｍとなっていれば、コレクタ電界
がチャネル領域７に影響する距離もおよそ１μｍで済
む。したがって、余裕を見込んでも図１０の場合でチャ
ネル長は６μｍ、図１の場合なら４μｍあれば、どんな
にコレクタ電界が強くなってもチャネルは開かない。こ
の条件においてはチャネル領域７を完全に空乏化しうる
ように、チャネル領域７の比抵抗は１０Ω−ｃｍ以上必
要である。上記のように、インジェション領域８′を設
けることによってチャネル遮蔽効果が大きくなり、チャ
ネル長を短くすることが出来る。コレクタ電界が強まる
と、空乏層から僅かであるが正孔が発生する。この正孔
はチャネル付近に到達して絶縁膜５界面を反転層となっ
てインジェクション領域８に流れるか、もしくはインジ
ェクション領域８′に入って速やかにゲート電極へと流
れる。さらに、インジェクション領域８′は、固定絶縁
電極６の先端部を覆っているので、ホットキャリアから
絶縁膜５を保護するという作用もある。そのため、ホッ
トキャリアによる特性の変動、劣化が少ない。またイン
ジェクション領域８′の濃度は、絶縁膜５の界面付近で
最も濃くなっており、縮退に近いほど濃い方がよい。

【００２５】次に、遮断状態から導通状態に転ずる機構
について説明する。前記図６に示したチャネル領域のポ
テンシャル分布図において、ゲート電位ＶＧが０Ｖ、す
なわち遮断状態では、チャネルの全域はポテンシャルが
正であり、チャネル領域７に伝導電子は存在しない。ゲ
ート電極１８にわずかに正電位（ＶＧ＝０.３ｅＶ）を
印加すると、チャネルの中央付近のポテンシャルは０ｅ
Ｖ以下になり、伝導電子が存在しうるようになる。この
ようにゲート電位を上げることでチャネル領域７のポテ
ンシャルが下がるのは、遮断状態の時とは逆に、電位の
高いｐ型のインジェクション領域８から絶縁膜５界面の
反転層に正孔が流れ込んで、チャネル領域７に対するＭ
ＯＳ型電極４からの電界を遮蔽するからである。このよ
うにゲート電極１８に正電位を印加すると空乏層が後退
し、チャネル中央部に中性領域が現われて電流が流れ
る。さらにゲート電位が０.５ｅＶ以上になると、ポテ
ンシャルもこの一点鎖線より低くなって、チャネル領域
７内のバンドの形状は平坦になってゆく。これはｎ型コ
レクタ領域２とインジェクション領域８との間の接合が
順バイアス状態になり、コレクタ領域全域が高水準注入
状態になるためである。このとき、正孔は直接にインジ
ェクション領域８を伝って絶縁膜５界面からもコレクタ
領域へ供給される。このとき、インジェクション領域
８′は正孔を速やかにチャネルへ供給する機能を果たし
ている。この条件において、絶縁膜５界面とインジェク
ション領域８′は極めて伝導度の高い導電路として正孔
電流は運ぶ働きをする。この段階になるとコレクタ電流
の制御はゲートの電位よりは電流に注目した方が理解し
やすい。すなわち、コレクタ領域２に注入される正孔電
流によってコレクタ領域２の導電率が制御され、主電流
が制御される。また導通状態において、チャネル領域７
への正孔の供給は、固定絶縁電極６の界面からのものが
支配的でインジョクション領域８、８′から直接にチャ
ネル領域７へ供給される量の少ない方がチャネル領域７
の導電率の不均一性がなくてよい。そのために、エミッ
タ領域３とインジェクション領域８との間の距離（図３
のＤ）は、チャネル厚みＨ以上であることが望ましい。

【００２６】次に、導通状態から遮断状態に転ずる機構
を説明する。ターン・オフするためには、ゲート電位を
接地（０Ｖに）、もしくは負電位にする。するとコレク
タ領域２およびチャネル領域７に大量に存在していた正
孔は消滅するか、もしくはインジェクション領域８、
８′を通って排除され、再びチャネル領域７が空乏層で
満たされるようになる。ここで固定絶縁電極６の底部に
あるインジェクション領域８′は、余分なキャリアを速
やかに排除する機能を果たしている。このターンオフの
機構はバイポーラトランジスタと同様である。

【００２７】上記のように、インジェクション領域８′
は正孔を速やかにチャネルへ供給する機能や余分なキャ
リアを速やかに排除する機能を有しているので、インジ
ェクション領域８′を設けることによってスイッチング
速度が速くなる。なお、図４では、インジェクション領
域８の深さが固定絶縁電極６より深く描かれている。こ
のような構造の方がゲート電極１８に負電位を印加して
ターンオフを速く行なうことができる。しかし、インジ
ェクション領域８の深さが固定絶縁電極６よりそれほど
大きくなくてもデバイスとしては機能する。

【００２８】次に、図９は、本実施例の素子の電圧・電
流特性曲線を示す特性図である。図９に示すように、電
圧・電流曲線は原点から直線的に立ち上がる。これは単
体バイポーラトランジスタの特性に類似している。しか
し、図１の構造にはバイポーラトランジスタのようなベ
ース領域が存在しないので、電流・電圧特性に飽和特性
が存在しない。よって電流曲線はコレクタ電圧が低い条
件でも、ゲート電流によって変動する。電流量がコレク
タ電位の上昇と共に飽和するのは、コレクタ電位が高く
なると殆ど正孔がチャネル領域７のみに存在し、コレク
タ領域２には空乏層が広がって電子電流がピンチオフ状
態になるためである。また、注入した正孔電流によって
コレクタ電流が決まることから、バイポーラトランジス
タと同様のｈ_FE（直流電流増幅率）を定義することがで
きる。この素子では、素子構造が微細であり、チャネル
領域７の電位が直接ゲート電位と連動する機構になって
いることから、単体バイポーラトランジスタよりも大き
なｈ_FEを期待することができる。

【００２９】次に、図１の構造の製造方法を説明する。
図１１〜図１６は本実施例の製造工程の一実施例を示す
斜視図である。まず、図１１に示すように、基板である
ｎ+型領域１の表面に、エピタキシャル成長によってｎ
型コレクタ領域２を形成する。さらにその表面にエミッ
タ領域３となるｎ+型領域と、インジェクション領域８
となるｐ型領域を形成する。次に、図１２に示すよう
に、表面にマスク材１００を形成し、固定絶縁電極用の
溝を形成するためのパターンを形成する。これを異方性
ドライエッチングによってエッチングし、図１３に示す
ように、側壁がほぼ垂直な溝を掘る。次に、図１４に示
すように、溝の内壁を酸化して絶縁膜５を形成し、イン
ジェクション領域８′用のイオン注入を施す。そしてＭ
ＯＳ型電極４となる高濃度のｐ型ポリシリコン４′を堆
積させる。次に、図１５に示すように、溝の中にのみｐ
型ポリシリコンが残るようにエッチングする。次に、図
１６に示すように、マスク材１００を除去し、層間絶縁
膜と電極を形成することにより、図１の構造を形成する
ことが出来る。なお、図１６では素子動作を理解しやす
くするために、電極端子ＥおよびＧを模式的に描いてい
る。なお、ゲート電位が遮断状態のとき、コレクタ電界
によってチャネルが開かないという条件を満たすなら
ば、ＭＯＳ型電極４はエミッタ電極３と同じ金属によっ
て形成しても構わない。また、図１４の工程において、
イオン注入するまえに、図１７に示すように、窒化珪素
膜などによるサイドウォール１０１を形成しておくと、
イオン注入した不純物が拡散したとき、インジェクショ
ン領域８′の大きさが固定絶縁電極６の幅よりはみ出さ
ないように形成することができる。このようにすれば図
１０の構造を形成することが出来る。なお、以上の説明
では、基板はすべてｎ型半導体として説明したが、全て
の不純物のタイプが逆であっても、この構造は機能す
る。

【００３０】次に、本発明と従来例との相違についてま
とめて説明する。まず、本発明と第１の従来例（図１８
〜図２０）との違いであるが、第１の従来例では、絶縁
電極（ＭＯＳゲート９５）の電位は可変であり、絶縁電
極電位を正にすることで絶縁膜界面に電子の蓄積層を形
成して低いチャネル抵抗を実現するなどのように、絶縁
電極を制御電極として用いている。一方、本発明では、
絶縁電極（固定絶縁電極６）はエミッタ電位に固定され
ており、基本的に制御電極ではない。この点が決定的に
異なっている。また、第１の従来例では、ノーマリ・オ
ン型デバイスであり、主電流を遮断するためには、積極
的に接合ゲート９８ならびにＭＯＳゲート９５に負電位
を印加しなければならなかった。しかし、本発明の装置
はノーマリ・オフ型デバイスであり、それ以外では有り
得ない。したがってオフ状態を保つためには、ゲート電
極１８は、エミッタ領域３と同電位、すなわち接地電位
で構わない。また、本発明においては、インジェクショ
ン領域８が絶縁膜５の界面に接していることが必須であ
り、これによって絶縁膜５界面の電位をゲート電極１８
の電位によって積極的にコントロールする。これに対し
て第１の従来例における接合ゲート９８は、デバイスの
オン状態には何ら寄与していない。第１の従来例の文献
に記載されている限りでは、ｐ型領域８８は絶縁膜８４
と離れており、たとえ接合ゲート９８の電位を正にして
も、それによって絶縁膜界面の状況を制御することは出
来ない。そして本発明のデバイスのオン状態は、インジ
ェクション領域からの少数キャリアを供給することによ
ってチャネルを開き、またコレクタ領域ならびにチャネ
ル領域の伝導度を変調する。これに対して第１の従来例
においては、たとえ接合ゲート９８に正電位を与え、少
数キャリアの注入を行なっても、モノポーラの主電流を
低オン抵抗で流すために不純物を濃く含んだチャネル領
域８２の伝導度には、殆ど影響を与えることが出来な
い。このように第１の従来例がモノポーラデバイスであ
るのに対し、本発明がバイポーラデバイスである点も明
確に異なっている。また、本発明では、絶縁膜５とｎ+
領域１とは離れているので、素子の高耐圧化が可能であ
る。

【００３１】次に、第２の従来例（図２３）との相違を
説明する。第２の従来例では、ｐ型領域が絶縁電極の底
部に位置していることは同じである。しかし、第２の従
来例ではｐ型領域と絶縁電極とが接続されているのに対
し、本発明では両者はコンタクトしておらず、絶縁電極
電位は固定電位であり、ｐ型のインジェクション領域の
みが制御電極として働くところが明白に異なっている。
本発明ではこのように絶縁電極の底部にコンタクト穴を
設ける必要もないので、パターン微細化に関して従来例
のような制限はない。また、この第２の従来例では主電
流路にｐｎ接合を持っていたので、主電流端子間電圧が
およそ０.７Ｖ以上にならなければ満足な電流は流れな
い。しかし、本発明にはそのようなｐｎ接合がないの
で、図９の電流・電圧特性の原点付近では、特性曲線が
直線的に立ち上がる。

【００３２】次に、第３の従来例（図２４）との相違を
説明する。第３の従来例においては、絶縁電極（ゲート
電極４５）が電位可変な制御電極であり、接合領域（ｐ
型ベース領域４２）の電位が固定されているのに対し、
本発明では、逆に、接合領域（インジェクション領域
８）が電位可変の制御電極であり、絶縁電極（ＭＯＳ型
電極４）の電位が固定されていることが明確に異なる。
さらに、第３の従来例では、主電流経路が絶縁膜界面の
電子による反転層であるのに対し、本発明では、チャネ
ル中央部もしくはチャネル全域である点が異なる。ま
た、第３の従来例では、その伝導度変調機構が前記第２
の従来例と同様であり、本発明とは明確に異なってい
る。上記のように、第２、第３の従来例では、主電流経
路にｐｎ接合を有しているため、主電流端子間の電圧が
ほぼ０.７Ｖ以上にならなければ、満足な電流が流れな
いという特性が有る。しかし、本発明のデバイスでは、
そのようなｐｎ接合がないので、さらに低い電圧でも十
分な電流を流すことが出来る。

【００３３】

【発明の効果】以上説明したように本発明においては、
以下に示したような効果が得られる。

【００３４】（１）ノーマリ・オフ特性をもつ。（２）電流制御型の三端子素子である。（３）オン抵抗が低い。（４）少ない制御電流で大きな主電流を制御できる。（５）微細化（大容量化）・高耐圧化に適した構造であ
る。（６）寄生素子を持たない。（７）従来のＬＳＩ製造技術のみで実現が可能である。（８）ホットキャリアによる特性の変動、劣化が少な
い。（９）スイッチング速度が速い。

【図面の簡単な説明】

【図１】本発明の第１の実施例の斜視図。

【図２】本発明の第１の実施例の断面図。

【図３】本発明の第１の実施例における表面構造を示す
断面図。

【図４】図３のＢ−Ｂ′断面図。

【図５】図３のＤ−Ｄ′断面図。

【図６】第１の実施例におけるチャネル領域のポテンシ
ャル分布図。

【図７】チャネル領域の不純物濃度、絶縁膜厚およびチ
ャネル厚みの関係を示す図。

【図８】チャネル領域のポテンシャル分布図。

【図９】第１の実施例における電圧・電流特性曲線を示
す特性図。

【図１０】本発明の他の構造を示す一実施例の断面図。

【図１１】本発明の第１の実施例の製造工程の一部を示
す斜視図。

【図１２】本発明の第１の実施例の製造工程の他の一部
を示す斜視図。

【図１３】本発明の第１の実施例の製造工程の他の一部
を示す斜視図。

【図１４】本発明の第１の実施例の製造工程の他の一部
を示す斜視図。

【図１５】本発明の第１の実施例の製造工程の他の一部
を示す斜視図。

【図１６】本発明の第１の実施例の製造工程の他の一部
を示す斜視図。

【図１７】図１０の構造を形成する場合の製造工程の一
部を示す断面図。

【図１８】第１の従来例の平面図。

【図１９】第１の従来例の断面図。

【図２０】第１の従来例の他の断面図。

【図２１】第１の従来例を三端子素子として動作させた
場合の電流電圧特性図。

【図２２】第１の従来例を四端子素子として動作させた
場合の電流電圧特性図。

【図２３】第２の従来例の断面図。

【図２４】第３の従来例の断面図。

【符号の説明】

１…基板領域８、８′…インジェクショ
ン領域２…コレクタ領域９…層間絶縁膜３…エミッタ領域１１…コレクタ電極４…ＭＯＳ型電極１３…エミッタ電極５…絶縁膜１８…ゲート電極６…固定絶縁電極１００…マスク材７…チャネル領域１０１…サイドウォール

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 H01L 21/336 H01L 29/80 - 29/812 H01L 21/338

Claims

(57)【特許請求の範囲】

【請求項１】コレクタ領域である一導電型の半導体基体
の一主面に接して、同一導電型の島状のエミッタ領域を
１個または複数個有し、前記主面に、前記エミッタ領域を挟んで、溝を１個また
は複数個有し、前記溝の内部には絶縁膜によって前記コレクタ領域と絶
縁され、かつ、前記エミッタ領域と同電位に保たれた固
定絶縁電極を有し、前記固定絶縁電極は、前記絶縁膜を介して隣接する前記
コレクタ領域に空乏領域を形成するような性質を有する
導電性材料から成り、前記固定絶縁電極を取り囲む前記絶縁膜ならびに前記コ
レクタ領域に接して、前記エミッタ領域には接しない、反対導電型のインジェ
クション領域を有し、前記エミッタ領域に隣接する前記コレクタ領域の一部で
あって、前記固定絶縁電極によって挾み込まれ、前記イ
ンジェクション領域の電位が前記エミッタ領域の電位と
同電位に保たれている状態では、前記空乏領域の形成す
るポテンシャル障壁によって前記エミッタ領域と前記コ
レクタ領域とを電気的に遮断状態とするチャネル領域を
有し、かつ、前記インジェクション領域は、前記固定絶縁電極
の先端部すなわち前記溝の底面近傍部分における絶縁膜
と前記コレクタ領域との界面にも介在し、さらに、前記インジェクション領域とオーミックコンタ
クトする制御電極を有する、ことを特徴とする半導体装置。