CN209434191U - 沟槽型功率器件 - Google Patents

Abstract

本实用新型公开了一种沟槽型功率器件，该器件包括有若干个元胞，每个所述元胞包括：元胞沟槽、形成于所述元胞沟槽侧壁上的多晶硅层、以及填充在所述元胞沟槽内的填充金属层；其中，所述填充金属层、所述多晶硅层、以及所述元胞沟槽的内壁之间分别绝缘设置。通过在元胞沟槽的侧壁上形成多晶硅(栅)，形成多晶硅‑填充金属层‑多晶硅的复合结构，有利于改善器件使用过程中的Cgc反向电容，改善芯片开关特性，同时能降低开关损耗。

Description

沟槽型功率器件

技术领域

本实用新型涉及半导体的领域，具体而言，涉及一种沟槽型功率器件。

背景技术

业内人士都知道，沟槽功率器件具有高集成度、导通电阻低、开关速度快和开关损耗小的特点，被广泛应用于各类电源管理及开关转换电路中。随着我国对节能减排越来越重视，对功率器件的损耗及转换效率要求也越来越高。其中，导通损耗主要受导通电阻的影响，特征导通电阻越小，导通损耗越小；而开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，通过降低功率器件的功耗可以更加高效地使用能源。

在半导体功率器件的制备过程中，降低特征导通电阻通常有两种方法：一是通过提高单胞密度，增加单胞的总有效宽度。但是，单胞密度提高后，相应的栅电荷会增加，无法做到既降低导通电阻又降低栅电荷；二是通过提高外延片掺杂浓度、减小外延层厚度来实现，但会降低源漏极之间的击穿电压。

实用新型内容

本实用新型的目的是提供一种沟槽型功率器件，以降低开关损耗。

为此，在本实用新型中提供了一种槽型功率器件，包括有若干个元胞，每个所述元胞包括：元胞沟槽、形成于所述元胞沟槽侧壁上的多晶硅层、以及填充在所述元胞沟槽内的填充金属层；其中，所述填充金属层、所述多晶硅层、以及所述元胞沟槽的内壁之间分别绝缘设置。

优选地，所述元胞包括形成在所述多晶硅层与所述元胞沟槽侧壁之间的绝缘栅氧化层；以及形成在所述多晶硅层和所述填充金属层之间的绝缘氧化层。

优选地，所述填充金属层与源极金属层或漏极金属层直接接触。

优选地，所述元胞设置在半导体基板内，所述元胞包括与所述半导体基板导电类型相同和/或不同的掺杂区，所述掺杂区通过金属材料层与源极金属层或漏极金属层连接。

优选地，所述金属材料层与所述填充金属层绝缘间隔。

优选地，所述金属材料层与所述填充金属层之间通过绝缘栅氧化层绝缘设置。

优选地，所述金属材料层与所述填充金属层的材质相同。

优选地，所述元胞设置在半导体基板内，所述元胞沟槽的底部与所述半导体基板之间形成有阱区，且所述填充金属层与所述阱区之间绝缘设置。

应用本实用新型的沟槽型功率器件，通过在元胞沟槽的侧壁上形成多晶硅(栅)，形成多晶硅-填充金属层-多晶硅的复合结构，有利于改善器件使用过程中的Cgc反向电容，改善芯片开关特性，同时能降低开关损耗。

此外，通过在元胞单元下部形成阱区，使得在元胞沟槽内填充的填充金属层、氧化层和阱区形成场板结构，能够有效改善元胞沟槽底部电场聚集，有效压制底部电场，提高器件可靠性。

附图说明

图1为根据现有技术的沟槽型功率器件剖面图；

图2为根据本实用新型的一种沟槽型功率器件剖面图；

图3为根据本实用新型的沟槽型功率器件中元胞沟槽周围的电容分布图；

图4为根据本实用新型的另一种沟槽型功率器件剖面图；

图5为根据本实用新型的沟槽型功率器件中元胞沟槽周围的电场分布图；

图6为根据本实用新型的沟槽型功率器件的制备流程图

图7-15根据本实用新型的沟槽型功率器件的各步骤剖面图。

具体实施方式

下面结合具体实施例对本实用新型作进一步详细描述，但不作为对本实用新型的限定。

如图1所示，图1示出了一种根据现有技术的沟槽型功率器件剖面图，在图1所示的沟槽型功率器件中包括有若干个元胞，每个所述元胞包括：元胞沟槽和完整的填充在所述元胞沟槽内的多晶硅层33’；每个所述元胞还包括位于元胞沟槽外围的体区40’与掺杂区51’；其中所述多晶硅层33’上覆盖有绝缘氧化层34’，所述绝缘氧化层34’上方形成金属电极层70’。在图1所示的这种沟槽型功率器件中，位于元胞沟槽内部的多晶硅层33’与位于外围的半导体基板30’、体区40’、以及掺杂区51’之间会形成较大的反向电容，这些反向电容的存在将会在一定程度上限值开关特性的提升。

基于这种现状的存在，在实用新型的第一实施方式中，提供了一种沟槽型功率器件，如图2所示，该沟槽型功率器件包括第一金属电极层10、第一半导体类型的衬底20、第二半导体类型的衬底30、在第一半导体类型衬底20和第二半导体类型的衬底30之间存在第二半导体类型的缓冲层30a；在第二半导体类型的衬底30作为半导体基板中形成有若干个结构重复的元胞；其中在每个所述元胞包括：元胞沟槽31、形成于所述元胞沟槽侧壁上的多晶硅层33、以及填充在所述元胞沟槽内的填充金属层35；其中，所述填充金属层35、所述多晶硅层33、以及所述元胞沟槽31的内壁之间分别绝缘设置。

在沟槽型功率器件中，Cies、Coes和Cres是影响IGBT器件的开通和关断时间，以及开通和关断延迟时间，从而影响IGBT的开关损耗，Cies、Coes和Cres的计算公式如下：

Cies＝Cge+Cgc

Coes＝Cce+Cgc

Cres＝Cgc

如图3所示，图3为根据本实用新型的沟槽型功率器件元胞沟槽周围的电容分布图。由图3可以看出，Cgc(门极-集电极电容，也称为米勒电容)有效降低；而且在相同面积内，Cce(集电极-发射极电容)会相对减少。由此可推出Cies(输入电容)、Coes(输出电容)、Cres(米勒电容)都会降低，寄生电容降低，能有效降低开关损耗。此外，由图3还可以看出，在本实用新型沟槽型功率器件中元胞沟槽底部Cgc电容没有了，总的Cgc降低，减少开关损耗；同时在相同面积中，受工艺条件限制，此沟槽结构比常规沟槽结构设计宽，相比Cce电容也会减少。

如图2所示，所述元胞还包括形成在所述多晶硅层33与所述元胞沟槽31侧壁之间的绝缘栅氧化层32；以及形成在所述多晶硅层33和所述填充金属层35之间的绝缘氧化层34；其中绝缘栅氧化层32和绝缘氧化层34选择沟槽型功率器件所采用的常规材料即可，只要能够实现将所述填充金属层35、所述多晶硅层33、以及所述元胞沟槽31的内壁之间分别绝缘设置即可。

根据本实用新型所述的沟槽型功率器件，形成在元胞沟槽侧壁上的多晶硅层33的单侧厚度可以根据单个元胞的尺寸合理设置；优选地，所述多晶硅层33的单侧厚度为0.3μm-1.5μm。其中多晶硅层33的厚度是指垂直于元胞沟槽31侧壁方向的厚度。

根据本实用新型所述的沟槽型功率器件，只要在元胞沟槽31内填充所述填充金属层35即可在一定程度上实现本实用新型的目的，优选情况下，沿垂直于元胞沟槽31侧壁的方向，所述填充金属层35与单侧所述多晶硅层33的厚度比为10:1-1:1。

如图2所示，在每个元胞中包括形成在以第二半导体类型的衬底30中的体区40，所述体区40具有与第二半导体类型的衬底30不同的导电类型；在每个元胞中还包括形成在体区40中的第一半导体类型和/或第二半导体类型的掺杂区51、52(掺杂区也称为注入区)；其中，第一半导体类型和/或第二半导体类型的掺杂区51、52的部分表面裸露形成所述元胞的外露表面。其中，当体区40中同时存在第一半导体类型和/或第二半导体类型的掺杂区51、52时，第一半导体类型和/或第二半导体类型的掺杂区51、52部分交叠。其中，第二半导体类型的掺杂区52靠近所述元胞沟槽31的侧壁设置，更为优选地，所述第二半导体类型的掺杂区52的部分表面作为所述元胞沟槽31的侧壁。

如图2所示，在所述第二半导体类型的衬底30上形成有若干个元胞的表面上还形成有金属材料层60，每个元胞中的第一半导体类型和/或第二半导体类型的掺杂区51、52与所述金属材料层60直接接触。优选地，所述金属材料层60与填充金属层35之间绝缘设置；优选所述金属材料层60与填充金属层35之间通过绝缘栅氧化层32绝缘隔开。在本实用新型中金属材料层60和填充金属层35材质相同或不同；优选金属材料层60和填充金属层35材质相同，均选取金属钨。

如图2所示，在所述金属材料层60上方形成有第二金属电极层70，其中金属填充层35与第二金属电极层70直接接触。

在上述实施方式中，第一金属电极层10和第二金属电极层70互为源极金属层和漏极金属层；第一半导体类型和第二半导体类型互为N型半导体和P型半导体；其中对于第一金属电极层10和第二金属电极层70，以及第一半导体类型的材料和第二半导体类型的材料采用沟槽型功率器件即可。

在本实用新型的第二实施方式中，提供了一种沟槽型功率器件，如图4所示，这种沟槽型功率器件具有与第一实施方式中所提供的沟槽型功率器件相似的结构，两者的主要区别在于，在该第二实施方式中，除了在元胞沟槽31的侧壁上形成多晶硅层33，在元胞沟槽31内部形成填充金属层35之外，所述元胞沟槽31的底部与所述半导体基板(第二半导体类型的衬底30)之间形成有阱区36，且所述填充金属层35与所述阱区36之间绝缘设置。

如图5所示，图5示出了根据本实用新型第二实施方式的沟槽型功率器件中元胞沟槽周围的电场分布图。如图5所示，在本实用新型中仅在沟槽侧壁形成多晶硅栅极，然后在元胞沟槽的内部形成填充金属层(例如金属钨)，进而形成钨塞填充结构的金属场板；从而即使采用宽沟槽设计结构，也能够降低了该元胞沟槽底部的表面电场；而且。通过在沟槽下方形成阱区有利于进一步降低电场的作用。

在上述沟槽型功率器件中，只要在所述元胞沟槽31的底部与所述半导体基板(第二半导体类型的衬底30)之间形成有阱区36就能有在一定程度上降低电场的作用，优选情况下，在本实用新型中优选阱区的厚度不大于10μm，其中阱区的厚度是指垂直于元胞沟槽的底部方向的厚度。其中，对于位于所述元胞沟槽31的底部的阱区36的离子注入率可以根据元胞沟槽底部的表面电场可以进行合理选择，优选位于所述元胞沟槽31的底部的阱区36的离子注入率为1.0E13-3.5E17。

在本实用新型的第三种实施方式中，提供了一种沟槽型功率器件的形成方法，如图6所示，所述器件包括有若干个元胞，形成所述元胞包括以下步骤：

S1、刻蚀形成元胞沟槽；

S2、在所述元胞沟槽的内壁上生长绝缘栅氧化层；

S3、在所述绝缘栅氧化层上，所述元胞沟槽的侧壁上形成多晶硅层；

S4、在所述多晶硅层上，形成包覆所述多晶硅层的绝缘氧化层；

S5、在所述绝缘氧化层上形成填充金属层，充满所述元胞沟槽。

优选地，形成所述元胞的步骤中，在生长绝缘栅氧化层之前，还包括对元胞沟槽底壁进行离子注入，以形成阱区。

接下来，结合附图7至15，以N沟道为例详细描述本实用新型专利所述的一种沟槽型功率器件的形成方法，其步骤为：

(1)选择包括第一半导体类型的衬底20、第二半导体类型的缓冲片30a、以及第二半导体类型的衬底30的硅衬底晶圆，形成如图7所示结构；通过光刻工艺处理硅衬底晶圆以形成每个元胞的元胞沟槽结构的图形；接着采用反应等离子刻蚀工艺，在带有元胞沟槽图形的硅片上刻蚀出元胞沟槽31，形成如图8所示的结构；

2)采用热氧化工艺在形成有元胞沟槽31的硅衬底晶圆上生长一层绝缘栅氧化层32，形成如图9所示的结构；

4)采用化学气相沉积工艺在绝缘栅氧化层32表面沉积一层多晶硅薄膜，作为IGBT器件的栅极，形成如图10所示的结构；

5)采用反应等离子刻蚀工艺，刻蚀多晶硅薄膜，在元胞沟槽31的侧壁上形成多晶硅层，也称为多晶硅侧壁栅极，形成如图11所示的结构；

6)采用离子注入工艺和热扩散工艺，在元胞沟槽31的底壁注入离子形成P型阱区；在元胞沟槽31的侧壁外围注入离子形成P型体区；在P型体区注入离子形成N+掺杂区和P+掺杂区，形成如图12所示的结构；

7)采用化学气相沉积工艺在前述制备的结构体的表面沉积一层氧化绝缘层34，作为电性隔离层，随后进行接触孔图形光刻，和采用反应等离子刻蚀工艺进行接触孔氧化层刻蚀，形成如图13所示的结构；

8)采用化学气相沉积工艺在前述制备的结构体的表面沉积一层金属钨薄膜，并填充到接触孔和沟槽栅结构中。随后采用刻蚀工艺，将表面多余的金属钨刻蚀，形成金属材料层60和填充金属层35，从而形成接触孔钨塞结构和沟槽栅钨塞场板结构，形成如图14所示的结构；

9)采用磁控溅射工艺在表面沉积一层厚金属铝，并通过光刻、刻蚀工艺，形成IGBT器件的栅极和发射极引出金属，形成如图15所示的结构；

10)进行背面减薄和标准的FS-IGBT背面工艺。

在形成P沟道的沟槽型功率器件中，工艺与前述N沟道的沟槽型功率器件基本相同，主要在于材料的选择，注入离子的选择有所区别，这些区别参照行业内的常规选择即可。

当然，以上是本实用新型的优选实施方式。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型基本原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims (8)

1.一种沟槽型功率器件，其特征在于，包括有若干个元胞，每个所述元胞包括：元胞沟槽、形成于所述元胞沟槽侧壁上的多晶硅层、以及填充在所述元胞沟槽内的填充金属层；其中，所述填充金属层、所述多晶硅层、以及所述元胞沟槽的内壁之间分别绝缘设置。

2.根据权利要求1所述的器件，其特征在于，所述元胞包括形成在所述多晶硅层与所述元胞沟槽侧壁之间的绝缘栅氧化层；以及形成在所述多晶硅层和所述填充金属层之间的绝缘氧化层。

3.根据权利要求1所述的器件，其特征在于，所述填充金属层与源极金属层或漏极金属层直接接触。

4.根据权利要求3所述的器件，其特征在于，所述元胞设置在半导体基板内，所述元胞包括与所述半导体基板导电类型相同和/或不同的掺杂区，所述掺杂区通过金属材料层与源极金属层或漏极金属层连接。

5.根据权利要求4所述的器件，其特征在于，所述金属材料层与所述填充金属层绝缘间隔。

6.根据权利要求4所述的器件，其特征在于，所述金属材料层与所述填充金属层之间通过绝缘栅氧化层绝缘设置。

7.根据权利要求4所述的器件，其特征在于，所述金属材料层与所述填充金属层的材质相同，均为金属钨。

8.根据权利要求1所述的器件，其特征在于，所述元胞设置在半导体基板内，所述元胞沟槽的底部与所述半导体基板之间形成有阱区，且所述填充金属层与所述阱区之间绝缘设置。