CN104282569A - Rfldmos的制作工艺方法 - Google Patents

Rfldmos的制作工艺方法 Download PDF

Info

Publication number
CN104282569A
CN104282569A CN201310282411.XA CN201310282411A CN104282569A CN 104282569 A CN104282569 A CN 104282569A CN 201310282411 A CN201310282411 A CN 201310282411A CN 104282569 A CN104282569 A CN 104282569A
Authority
CN
China
Prior art keywords
silicon oxide
silica
rfldmos
deposit
lateral wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310282411.XA
Other languages
English (en)
Inventor
蔡莹
周正良
马彪
遇寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310282411.XA priority Critical patent/CN104282569A/zh
Publication of CN104282569A publication Critical patent/CN104282569A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种RFLDMOS的制作工艺方法，该方法在完成源、漏区的制作后，淀积用于阻挡金属硅化物的氧化硅之前，包括步骤：1）淀积氧化硅；2）去除有源区域的栅氧化硅，同时形成氧化硅侧墙；3）去除部分氧化硅侧墙；4）重新形成一层氧化硅。本发明通过先去除有源区域的栅氧化硅，再热氧化修复硅片表面，重新形成质量较好的氧化硅层，优化了法拉第环下的栅氧化硅，减弱了热载流子注入效应对射频器件的功率及可靠性的影响。

Description

RFLDMOS的制作工艺方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及RFLDMOS的制作工艺方法。
背景技术
常规的N型功率LDMOS（横向扩散金属氧化物半导体）器件的结构如图1所示，通过光刻刻蚀定义出栅极，通过离子注入形成轻掺杂区、沟道和源漏极。在法拉第环下的氧化层结构中，由于有源区域的栅氧化硅由于经过了栅极刻蚀及多次注入，比较容易出现损伤，热载流子比较容易进到栅氧化硅3中，影响法拉第环下的氧化硅，从而加剧热载流子注入效应对器件产生的影响，导致器件射频性能可靠性的降低。
发明内容
本发明要解决的技术问题是提供一种RFLDMOS的制作工艺方法，它可以改善热载流子注入效应对RFLDMOS器件的影响。
为解决上述技术问题，本发明的RFLDMOS的制作工艺方法，在完成源、漏区的制作后，淀积用于阻挡金属硅化物的氧化硅之前，包括有以下工艺步骤：
1）淀积一层氧化硅；
2）去除有源区域的栅氧化硅，同时形成氧化硅侧墙；
3）去除部分氧化硅侧墙；
4）重新形成一层氧化硅。
本发明先通过氧化硅侧墙刻蚀及湿法刻蚀，去除有源区域的栅氧化硅，再通过一步热氧化，修复硅片表面，重新形成质量较好的氧化层，这样就优化了法拉第环下的栅氧化硅，减弱了热载流子注入效应对射频LDMOS器件的功率及可靠性的影响，使形成的RFLDMOS器件的性能更加稳定。
附图说明
图1是常规N型功率LDMOS的器件结构示意图。
图2是本发明的功率LDMOS器件的制作流程示意图。
图3是本发明的功率LDMOS器件结构示意图。
图中附图标记说明如下：
1：P型重掺杂硅衬底
2：P型轻掺杂外延
3：栅氧化硅
4：多晶硅栅极
5：光刻胶
6：N型轻掺杂区
7：P型沟道
8：N型重掺杂源极
8’：N型重掺杂漏极
9：氧化硅侧墙
10：热氧化层
11：氧化硅
12：金属硅化物
13：氧化硅
14：钨硅化物
15：氧化硅介质层
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
本发明制作功率LDMOS器件的方法，请参见图2所示，具体包括以下步骤：
步骤1，在P型重掺杂硅衬底1上生长一层P型轻掺杂外延2，然后在P型轻掺杂外延2上生长一层厚度为的栅氧化硅3，再在栅氧化硅3上淀积厚度为的多晶硅，并进行一次离子注入，如图2（a）所示。离子注入条件：注入磷离子，注入能量50～60keV，注入剂量7e15～9e15个。
步骤2，用光刻胶5定义出多晶硅栅极4，通过干法刻蚀，形成栅极区，并通过离子注入，形成RFLDMOS N型轻掺杂区6，如图2（b）所示。离子注入条件：注入磷离子，注入能量100～200keV，注入剂量2e12～3e12个。
步骤3，用光刻胶5定义出P型沟道7区，通过离子注入形成P型沟道7，通过快速热退火做推进，如图2（c）所示。离子注入条件：注入硼离子，注入能量200keV，注入剂量1E12～1E13个。热退火温度为900～1000℃。
步骤4，用光刻胶5定义出N型重掺杂源区和漏区，进行N型离子注入，如图2（d）所示。离子注入条件：注入砷离子，注入能量50～60keV，注入剂量2E15个。
步骤5，去除光刻胶5，淀积一层厚度为的氧化硅，通过干法刻蚀去除有源区域的氧化硅，同时形成氧化硅侧墙9。再经过湿法刻蚀，去除约的氧化硅侧墙9，如图2（e）所示。
步骤6，通过热氧化，重新形成一层厚度为的氧化硅（即热氧化层10），如图2（f）所示。热氧化温度为600～800℃。
步骤7，淀积一层厚度为的氧化硅11，用于阻挡后续要形成的金属硅化物12，如图2（g）所示。
步骤8，通过光刻胶定义出需要形成金属硅化物（本实施例为Ti的硅化物）的区域，通过干法刻蚀将这些区域打开，淀积一层Ti/TiN，然后通过600～800℃的快速热退火，形成金属硅化物12，如图2（h）所示。
步骤9，淀积一层厚度为的氧化硅13，以隔离后续的钨硅化物14，如图2（i）所示。
步骤10，淀积一层厚度为的钨硅化物14，如图2（j）所示。
步骤11，用光刻胶定义出法拉第环的区域，通过干法刻蚀，形成法拉第环,如图2（k）所示。
步骤12，淀积氧化硅介质层15，然后进行化学机械平坦化，此时，法拉第环下栅极氧化硅的重构结构就形成了，如图2（l）和图3所示。

Claims (8)

1.RFLDMOS的制作工艺方法，其特征在于，在完成源、漏区的制作后，淀积用于阻挡金属硅化物的氧化硅之前，包括有以下工艺步骤：
1）淀积一层氧化硅；
2）去除有源区域的栅氧化硅，同时形成氧化硅侧墙；
3）去除部分氧化硅侧墙；
4）重新形成一层氧化硅。
2.根据权利要求1所述的方法，其特征在于，步骤1）淀积的氧化硅的厚度为
3.根据权利要求1所述的方法，其特征在于，步骤2），采用干法刻蚀方法。
4.根据权利要求1所述的方法，其特征在于，步骤3），采用湿法刻蚀方法。
5.根据权利要求1所述的方法，其特征在于，步骤3），去除的氧化硅侧墙的厚度为
6.根据权利要求1所述的方法，其特征在于，步骤4），重新形成的氧化硅的厚度为
7.根据权利要求1或6所述的方法，其特征在于，步骤4），采用热氧化方法重新形成氧化硅。
8.根据权利要求7所述的方法，其特征在于，步骤4），热氧化温度为600～800℃。
CN201310282411.XA 2013-07-05 2013-07-05 Rfldmos的制作工艺方法 Pending CN104282569A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310282411.XA CN104282569A (zh) 2013-07-05 2013-07-05 Rfldmos的制作工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310282411.XA CN104282569A (zh) 2013-07-05 2013-07-05 Rfldmos的制作工艺方法

Publications (1)

Publication Number Publication Date
CN104282569A true CN104282569A (zh) 2015-01-14

Family

ID=52257347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310282411.XA Pending CN104282569A (zh) 2013-07-05 2013-07-05 Rfldmos的制作工艺方法

Country Status (1)

Country Link
CN (1) CN104282569A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086246A (zh) * 2017-02-28 2017-08-22 中国电子科技集团公司第五十五研究所 一种射频ldmos的薄栅结构及其制备方法
CN107123672A (zh) * 2017-02-28 2017-09-01 中国电子科技集团公司第五十五研究所 射频LDMOS的PolySi薄栅结构及其制备方法
CN107785428A (zh) * 2016-08-30 2018-03-09 无锡华润上华科技有限公司 具有分离式平面场板结构的半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930617A (en) * 1998-03-25 1999-07-27 Texas Instruments-Acer Incorporated Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
CN101211839A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器的制造方法
CN102522327A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 自对准低电阻栅极rf ldmos的制造方法
CN103035529A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos中改善漏电的方法
CN103137667A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 具有双金属硅化物的射频ldmos器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930617A (en) * 1998-03-25 1999-07-27 Texas Instruments-Acer Incorporated Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
CN101211839A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器的制造方法
CN103137667A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 具有双金属硅化物的射频ldmos器件及制造方法
CN102522327A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 自对准低电阻栅极rf ldmos的制造方法
CN103035529A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos中改善漏电的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785428A (zh) * 2016-08-30 2018-03-09 无锡华润上华科技有限公司 具有分离式平面场板结构的半导体器件及其制造方法
CN107086246A (zh) * 2017-02-28 2017-08-22 中国电子科技集团公司第五十五研究所 一种射频ldmos的薄栅结构及其制备方法
CN107123672A (zh) * 2017-02-28 2017-09-01 中国电子科技集团公司第五十五研究所 射频LDMOS的PolySi薄栅结构及其制备方法
CN107086246B (zh) * 2017-02-28 2020-05-22 中国电子科技集团公司第五十五研究所 一种射频ldmos的薄栅结构及其制备方法
CN107123672B (zh) * 2017-02-28 2020-07-24 中国电子科技集团公司第五十五研究所 射频LDMOS的PolySi薄栅结构及其制备方法

Similar Documents

Publication Publication Date Title
US20100078689A1 (en) Transistor with embedded si/ge material having reduced offset to the channel region
US20160126327A1 (en) Method of making a split gate memory cell
US7419867B2 (en) CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure
CN110034067B (zh) 半导体器件及其形成方法
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN105448916A (zh) 晶体管及其形成方法
TW201413794A (zh) 埋層的形成方法
CN104282569A (zh) Rfldmos的制作工艺方法
CN113937005A (zh) 金属氧化物半导体晶体管的制造方法
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN102790013B (zh) Cmos晶体管的制作方法
CN104752213A (zh) 半导体结构的形成方法
CN104051269B (zh) 基于非晶化工艺及热处理在凹部中形成有内埋式应变诱发性材料的晶体管
CN103178014B (zh) 一种u型沟槽的制造方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN102637600A (zh) Mos器件制备方法
CN102054697A (zh) 半导体器件的器件层制作方法
CN101930940B (zh) 一种半导体浅沟槽隔离方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN104810288A (zh) 一种dmos器件的制造方法
CN112309853A (zh) 屏蔽栅极沟槽结构的制备方法
CN102194684B (zh) 栅极介质层制造方法
CN110867412B (zh) Mos器件的制造方法
CN104425271A (zh) Mos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150114