CN103311293B

CN103311293B - 高压晶体管

Info

Publication number: CN103311293B
Application number: CN201210059045.7A
Authority: CN
Inventors: 周地宝
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-03-07
Filing date: 2012-03-07
Publication date: 2017-04-05
Anticipated expiration: 2032-03-07
Also published as: CN103311293A

Abstract

本发明提供一种高压晶体管，包括：衬底；在所述衬底中形成的第一阱区和第二阱区，所述第一阱区具有第一掺杂类型(N型或P型)，所述第二阱区具有与所述第一掺杂类型相对的第二掺杂类型(P型或N型)；位于所述第一阱区中的源极和位于所述第二阱区中的漏极；以及在所述衬底上位于所述源极和所述漏极之间的栅极，其中，所述第一阱区和所述第二阱区间隔预定距离，以形成缓冲沟道，其中所述缓冲沟道位于所述栅极的下方。本发明提供的高压晶体管通过设置缓冲沟道不但能够降低第一阱区和第二阱区交界处的PN结漏电流，减小结电容，增大源漏击穿电压，还能够改善热载流子注入现象。

Description

高压晶体管

技术领域

本发明涉及半导体制造技术领域，特别涉及一种高压晶体管。

背景技术

在高压晶体管(High Voltage MOSFET)器件的应用中，源漏击穿电压(BVDS)是最重要的参数之一。源漏击穿电压越高，高压晶体管的性能越好。并且，需要保证高压晶体管在开启状态下具有合适的饱和电流(Idsat)的同时，尽量降低截止电流(Ioff)。此外，由于高压晶体管器件在使用过程中会形成非常高的电场，因此，除了源漏击穿电压之外，热载流子注入效应也是必须要考虑的。

图1为现有的高压晶体管的截面图。如图1所示，在衬底100中形成有相互接触的第一阱区101A和第二阱区101B，即第一阱区101A和第二阱区101B的相邻的边界相互搭接。源极102A和漏极102B分别形成在第一阱区101A和第二阱区101B内。以N型高压晶体管为例，第一阱区101A的导电类型可以为P型，第二阱区101B的导电类型可以为N型，源极102A和漏极102B均可以为N型。在衬底100的表面上、源极102A和漏极102B之间还形成有栅极103。

为了增大高压晶体管的源漏击穿电压，目前通常采用的方法是增大沟道区域(即第一阱区101A)的掺杂浓度，以增大阈值电压(Vthi)。这样虽然可以增大源漏击穿电压，但是却牺牲了高压晶体管的饱和电流，进而导致较高的PN结漏电流和更大的PN结寄生电容。此外，采用增大沟道区域的掺杂浓度的方法会增大沟道区域的电场强度，进一步恶化热载流子注入效应。

因此，需要一种高压晶体管，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种高压晶体管，包括：衬底；在所述衬底中形成的第一阱区和第二阱区，所述第一阱区具有第一掺杂类型，所述第二阱区具有与所述第一掺杂类型相对的第二掺杂类型；位于所述第一阱区中的源极和位于所述第二阱区中的漏极；以及在所述衬底上位于所述源极和所述漏极之间的栅极，其中，所述第一阱区和所述第二阱区间隔预定距离，以形成缓冲沟道，其中所述缓冲沟道位于所述栅极的下方。

优选地，所述高压晶体管与传统的高压晶体管的尺寸相同。

优选地，所述缓冲沟道是在保证所述高压晶体管的尺寸不增大的前提下使所述第一阱区和所述第二阱区的宽度分别缩小所述预定距离的二分之一得到的。

优选地，所述预定距离为20-100nm。

优选地，所述栅极和所述漏极之间形成有隔离结构。

优选地，所述隔离结构为浅沟槽隔离结构。

优选地，所述源极和所述栅极之间形成有轻掺杂区。

优选地，所述轻掺杂区具有所述第二掺杂类型

优选地，所述源极和所述漏极具有所述第二掺杂类型。

优选地，所述高压晶体管为横向扩散金属氧化物半导体场效应晶体管。

本发明提供的高压晶体管通过设置缓冲沟道不但能够降低第一阱区和第二阱区交界处的PN结漏电流，减小结电容，增大源漏击穿电压，还能够改善热载流子注入现象。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为现有的高压晶体管的截面图；

图2为根据本发明一个实施方式的高压晶体管的截面图；

图3为根据本发明一个实施方式的高压晶体管的阱区和有源区的俯视图；

图4为根据本发明一个实施方式制作的高压晶体管与现有的高压晶体管的击穿电压测量值的对比图；

图5为根据本发明一个实施方式制作的高压晶体管与现有的高压晶体管的漏电流测量值的对比图；

图6为根据本发明一个实施方式制作的高压晶体管与现有的高压晶体管的饱和电流测量值的对比图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

本发明提供一种高压晶体管，其具有较高的源漏击穿电压，同时不会牺牲饱和电流且不增大截止电流。其中，高压晶体管包括横向扩散金属氧化物半导体场效应晶体管。

图2为根据本发明一个实施方式的高压晶体管的截面图。如图2所示，高压晶体管包括衬底200。作为示例，衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底200上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底200。

在衬底200中形成的第一阱区201A和第二阱区201B。第一阱区201A和第二阱区201B水平地形成在衬底200的表面以下。其中，第一阱区201A具有第一掺杂类型(N型或P型)，第二阱区201B具有与第一掺杂类型相对的第二掺杂类型(P型或N型)。作为示例，当第一掺杂类型为N型时，第二掺杂类型为P型；反之，当第一掺杂类型为P型时，第二掺杂类型为N型。第一阱区201A和第二阱区201B相互间隔预定距离，以形成缓冲沟道206。作为示例，缓冲沟道206的区域内可以未执行掺杂工艺，其直接是由衬底200所形成的。考虑到形成第一阱区201A和第二阱区201B时光刻工艺的对准误差以及阱区之间注入离子的相扩散，优选地，预定距离可以为20-100nm。

在第一阱区201A内形成有源极202A，且在第二阱区201B内形成有漏极202B。作为示例，第一阱区201A具有第一掺杂类型，且第二阱区201B具有与第一掺杂类型相对的第二掺杂类型时，源极202A和漏极202B具有第二掺杂类型。也即，源极202A形成在与其具有相对的导电类型的阱区中，而漏极202B形成在与其具有相同的导电类型的阱区中。本领域的技术人员可以理解的是，上述的第一阱区201A、第二阱区201B、源极202A和漏极202B均可以是采用形成暴露待掺杂区的掩膜层，然后执行离子注入工艺形成的。

在衬底200上还形成有栅极203，且位于源极202A和漏极202B之间。作为示例，栅极203可以包括栅氧化物层和栅极材料层，其中，栅氧化物层可以是由氧化硅形成的，而栅极材料层可以是由多晶硅形成的。可以理解的是，图2中示出的栅极203的形状以及这里所描述的栅极203的结构仅为示范性的，本领域的技术人员可以根据需要对栅极203的形状和结构进行改变或变型，本发明意欲包含这些改变或变型的栅极。缓冲沟道206位于栅极203的下方，其中栅极203的下方是指从栅极203上方正投影所覆盖的栅极下方的区域。

虽然第一阱区201A和第二阱区201B相互间隔预定距离来形成有缓冲沟道206，然而在后续退火过程中，第一阱区201A和第二阱区201B内分别掺杂的具有相对导电类型的掺杂剂将分别向缓冲沟道206内扩散，这样在第一阱区201A和第二阱区201B之间形成的结处的掺杂剂量的分布梯度会比较缓和，因此，使得该高压晶体管具有较小的结漏电、较低的结电容和更大的源漏击穿电压。此外，由于缓冲沟道206的存在，导致第二阱区201B和缓冲沟道206与栅极203之间的重叠区域增大，因此会减小电场强度，进而改善热载流子注入现象。

此外，为了进一步地提高源漏击穿电压，在栅极203和漏极202B之间形成有隔离结构204。隔离结构204可以为浅沟槽隔离(STI)结构、局部氧化硅(LOCOS)隔离结构或场氧化物(FOX)隔离结构等。优选地，隔离结构204为浅沟槽隔离结构，以提高半导体器件的密度，改善表面平坦度。

作为示例，在源极202A和栅极203之间形成有轻掺杂区205，以降低串联电阻。其中，轻掺杂区205可以具有与源极202A相同的导电类型。

为了使本发明提供的高压晶体管不影响半导体器件的密度，优选地，高压晶体管与传统的高压晶体管的尺寸相同，即该高压晶体管在衬底中所占用的面积不大于传统高压晶体管在衬底中所占用的面积。根据本发明一个实施方式，可以使第一阱区201A和第二阱区201B的宽度分别缩小预定距离的二分之一，以获得缓冲沟道206，如图3所示。有源区220用于形成栅极(未示出)等。线A-A为传统的高压晶体管中第一阱区和第二阱区之间的边界。本发明可以在保证高压晶体管的尺寸不增大的前提下分别使第一阱区201A和第二阱区201B的宽度缩小预定距离的二分之一，以获得缓冲沟道206。

当然，在不改变高压晶体管的尺寸的前提下，本领域的技术人员也可以采用其它方法来布置缓冲沟道206，例如缓冲沟道206可以是通过使第一阱区201A缩短预定距离的五分之二，第二阱区201B缩短预定距离的五分之三得到的，或者只在第一阱区201A和第二阱区201B其中之一缩短预定距离，只要能够使第一阱区201A和第二阱区201B间隔开预定距离，以增大源漏击穿电压即可。

提供多个根据本发明的具有缓冲沟道的高压晶体管，这些高压晶体管具有相同的结构，同时还提供相同数目的现有的高压晶体管，然后分别对这两组晶体管进行电学性能测试，包括击穿电压测试、漏电流测试和饱和电流测试。

图4为两组高压晶体管的击穿电压测量值的对比图，从图4中可以看出，虽然每组高压晶体管的击穿电压存在波动，但整体上本发明提供的高压晶体管具有更高的击穿电压，因此耐压性更高、使用范围更广、性能更稳定。

图5为两组高压晶体管的漏电流测量值的对比图，从图5中可以看出，虽然每组高压晶体管的漏电流存在波动，但整体上本发明提供的高压晶体管具有更低的漏电流，也即功耗更低。

图6为两组高压晶体管的饱和电流测量值的对比图，从图6中可以看出，虽然每组高压晶体管的饱和电流存在波动，但整体上本发明提供的高压晶体管不损失饱和电流，甚至相比现有晶体管饱和电流略为增大。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种高压晶体管，其特征在于，包括：

衬底；

在所述衬底中形成的第一阱区和第二阱区，所述第一阱区具有第一掺杂类型，所述第二阱区具有与所述第一掺杂类型相对的第二掺杂类型；

位于所述第一阱区中的源极和位于所述第二阱区中的漏极；以及

在所述衬底上位于所述源极和所述漏极之间的栅极，

其中，所述第一阱区和所述第二阱区间隔预定距离，以形成缓冲沟道，其中所述缓冲沟道位于所述栅极的下方，所述栅极的下方是指从所述栅极的上方正投影所覆盖的栅极下方的区域，且在所述缓冲沟道的区域内未执行掺杂工艺。

2.根据权利要求1所述的高压晶体管，其特征在于，所述缓冲沟道是使所述第一阱区和所述第二阱区的宽度分别缩小所述预定距离的二分之一得到的。

3.根据权利要求1所述的高压晶体管，其特征在于，所述预定距离为20-100nm。

4.根据权利要求1所述的高压晶体管，其特征在于，所述源极和所述漏极之间且靠近所述漏极处形成有隔离结构。

5.根据权利要求4所述的高压晶体管，其特征在于，所述隔离结构为浅沟槽隔离结构。

6.根据权利要求1所述的高压晶体管，其特征在于，所述源极和所述栅极之间形成有轻掺杂区。

7.根据权利要求6所述的高压晶体管，其特征在于，所述轻掺杂区具有所述第二掺杂类型。

8.根据权利要求1所述的高压晶体管，其特征在于，所述源极和所述漏极具有所述第二掺杂类型。

9.根据权利要求1所述的高压晶体管，其特征在于，所述高压晶体管为横向扩散金属氧化物半导体场效应晶体管。