CN104835842A

CN104835842A - Ldmos器件

Info

Publication number: CN104835842A
Application number: CN201410045965.2A
Authority: CN
Inventors: 方磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2014-02-08
Filing date: 2014-02-08
Publication date: 2015-08-12

Abstract

本发明公开一种LDMOS器件。所述LDMOS器件包括：半导体衬底；体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；环绕所述体区的深掺杂区，其从所述体区向下延伸，并横向地向所述漂移区延伸至至少与所述漂移区邻接，所述深掺杂区具有第一导电类型；栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述漂移区的一部分；源极和漏极，其位于所述栅极的两侧并分别形成于所述体区和所述漂移区内；以及体区引出区，其形成在所述体区内且与所述源极间隔开。根据本发明的LDMOS器件能够提高击穿电压。

Description

LDMOS器件

技术领域

本发明涉及半导体技术领域，具体地，涉及一种LDMOS（横向扩散金属氧化物半导体）器件。

背景技术

LDMOS的击穿电压是指在栅极源极接地的情况下，在LDMOS器件击穿前能够连续加在漏极上的最高的瞬间电压值。击穿电压是衡量LDMOS器件耐压程度的重要参数，击穿电压越大，LDMOS器件的耐压性能越好。

现有的提高LDMOS器件的击穿电压的方法主要有两种：一是通过增加有源层的厚度，但是这会影响LDMOS器件的基本结构，而且会导致在有源层中形成隔离区存在较大困难；二是增加漂移区的边缘与体区的边缘之间的距离且减小漂移区的边缘与位于漂移区内的隔离区的边缘之间的距离，但是这会影响LDMOS器件的其他性能。

因此，有必要提出一种LDMOS器件，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种LDMOS器件。所述LDMOS器件包括：半导体衬底；体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；环绕所述体区的深掺杂区，其从所述体区向下延伸，并横向地向所述漂移区延伸至至少与所述漂移区邻接，所述深掺杂区具有第一导电类型；栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述漂移区的一部分；源极和漏极，其位于所述栅极的两侧并分别形成于所述体区和所述漂移区内；以及体区引出区，其形成在所述体区内且与所述源极间隔开。

优选地，所述深掺杂区的边缘与所述体区的边缘在所述横向上的距离为0.2μm～0.7μm。

优选地，所述第一导电类型为P型，所述第二导电类型为N型。

优选地，在所述漂移区内且在所述栅极与所述漏极之间形成有第一隔离结构。

优选地，在所述体区内且在所述源极与所述体区引出区之间形成有第二隔离结构。

优选地，所述深掺杂区的掺杂浓度低于所述体区的掺杂浓度。

优选地，所述体区的离子注入剂量为1×10¹³～3×10¹³cm^-2。

优选地，所述深掺杂区的离子注入剂量为1×10¹²～5×10¹²cm^-2。

优选地，所述半导体衬底包括硅基底、形成在所述硅基底表面处的掩埋层以及形成在所述掩埋层之上的外延层。

优选地，所述掩埋层中的掺杂剂为锑。

根据本发明的LDMOS器件具有从体区向下延伸，并横向地向漂移区延伸至至少与漂移区邻接的深掺杂区。该深掺杂区内的电子或空穴能够与漂移区内的一部分空穴或电子中和，从而在体区与漂移区之间形成较宽的耗尽层，提高击穿电压。

以下结合附图，详细说明本发明的优点和特征。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1是根据本发明的一个实施例的LDMOS器件的示意图；以及

图2是根据本发明的另一个实施例的LDMOS器件的示意图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

本发明提供一种LDMOS器件。如图1所示，LDMOS器件100包括：半导体衬底110、体区120、漂移区130、环绕体区120的深掺杂区140、栅极150、源极160、漏极170以及体区引出区180。其中，体区120和漂移区130彼此间隔开地形成于半导体衬底110的表面处，且分别具有第一导电类型和第二导电类型。深掺杂区140具有与体区120相同的导电类型，即第一导电类型。

深掺杂区140从体区120向下延伸，并横向地向漂移区130延伸至至少与漂移区130邻接。例如，在根据本发明的一个实施例中，如图1所示，深掺杂区140横向地向漂移区130延伸至刚好与漂移区130邻接。而在根据本发明的另一个实施例中，如图2所示，深掺杂区140’横向地向漂移区130延伸至越过漂移区130的靠近体区120的边缘。即，漂移区130的一部分与深掺杂区140的一部分重叠。由于深掺杂区140的导电类型不同于漂移区130的导电类型，深掺杂区140内的电子或空穴将与漂移区130内的一部分空穴或电子中和，从而在体区120与漂移区130之间形成较宽的耗尽层，提高击穿电压。

栅极150位于体区120和漂移区130之间的半导体衬底110上，且覆盖体区120和漂移区130的一部分。栅极150可以为多晶硅栅。源极160和漏极170则位于栅极150的两侧分别形成于体区120和漂移区130内。源极160和漏极170可以是通过现有的掺杂工艺来形成的。此外，体区120内还形成有体区引出区180，体区引出区180与同样位于体区120内的源极160间隔开。

如上所述的，深掺杂区140从体区120向下延伸，并横向地向漂移区130延伸至至少与漂移区130邻接。其中，深掺杂区140的边缘横向地向漂移区130延伸的距离即为深掺杂区140与体区120的靠近漂移区130的边缘之间的距离d1。由于深掺杂区140横向地向漂移区130延伸至至少与漂移区130邻接，因此，深掺杂区140与体区120的靠近漂移区130的边缘之间的距离应大于或等于漂移区130与体区120之间的距离。例如，在根据本发明的一个实施例中，如图1所示，深掺杂区140与体区120的靠近漂移区130的边缘之间的距离d1等于漂移区130与体区120之间的距离d2。在根据本发明的另一个实施例中，如图2所示，深掺杂区140’与体区120的靠近漂移区130的边缘之间的距离d1’大于漂移区130与体区120之间的距离d2。但是，深掺杂区140与体区120的靠近漂移区130的边缘之间的距离d1并不是越大越好。当该距离d1在一定范围内继续增大时，会降低击穿电压。例如，在根据本发明的一个实施例中，漂移区130与体区120之间的距离d2可以为0.2μm～0.4μm，则深掺杂区140与体区120的靠近漂移区130的边缘之间的距离d1为0.2μm～0.7μm。申请人发现，深掺杂区140与体区120的靠近漂移区130的边缘之间的距离d1在上述范围内时，具有较高的击穿电压。

本发明提供的LDMOS器件100的半导体衬底110可以是硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）中的至少一种。优选地，在根据本发明的一个实施例中，如图1和图2所示，半导体衬底110包括硅基底111、形成在硅基底111表面处的掩埋层112以及形成在掩埋层112之上的外延层113。掩埋层112的注入元素可以有多种。在根据本发明的一个优选实施例中，掩埋层112的注入元素可以为锑（Sb）。LDMOS器件100的体区120、漂移区130、深掺杂区140、栅极150、源极160、漏极170以及体区引出区180等部件或区域可以形成在外延层113上。这种结构的半导体衬底210具有良好的隔离效果以及较小的寄生电容。

如上文中所述，LDMOS器件100的体区120和深掺杂区140具有第一导电类型，而漂移区130具有不同于体区120和深掺杂区140的第二导电类型。一般来说，半导体器件中的导电类型主要包括两种，即：P型掺杂和N型掺杂。其中，P型掺杂的主要掺杂元素包括B和P，而N型掺杂的主要掺杂元素为As。在根据本发明的一个优选实施例中，第一导电类型可以为P型掺杂，相应地，第二导电类型可以为N型掺杂。即体区120和深掺杂区140为P型掺杂，而漂移区130为N型掺杂。

掺杂一般是通过注入的方法实现。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。一般来说，漂移区130的掺杂浓度较低，相当于在源区160和漏区170之间形成一个高阻层，能够提高击穿电压，并减小了源极160和漏极170之间的寄生电容，有利于提高频率特性。例如，在根据本发明的一个实施例中，漂移区130的注入剂量可以为1.5×10¹²～5×10¹²cm^-2。

体区120的掺杂浓度相对较高，注入剂量相应地也高。例如，在根据本发明的一个实施例中，体区120的注入剂量可以为1×10¹³～3×10¹³cm^-2。

深掺杂区140的导电类型可以与体区120的导电类型相同，而二者的掺杂浓度可以不同。作为示例，深掺杂区140的掺杂浓度可以低于体区120的掺杂浓度。相应地，在注入的过程中，深掺杂区140的注入剂量可以低于体区120的注入剂量。作为示例，在根据本发明的一个实施例中，体区120的注入剂量可以为1×10¹³～3×10¹³cm^-2。形成深掺杂区140的离子注入的剂量可以为1×10¹²～5×10¹²cm^-2。需要说明的是，由于深掺杂区140的注入深度需要大于体区120的注入深度，因此，在通过离子注入形成深掺杂区140时，离子的能量较高，而在通过离子注入形成体区120时，离子的能量较低。作为示例，在根据本发明的一个实施例中，形成深掺杂区140时的离子注入的能量为600KeV～1000KeV，形成体区120时的离子注入的能量为160KeV～300KeV。

作为示例，在根据本发明的一个优选实施例中，如图1和图2所示，在漂移区130内且在栅极150与漏极170之间形成有第一隔离结构190A。第一隔离结构可以为浅沟槽隔离区（STI,Shallow Trench Isolation）。浅沟槽隔离区内一般可以填充有低介电材料。例如氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他任何合适的低介电材料等。第一隔离结构190A能够隔离源极160和漏极170，进而能够有效地增大LDMOS器件100的击穿电压。

此外，在体区120内且在源极160与体区引出区180之间形成有第二隔离结构190B。第二隔离结构190B同样可以为浅沟槽隔离区，其内同样地可以填充有低介电材料。例如氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他任何合适的低介电材料等。第二隔离结构190B能够隔离源极160与体区引出区180。

综上所述，根据本发明的LDMOS器件具有从体区120向下延伸，并横向地向漂移区130延伸至至少与漂移区130邻接的深掺杂区140。该深掺杂区140内的电子或空穴能够与漂移区130内的一部分空穴或电子中和，从而在体区120与漂移区130之间形成较宽的耗尽层，提高击穿电压。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种LDMOS器件，其特征在于，所述LDMOS器件包括：

半导体衬底;

体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；

环绕所述体区的深掺杂区，其从所述体区向下延伸，并横向地向所述漂移区延伸至至少与所述漂移区邻接，所述深掺杂区具有第一导电类型；

栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述漂移区的一部分；

源极和漏极，其位于所述栅极的两侧并分别形成于所述体区和所述漂移区内；以及

体区引出区，其形成在所述体区内且与所述源极间隔开。

2.如权利要求1所述的LDMOS器件，其特征在于，所述深掺杂区的边缘与所述体区的边缘在所述横向上的距离为0.2μm～0.7μm。

3.如权利要求1所述的LDMOS器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。

4.如权利要求1所述的LDMOS器件，其特征在于，在所述漂移区内且在所述栅极与所述漏极之间形成有第一隔离结构。

5.如权利要求1所述的LDMOS器件，其特征在于，在所述体区内且在所述源极与所述体区引出区之间形成有第二隔离结构。

6.如权利要求1所述的LDMOS器件，其特征在于，所述深掺杂区的掺杂浓度低于所述体区的掺杂浓度。

7.如权利要求6所述的LDMOS器件，其特征在于，所述体区的离子注入剂量为1×10¹³～3×10¹³cm^-2。

8.如权利要求6所述的LDMOS器件，其特征在于，所述深掺杂区的离子注入剂量为1×10¹²～5×10¹²cm^-2。

9.如权利要求1所述的LDMOS器件，其特征在于，所述半导体衬底包括硅基底、形成在所述硅基底表面处的掩埋层以及形成在所述掩埋层之上的外延层。

10.如权利要求9所述的LDMOS器件，其特征在于，所述掩埋层中的掺杂剂为锑。