CN109285780A - Ldmos晶体管及其形成方法 - Google Patents
Ldmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN109285780A CN109285780A CN201710598075.8A CN201710598075A CN109285780A CN 109285780 A CN109285780 A CN 109285780A CN 201710598075 A CN201710598075 A CN 201710598075A CN 109285780 A CN109285780 A CN 109285780A
- Authority
- CN
- China
- Prior art keywords
- ion
- drift region
- semiconductor substrate
- ldmos transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 238000002347 injection Methods 0.000 claims abstract description 13
- 239000007924 injection Substances 0.000 claims abstract description 13
- 230000003472 neutralizing effect Effects 0.000 claims abstract description 11
- 230000007547 defect Effects 0.000 claims description 30
- 238000006386 neutralization reaction Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000002950 deficient Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 128
- 239000010410 layer Substances 0.000 description 40
- 239000000463 material Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910015900 BF3 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 210000004209 hair Anatomy 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 229930002839 ionone Natural products 0.000 description 1
- 150000002499 ionone derivatives Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
一种LDMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离结构；在所述半导体衬底中形成漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；在所述漂移区及所述半导体衬底上方形成栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；向所述漂移区表面进行离子注入，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；在栅极结构的两侧分别形成漏区及源区。
Description
技术领域
本发明涉及半导体领域，特别涉及一种LDMOS晶体管及其形成方法。
背景技术
横向双扩散金属氧化物半导体晶体管(Laterally Double-Diffused Metal-Oxide Semiconductor，LDMOS)由于具备高击穿电压、与互补金属氧化物半导体(CMOS)工艺兼容等特性，被广泛应用于功率集成电路中。与传统MOS晶体管相比，传统MOS器件中的源极与和漏极相对于栅极结构对称；而LDMOS器件中的漏极比源极更远离栅极结构，在漏极与栅极结构之间具有较长的轻掺杂区域，被称为漂移区。LDMOS器件在漏极加载高压时，通过所述漂移区来承受较高的电压降，获得高击穿电压(Breakdown Voltage，BV)的目的。
驱动电流(Ion)和击穿电压是衡量LDMOS器件电学性能的两个重要参数。其中，驱动电流指的是在器件工作时，从漏极到源极的电流；击穿电压指的是器件被击穿前，其指定端的最高瞬间的极限电压值。较大的击穿电压和较大的驱动电流使得LDMOS器件具有较好的开关特性以及较强的驱动能力。
但是，现有技术LDMOS器件的电学性能有待提高。
发明内容
为解决上述问题，本发明提供一种LDMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离结构；在所述半导体衬底中形成漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；在所述漂移区及所述半导体衬底上方形成栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；向所述漂移区表面进行离子注入，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；在栅极结构的两侧分别形成漏区及源区。
可选的，向所述漂移区表面进行离子注入中，注入的离子还包含缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。
可选的，所述缺陷吸收离子包含N离子、C离子、Ge离子中的一种或多种。
可选的，所述中和离子包含BF2离子。
可选的，向所述漂移区表面进行离子注入时，以所述栅极结构作为遮挡层。
可选的，所述离子注入的方向与半导体衬底的法线夹角为20-45度。
可选的，所述离子注入的能量为8KeV-50KeV。
可选的，所述离子注入剂量为1E12atom/cm2-5E13atom/cm2。
可选的，所述LDMOS是N型LDMOS晶体管，所述漂移区掺杂的离子类型是N型，所述中和离子的类型是P型，所述源区和所述漏区是N型。
本发明还包含一种LDMOS晶体管，包括：半导体衬底，位于半导体衬底内的隔离结构；位于所述半导体衬底中的漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；所述漂移区及所述半导体衬底上方设置有栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；所述漂移区表面注入有中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；栅极结构的两侧分别设置有漏区及源区。
可选的，所述漂移区表面还注入有缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。
可选的，所述中和离子包含BF2离子。
可选的，所述缺陷吸收离子包含N离子、C离子、Ge离子中的一种或多种。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
通过掺杂中和离子，中和掉部分漂移区表面的第一类型的离子，使得漂移区与阱区的边界收缩，从而增加沟道宽度，既不需要额外增加掩模板，同时减小了漏电流。
进一步的，注入的离子还可以包含缺陷吸收离子，所述缺陷吸收离子能够吸收漂移区的缺陷，从而抑制漂移区的扩散，增加沟道宽度。
进一步的，中和离子可以是BF2离子，BF2离子中的B扩散速度较快，F扩散速度较慢，因此BF2离子可以提供合适的扩散速度。
进一步的，向所述漂移区表面进行离子注入时，以所述栅极结构作为遮挡层，工艺简便，不用额外掩模板。
附图说明
图1-图8是本发明实施例LDMOS晶体管形成过程的剖面结构示意图；
图9是本发明实施例实验结果数据图。
具体实施方式
下面将结合示意图对本发明的晶圆测试结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
如背景所言，现有的横向双扩散场效应管(LDMOS晶体管)的性能仍有待提高。
研究发现，现有技术LDMOS晶体管工作电流受制于源区和漏区之间的导通电阻难以在继续增加，虽然可以通过减小源区和漏区之间沟道的宽度(或尺寸)或者增加源区和漏区的掺杂剂量以提高工作电流值，但是相应的使得LDMOS晶体管击穿电压会降低以及引起短沟道效应，漏电流也会增加。此外，增加沟道宽度需要额外的掩模板，增加了生产制造成本。
为此，本发明提供了一种LDMOS晶体管及其形成方法，其中，LDMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离结构；在所述半导体衬底中形成漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；在所述漂移区及所述半导体衬底上方形成栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；向所述漂移区表面进行离子注入，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；在栅极结构的两侧分别形成漏区及源区。
本发明通过掺杂中和离子，中和掉部分漂移区表面的第一类型的离子，使得漂移区与阱区的边界收缩，从而增加沟道宽度，既不需要额外增加掩模板，同时减小了漏电流。
请参考图1-图2，在半导体衬底上形成隔离结构201。具体步骤为：提供半导体衬底，在所述半导体衬底上形成掩模层，所述掩模层中具有暴露出半导体衬底表面的开口；沿开口刻蚀所述半导体衬底，在半导体衬底中形成凹槽213；形成覆盖所述掩模层并填充满凹槽213的隔离材料层；平坦化所述隔离材料层，直至暴露出半导体衬底表面，在所述凹槽中形成隔离结构201。形成隔离结构201后，去除掩模板。
所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施中，所述半导体衬底的材料为硅。
所述掩模层可以包含硬掩模层212和缓冲层211。由于所述硬掩模层212的应力较大，在所述衬底上形成所述硬掩模层212时，容易在所述衬底表面造成位错；所述缓冲层211用于为形成所述硬掩模层212时提供缓冲作用，避免直接在所述衬底上形成所述硬掩模层212时产生位错的问题；此外，所述缓冲层211还可以作为后续去除所述硬掩模层212步骤中的停止层。
本实施例中，所述缓冲层211的材料为氧化硅，可以为采用热氧化工艺形成所述缓冲层211。
所述浅沟槽隔离结构201用于增长LDMOS晶体管导通的路径，以增大LDMOS晶体管的击穿电压。
所述浅沟槽隔离结构201可以为单层或多层(≥2层)堆叠结构。在一实施例中，所述多层堆叠结构为双层堆叠结构，包括位于凹槽的侧壁和底部表面的衬垫层和位于衬底垫层上填充满凹槽的填充层，所述衬垫层的材料可以为氧化硅，所述填充层的材料可以为氮化硅。
参考图3-图4，在所述半导体衬底200中形成漂移区203，所述漂移区203包围所述隔离结构201，所述漂移区203掺杂有第一类型的离子。
在形成漂移区203之前，还可以在所述半导体衬底内形成阱区202，形成的漂移区203位于阱区202内，漂移区203的深度可以小于阱区202的深度，所述阱区202可以在形成浅沟槽隔离结构201之前形成，也可以在形成隔离结构201之后形成。
本实施例中，所述阱区202和漂移区203通过离子注入工艺形成，形成漂移区之前在半导体衬底上形成掩模层，所述掩模层暴露出待注入的区域。在一实施例中，当形成的LDMOS为P型的LDMOS时，所述阱区202中掺杂N型的杂质离子，所述漂移区203中掺杂P型的杂质离子，即第一类型的离子为P型；在另一实施例中，当形成的LDMOS为N型的LDMOS时，所述阱区202中掺杂P型的杂质离子，所述漂移区203中掺杂N型的杂质离子，即第一类型的离子为N型。所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种；P型杂质离子为硼离子、铟离子、镓离子中的一种或几种。
参考图5，形成横跨覆盖部分漂移区203和隔离结构201的栅极结构207。
在一实施例中，所述栅极结构207包括栅介质层204、位于栅介质层204上的栅电极206。
本实施例中，所述栅介质层204的材料为氧化硅、所述栅电极206的材料为多晶硅。栅极结构的形成过程为：形成覆盖所述半导体衬底200表面的栅介质层材料层；在所述栅介质材料层上形成栅电极材料层；刻蚀所述栅电极材料层和栅介质材料层，在部分漂移区203、部分隔离结构201、以及半导体衬底表面上形成栅介质层204，在栅介质层204上形成栅电极206。
在本发明的其他实施例中，所述栅介质层204的材料还可以为高K介电材料，比如HfO2、TiO2、HfZrO、HfSiNO等，所述栅电极206的材料为金属，比如W、Cu、Al等。可以通过后栅工艺形成所述栅极结构。
在一实施例中，栅介质层204和的栅电极206两侧侧壁上还形成有侧墙205。所述侧墙205在后续第一浅掺杂区时保护栅电极206的侧壁不会被注入损伤。
所述侧墙205可以为单层或多层(≥2层)结构，所述侧墙205的材料为氧化硅、氮化硅或其他合适的材料。
请参考图6，向栅极结构207一侧的漂移区203表面进行离子注入，在漂移区203表面形成中和掺杂区208，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反，也就是说，中和离子的掺杂类型与漂移区203的离子掺杂类型相反，当漂移区203的离子掺杂类型为N型，中和离子的掺杂类型为P型；当漂移区203的离子掺杂类型为P型，中和离子的掺杂类型为N型。中和离子的掺杂类型与漂移区相反，因此对漂移区表面的离子有中和作用，漂移区203与阱区202的交界会向着漂移区方向移动，即漂移区203会收缩，沟道距离增加，从而改善漏电流。这种方法使得沟道距离增加，同时不需要额外的掩模板，节省成本。
可选的，中和离子包含BF2离子，BF2离子中的B扩散速度较快，F扩散速度较慢，因此BF2离子可以提供合适的扩散速度。
可选的，注入的离子还包含缺陷吸收离子，离子注入过程中会导致晶格错位，从而产生缺陷，所述缺陷吸收离子能吸收所述漂移区的缺陷，从而抑制漂移区的扩散，进一步增加沟道长度。缺陷吸收离子包含N离子、C离子、Ge离子中的一种或多种。缺陷吸收离子的注入可以使衬底(例如硅)表面非晶化，在随后的退火后衬底表面重新晶化，同时N离子、C离子还会使周围的缺陷产生团簇化的效应，从而抑制杂质随缺陷的增强扩散作用。
可选地，本发明中的向漂移区203表面进行离子注入中，以栅极结构207作为遮挡层。由于漂移区需掺杂的窗口被栅极结构暴露出来，因此栅极结构可以用作离子注入的遮挡层，被栅极结构遮挡住的漂移区203不被掺杂，被栅极结构暴露出来的漂移区203被掺杂。这样工艺简单，不用额外的掩模板即可完成此步骤的离子注入。
可选的，离子注入的方向与半导体衬底的法线夹角为20-45度，例如25度、30度、35度、40度。如果离子注入的角度太大，易使得掺杂离子注入至阱区区域。可选的，离子注入的能量为8KeV-50KeV，例如15Kev、20Kev、30Kev、40Kev，注入剂量为1E12atom/cm2-5E13atom/cm2。
在进行离子注入后，进行退火工艺，以激活掺杂离子，在一实施例中，所述退火工艺的温度为900-1100℃，例如950℃、1000℃、1050℃。退火的时间为10s-30s。
请参考图8，在栅极结构207一侧的漂移区203内形成漏区209；在栅极结构207另一侧内形成源区210。
形成所述源区209和漏区210采用源漏离子注入。在一实施例中，当形成的LDMOS为P型的LDMOS时，所述漏区209和源区210中掺杂P型的杂质离子；在另一实施例中，当形成的LDMOS为N型的LDMOS时，所述漏区209和源区210中掺杂N型的杂质离子。所述N型杂质离子为磷(P)离子、砷(As)离子、锑(Te)离子中的一种或几种；P型杂质离子为硼(B)离子、氟化硼(BF2)离子、铟(In)离子、镓(Ga)离子中的一种或几种。
在一实施例中，源漏离子注入注入的杂质离子为B离子、BF2离子、Ga离子或In离子中的一种或几种时，源漏离子注入的注入角度为0-5度，注入剂量为5E13atom/cm2-5E15atom/cm2，注入能量为6Kev-50Kev。
在另一实施例中，源漏离子注入注入的杂质离子为P离子、As离子或Sb离子中的一种或几种时，源漏离子注入的注入角度为0-5度，注入剂量为5E13atom/cm2-5E15atom/cm2，注入能量为12Kev-50Kev。
本发明还包含一种LDMOS晶体管，包括：半导体衬底，位于半导体衬底内的隔离结构；位于所述半导体衬底中的漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；所述漂移区及所述半导体衬底上方设置有栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；所述漂移区表面注入有中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；栅极结构的两侧分别设置有漏区及源区。可选的，所述漂移区表面还注入有缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。可选的，所述中和离子包含BF2。可选的，所述缺陷吸收离子包含N离子、C离子、Ge离子中的一种或多种。
图9是本发明实施例实验结果数据图。图9中，横坐标为栅极电压，纵坐标为漏电流。曲线A是本发明的LDMOS晶体管实验数据图，曲线B是现有技术LDMOS晶体管实验数据图。图中可见，本发明的LDMOS漏电流相比于现有技术大大减小，再次印证了本发明的技术效果。
本发明中，通过掺杂中和离子，中和掉部分漂移区表面的第一类型的离子，使得漂移区与阱区的边界收缩，从而增加沟道宽度，既不需要额外增加掩模板，同时减小了漏电流。
进一步的，注入的离子还可以包含缺陷吸收离子，所述缺陷吸收离子能够吸收漂移区的缺陷，从而抑制漂移区的扩散，增加沟道宽度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有隔离结构；
在所述半导体衬底中形成漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；
在所述漂移区及所述半导体衬底上方形成栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；
向所述漂移区表面进行离子注入，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；
在栅极结构的两侧分别形成漏区及源区。
2.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，向所述漂移区表面进行离子注入中，注入的离子还包含缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。
3.如权利要求2所述的LDMOS晶体管的形成方法，其特征在于，所述缺陷吸收离子包含N离子、C离子、Ge离子中的一种或多种。
4.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述中和离子包含BF2离子。
5.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，向所述漂移区表面进行离子注入时，以所述栅极结构作为遮挡层。
6.如权利要求1或5所述的LDMOS晶体管的形成方法，其特征在于，所述离子注入的方向与半导体衬底的法线夹角为20-45度。
7.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述离子注入的能量为8KeV-50KeV。
8.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述离子注入剂量为1E12atom/cm2-5E13atom/cm2。
9.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述LDMOS是N型LDMOS晶体管，所述漂移区掺杂的离子类型是N型，所述中和离子的类型是P型，所述源区和所述漏区是N型。
10.一种LDMOS晶体管，其特征在于，包括：
半导体衬底，位于半导体衬底内的隔离结构；
位于所述半导体衬底中的漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；
所述漂移区及所述半导体衬底上方设置有栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；
所述漂移区表面注入有中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；
栅极结构的两侧分别设置有漏区及源区。
11.如权利要求10所述的LDMOS晶体管，其特征在于，所述漂移区表面还注入有缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。
12.如权利要求10所述的LDMOS晶体管，其特征在于，所述中和离子包含BF2离子。
13.如权利要求11所述的LDMOS晶体管，其特征在于，所述缺陷吸收离子包含N离子、C离子、Ge离子中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710598075.8A CN109285780B (zh) | 2017-07-20 | 2017-07-20 | Ldmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710598075.8A CN109285780B (zh) | 2017-07-20 | 2017-07-20 | Ldmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109285780A true CN109285780A (zh) | 2019-01-29 |
| CN109285780B CN109285780B (zh) | 2022-02-01 |
Family
ID=65185027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710598075.8A Active CN109285780B (zh) | 2017-07-20 | 2017-07-20 | Ldmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109285780B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113140460A (zh) * | 2020-01-20 | 2021-07-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| CN113540241A (zh) * | 2020-04-20 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080290411A1 (en) * | 2007-05-25 | 2008-11-27 | Mun-Young Lee | Semiconductor device and method for fabricating the same |
| CN102468336A (zh) * | 2010-11-11 | 2012-05-23 | 富士通半导体股份有限公司 | 半导体器件 |
| CN102487009A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nmos器件源极和漏极的制作方法 |
| CN102822975A (zh) * | 2010-03-30 | 2012-12-12 | 飞思卡尔半导体公司 | 半导体器件及方法 |
| CN104576375A (zh) * | 2013-10-12 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | Ldmos及其制造方法 |
| CN104835842A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件 |
| CN105448979A (zh) * | 2014-06-12 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 横向双扩散场效应管及其形成方法 |
| CN105789303A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN106409676A (zh) * | 2015-07-29 | 2017-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其制造方法 |
-
2017
- 2017-07-20 CN CN201710598075.8A patent/CN109285780B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080290411A1 (en) * | 2007-05-25 | 2008-11-27 | Mun-Young Lee | Semiconductor device and method for fabricating the same |
| CN102822975A (zh) * | 2010-03-30 | 2012-12-12 | 飞思卡尔半导体公司 | 半导体器件及方法 |
| CN102468336A (zh) * | 2010-11-11 | 2012-05-23 | 富士通半导体股份有限公司 | 半导体器件 |
| CN102487009A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nmos器件源极和漏极的制作方法 |
| CN104576375A (zh) * | 2013-10-12 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | Ldmos及其制造方法 |
| CN104835842A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件 |
| CN105448979A (zh) * | 2014-06-12 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 横向双扩散场效应管及其形成方法 |
| CN105789303A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN106409676A (zh) * | 2015-07-29 | 2017-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113140460A (zh) * | 2020-01-20 | 2021-07-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| CN113540241A (zh) * | 2020-04-20 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109285780B (zh) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9536742B2 (en) | Lateral double-diffused MOSFET and fabrication method thereof | |
| CN107564816B (zh) | Ldmos晶体管及其形成方法 | |
| US10777660B2 (en) | Semiconductor structure | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN104217955A (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109285780A (zh) | Ldmos晶体管及其形成方法 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| CN101593772B (zh) | Mos晶体管及其形成方法 | |
| US11658239B2 (en) | Semiconductor device and fabrication method thereof | |
| WO2013155760A1 (zh) | 半导体结构及其制造方法 | |
| US20220199808A1 (en) | Semiconductor structure and method for forming the same | |
| CN109087859A (zh) | 一种半导体器件的制造方法 | |
| KR101785159B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN109346440B (zh) | 半导体器件的制造方法和集成电路的制造方法 | |
| CN109427681A (zh) | 半导体结构及其形成方法 | |
| US7479668B2 (en) | Source/drain extension implant process for use with short time anneals | |
| CN105529360B (zh) | 半导体器件及其形成方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| CN109427887B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| CN111403339B (zh) | 半导体结构及其形成方法 | |
| CN109103261B (zh) | 半导体器件和集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |