CN106409676A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN106409676A
CN106409676A CN201510456890.1A CN201510456890A CN106409676A CN 106409676 A CN106409676 A CN 106409676A CN 201510456890 A CN201510456890 A CN 201510456890A CN 106409676 A CN106409676 A CN 106409676A
Authority
CN
China
Prior art keywords
region
type
ion
drift region
ion implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510456890.1A
Other languages
English (en)
Inventor
方磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510456890.1A priority Critical patent/CN106409676A/zh
Priority to US15/213,094 priority patent/US10686055B2/en
Publication of CN106409676A publication Critical patent/CN106409676A/zh
Priority to US16/867,846 priority patent/US20200266287A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

一种半导体结构及其制造方法，所述方法包括：提供半导体衬底；在半导体衬底中形成阱区和漂移区；在漂移区内形成掺杂离子类型与漂移区不同的反型离子注入区，用于在垂直于半导体衬底方向上分隔漂移区；在半导体衬底上形成栅极结构，所述栅极结构覆盖部分阱区和部分漂移区；在栅极结构两侧的半导体衬底中形成源极和漏极，所述源极位于阱区内，所述漏极位于漂移区内。通过在漂移区内形成一个或多个反型离子注入区，且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布，所述漂移区被所述反型离子注入区分割成多个区域；当器件导通时，电流被所述反型离子注入区分流，从而可以降低漂移区内的碰撞电离，进而提升了LDMOS晶体管的击穿电压。

Description

半导体结构及其制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构及其制造方法。
背景技术
横向双扩散金属氧化物半导体晶体管(Laterally Double-DiffusedMetal-Oxide Semiconductor，LDMOS)主要应用于功率集成电路。LDMOS晶体管具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路等优点，现已被广泛应用于移动设备、雷达和导航系统等。
以N型器件为例，参考图1，示出了现有技术一种N型LDMOS晶体管的结构。所述LDMOS晶体管包括：半导体衬底100；位于所述半导体衬底100内的P型阱区110和N型漂移区120；位于所述P型阱区110内的第一浅沟槽隔离结构111；位于所述N型漂移区120内的第二浅沟槽隔离结构121；位于所述半导体衬底100上的栅极结构130；位于栅极130一侧的源极112和体接触极113，所述源极112和体接触极113位于所述P型阱区110内且通过第一浅沟槽隔离结构111相隔离；位于栅极130另一侧的漏区122，所述漏区122位于所述N型漂移区120内。
但是现有技术中，LDMOS晶体管的耐压能力较差。
发明内容
本发明解决的问题是提供一种半导体结构及其制造方法，提高LDMOS晶体管的击穿电压。
为解决上述问题，本发明提供一种半导体结构的制造方法。包括：
提供半导体衬底；
在所述半导体衬底中形成阱区和漂移区；
在所述漂移区内形成反型离子注入区，用于在垂直于半导体衬底方向上分隔所述漂移区，所述反型离子注入区中掺杂离子的类型与所述漂移区中掺杂离子的类型不同；所述反型离子注入区靠近所述阱区一侧的边界与所述漂移区的边界齐平或超出所述漂移区的边界，所述反型离子注入区远离所述阱区一侧的边界位于所述漂移区内；所述反型离子注入区的数量为一个，或者，所述反型离子注入区的数量为多个且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布；
在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分所述阱区和部分所述漂移区；
在栅极结构两侧的半导体衬底中形成源极和漏极，所述源极位于所述阱区内，所述漏极位于所述漂移区内。
可选的，所述反型离子注入区的数量为多个，形成所述反型离子注入区的步骤包括：通过多次离子注入形成多个反型离子注入区；多次离子注入过程中保持注入剂量不变依次增加注入能量，或者，多次离子注入过程中依次减小注入剂量依次增加注入能量，使形成的多个反型离子注入区分别位于所述漂移区的不同深度内。
可选的，形成所述反型离子注入区的离子注入过程中，注入的离子浓度大于所述漂移区的离子浓度。
可选的，在形成阱区和漂移区之前，还包括在半导体衬底中形成第一隔离结构和第二隔离结构，所述第一隔离结构与所述阱区位置相对应，所述第二隔离结构与所述漂移区位置相对应。
可选的，形成的所述反型离子注入区位于所述第二隔离结构的下方。
可选的，形成所述源极的步骤包括：在所述栅极结构与所述第一隔离结构之间形成源极。
可选的，形成所述漏极的步骤包括：在所述第二隔离结构远离所述栅极结构一侧形成漏极。
可选的，所述半导体结构的制造方法还包括：形成源极和漏极后，在所述第一隔离结构远离所述源极的一侧形成体接触极，所述体接触极位于所述阱区内。
可选的，所述半导体结构为N型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为P型，所述漂移区、源极和漏极注入离子的类型为N型。
可选的，所述半导体结构为P型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为N型，所述漂移区、源极和漏极注入离子的类型为P型。
相应的，本发明还提供一种采用上述方法形成的半导体结构，包括：
半导体衬底，所述半导体衬底中形成有漂移区和阱区；
反型离子注入区，位于所述漂移区内，所述反型离子注入区中掺杂离子的类型与所述漂移区中掺杂离子的类型不同；所述反型离子注入区靠近所述阱区一侧的边界与所述漂移区的边界齐平或超出所述漂移区的边界，所述反型离子注入区远离所述阱区一侧的边界位于所述漂移区内；所述反型离子注入区的数量为一个，或者，所述反型离子注入区的数量为多个且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布；
栅极结构，覆盖部分所述阱区和部分所述漂移区；
源极，位于所述栅极结构一侧的半导体衬底中，且所述源极位于所述阱区内；
漏极，位于所述栅极结构另一侧的半导体衬底中，且所述漏极位于所述漂移区内。
可选的，所述半导体结构还包括位于所述阱区的第一隔离结构，以及位于所述漂移区的第二隔离结构。
可选的，所述反型离子注入区位于所述第二隔离结构的下方。
可选的，所述源极位于所述栅极结构与所述第一隔离结构之间。
可选的，所述漏极位于所述第二隔离结构远离所述栅极结构一侧。
可选的，所述半导体结构还包括体接触极，所述体接触极位于所述第一隔离结构远离源极的一侧，且所述体接触极位于所述阱区内。
可选的，所述半导体结构为N型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为P型，所述漂移区、源极和漏极注入离子的类型为N型。
可选的，所述半导体结构为P型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为N型，所述漂移区、源极和漏极注入离子的类型为P型。
与现有技术相比，本发明的技术方案具有以下优点：本发明通过在漂移区内形成一个或多个反型离子注入区，且所述多个反型离子注入区在垂直于半导体衬底的方向上间隔排布，用于在垂直于半导体衬底方向上将所述漂移区分隔成多个区域；当器件导通时，电流被所述反型离子注入区分流，分别流入漂移区的各个区域中，从而可以降低所述漂移区内的碰撞电离，进而提升了LDMOS晶体管的击穿电压。
附图说明
图1是现有技术一种LDMOS晶体管的结构示意图；
图2至图8是本发明LDMOS晶体管的制造方法第一实施例各步骤对应的结构示意图；
图9是本发明LDMOS晶体管的制造方法第二实施例对应的结构示意图；
图10是本发明LDMOS晶体管的制造方法第三实施例对应的结构示意图；
图11是本发明LDMOS晶体管结构第一实施例的结构示意图；
图12是本发明LDMOS晶体管结构第二实施例的结构示意图；
图13是本发明实施例形成的LDMOS晶体管的电流-击穿电压曲线图。
具体实施方式
LDMOS晶体管现已被广泛应用于移动设备、雷达和导航系统等电子设备，随着各电子设备的不断更新升级，对LDMOS晶体管的器件性能要求也不断提高。现有技术形成的LDMOS晶体管，为了提升器件的性能，栅极所施加的电压也在不断提高，而一旦提高电压，漂移区内的碰撞电离加剧，从而加快器件的击穿。由此可见，现有技术中LDMOS晶体管的器件性能被提升的同时容易使器件的击穿电压下降。
为了解决上述问题，本发明提供一种半导体结构的制造方法，包括：
提供半导体衬底；在所述半导体衬底中形成阱区和漂移区；在所述漂移区内形成反型离子注入区，用于在垂直于半导体衬底方向上分隔所述漂移区，所述反型离子注入区中掺杂离子的类型与所述漂移区中掺杂离子的类型不同；所述反型离子注入区靠近所述阱区一侧的边界与所述漂移区的边界齐平或超出所述漂移区的边界，所述反型离子注入区远离所述阱区一侧的边界位于所述漂移区内；所述反型离子注入区的数量为一个，或者，所述反型离子注入区的数量为多个且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分所述阱区和部分所述漂移区；在栅极结构两侧的半导体衬底中形成源极和漏极，所述源极位于所述阱区内，所述漏极位于所述漂移区内。
本发明通过在漂移区内形成反型离子注入区，所述反型离子注入区的数量为一个，或者，所述反型离子注入区的数量为多个且所述多个反型离子注入区在垂直于半导体衬底的方向上分别位于所述漂移区的不同深度内；进一步，所述反型离子注入区靠近所述阱区一侧的边界与所述漂移区的边界齐平或超出所述漂移区的边界，从而使所述漂移区在垂直于半导体衬底方向上被隔离成多个区域，所述反型离子注入区远离所述阱区一侧的边界位于所述漂移区内，使流入漂移区各个区域的电流始终可以流入漏极。当器件导通时，流入漂移区的电流被所述反型离子注入区分流，分别流入漂移区的各个区域中，从而降低了所述漂移区内的碰撞电离，进而提升了LDMOS晶体管的击穿电压。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明LDMOS晶体管的制造方法一实施例各步骤对应结构示意图。
参考图2，提供半导体衬底200。
所述半导体衬底200可以为硅衬底、锗衬底、碳化硅衬底或锗硅衬底。在本实施例中，所述半导体衬底200为单晶硅衬底。
在所述半导体衬底200中形成第一隔离结构210和第二隔离结构220。所述第一隔离结构210与后续形成的阱区位置相对应，所述第二隔离结构220与后续形成的漂移区位置相对应。
本实施例中，所述第一隔离结构210和第二隔离结构220可以是浅沟槽隔离结构，但不限于浅沟槽隔离结构。
所述第一隔离结构210和第二隔离结构220的形成步骤包括：刻蚀半导体衬底200，在所述半导体衬底200内形成第一沟槽(未标注)和第二沟槽(未标注)；向所述第一沟槽和第二沟槽内填充满隔离材料；平坦化所述隔离材料形成所述第一隔离结构210和第二隔离结构220。
所述隔离材料可以为氧化硅材料，向第一沟槽和第二沟槽内填充氧化硅材料的工艺可以为化学气相沉积法或物理气相沉积法，例如流体化学气相沉积(FCVD，Flow Chemical Vapor Deposition)工艺、等离子体增强化学气相沉积工艺或高纵宽比化学气相沉积工艺(HARP)；所述平坦化工艺为化学机械研磨工艺；所述刻蚀工艺为各向异性的干法刻蚀工艺。
本实施例中，采用高纵宽比化学气相沉积工艺(HARP)向所述第一沟槽和第二沟槽内填充满氧化硅材料，使所形成的氧化硅材料均匀致密，无空洞缺陷，具有良好的隔离作用。其中，所述第二隔离结构220可以起到增长LDMOS晶体管导通的路径的作用，从而增大了LDMOS器件的击穿电压。
参考图3，在所述半导体衬底200中形成漂移区400。
具体地，在所述半导体衬底200表面形成图形化的第一掩模层300，所述第一掩模层300暴露出漂移区400相对应的区域；以所述第一掩模层300为掩模，对所述半导体衬底200进行离子注入工艺，在所述半导体衬底200内形成漂移区400。
本实施例中，所形成的LDMOS晶体管的类型为N型，所述漂移区400为N型漂移区，注入离子可以为P离子、As离子或Sb离子，注入的离子剂量为2E11至3E12原子每平方厘米。
需要说明的是，所述漂移区400形成于所述第一隔离结构210和所述第二隔离结构220之后，且所述第二隔离结构220位于所述漂移区400内。
参考图4，在所述半导体衬底200内形成阱区410。
具体地，在所述半导体衬底200表面形成图形化的第二掩模层310，所述第二掩模层310暴露出阱区410相对应的区域；以所述第二掩模层310为掩模，对所述半导体衬底200进行离子注入工艺，在所述半导体衬底200内形成阱区410。
本实施例中，所形成的LDMOS晶体管的类型为N型，所述阱区410为P型阱区，注入离子可以为B离子或BF离子，注入的离子剂量为1E14至5E12原子每平方厘米。需要说明的是，所述阱区410中注入的离子类型与所述漂移区400中注入的离子类型不同。
进一步，所述第一隔离结构210位于所述阱区410内，所述漂移区400和所述阱区410之间具有预设间距。
参考图5，在所述漂移区400内形成反型离子注入区420，用于在垂直于半导体衬底200的方向上分隔所述漂移区400。
具体地，所述反型离子注入区420中掺杂离子的类型与所述漂移区400中掺杂离子的类型不同；所述反型离子注入区420靠近所述阱区410一侧的边界与所述漂移区400的边界齐平或超出所述漂移区400的边界，所述反型离子注入区420远离所述阱区410一侧的边界位于所述漂移区400内；所述反型离子注入区420的数量为一个，或者，所述反型离子注入区420的数量为多个且多个反型离子注入区420在垂直半导体衬底200的方向上间隔排布，且形成的所述反型离子注入区420位于所述第二隔离结构220的下方。
在本实施例中，所述漂移区400为N型，所述反型离子注入区420为P型且所述P型离子注入区420的个数为两个，所述P型离子注入区420靠近所述阱区410一侧的边界与所述漂移区400的边界齐平。形成所述两个P型离子注入区420的步骤可以包括：在所述半导体衬底200表面形成第三掩模层320，所述第三掩模层320暴露出P型离子注入区420相对应的区域；以所述第三掩模层320为掩模，对所述半导体衬底200进行两次离子注入工艺，在所述半导体衬底200内形成第一P型离子注入区，位于所述第一P型离子注入区下方的第二P型离子注入区。形成所述两个P型离子注入区420后，去除所述第三掩模层320。
具体地，由于所述P型离子注入区420位于所述第二隔离结构220的下方，需注入较大质量的离子，注入能量不能过小且第二P型离子注入区的注入能量高于第一P型离子注入区的注入能量。因此，本实施例中，形成所述P型离子注入区420时注入的离子为B离子，所述第一P型离子注入区注入能量为200Kev至400Kev，所述第二P型离子注入区注入能量为600Kev至800Kev。
此外，由于所述漂移区400为N型，所述反型离子注入区420为P型，在离子注入过程中，所述漂移区400中掺杂的N型离子与注入的P型离子进行中和，为了中和后可以形成所述P型离子注入区420，离子注入过程中注入的P型离子浓度大于所述漂移区400中掺杂的离子浓度；进一步，在所述漂移区400中，随着深度的加深，掺杂的离子浓度逐渐减小，且P型离子在所述漂移区400中具有扩散效应，注入剂量过大，容易使两个P型离子注入区420相扩散融合。因此，在两次离子注入过程中保持注入剂量不变依次增加注入能量，或者，两次离子注入过程中依次减小注入剂量依次增加注入能量，使形成的两个P型离子注入区420在垂直于半导体衬底200方向上分别位于所述漂移区400的不同深度内，具体注入能量与注入剂量根据所述漂移区400的深度与掺杂离子浓度决定。本实施例中，所述第一P型离子注入区注入的离子剂量为3E12至6E12原子每平方厘米，所述第二P型离子注入区注入的离子剂量为2E12至5E12原子每平方厘米。
参考图6，在所述半导体衬底200上形成栅极结构500，所述栅极结构覆盖部分所述阱区410和部分所述漂移区400。
本实施例中，所述栅极结构500包括位于所述半导体衬底200表面的栅氧化层510、位于所述栅氧化层表面的栅极层520、覆盖所述栅极层520表面和侧壁的覆盖氧化层530、以及位于所述覆盖氧化层530侧壁的侧墙540。所述栅极层520的材料为多晶硅层。
具体地，所述栅氧化层510和所述栅极层520的形成步骤包括：在所述半导体衬底200表面形成栅氧化膜，在所述栅氧化膜表面形成栅极膜；在所述栅极膜表面形成图形化的光刻胶层，所述图形化的光刻胶层覆盖需要形成所述栅极层520的对应区域；以所述图形化的光刻胶层为掩模，依次刻蚀所述栅极膜和栅氧化膜，直至暴露出所述半导体衬底200表面，形成图形化的栅氧化层510和栅极层520。
所述侧墙540可以为单层结构，也可以为叠层结构。当所述侧墙540为单层结构时，所述侧墙540为氧化硅层；当所述侧墙540为叠层结构时，所述侧墙540可以为氧化硅层和氮化硅层构成的双层结构，或氧化硅层和氮化硅层和氧化硅层构成的三层结构。本实施例中，所述侧墙540为氧化硅层和氮化硅层构成的双层结构，所述侧墙540作为后续源极和漏极离子注入工艺中的掩模层，使源极、漏极位于所述半导体衬底200内的位置远离所述栅极层520。
参考图7，在所述栅极结构500两侧的半导体衬底200中形成源极450与漏极430，所述源极450位于所述阱区410内，所述漏极430位于所述漂移区400内。
本实施例中，形成所述源极450与漏极430的步骤包括：在所述半导体衬底200表面形成图形化的第四掩模层330，所述第四掩模层330暴露出源极450与漏极430相对应的区域以及栅极结构500；以所述第四掩模层330为掩模，对所述半导体衬底200进行重掺杂离子注入工艺，在所述栅极结构500两侧的半导体衬底200中形成源极450与漏极430，其中，所述源极450位于所述栅极结构500与所述第一隔离结构210之间，所述漏极430位于所述第二隔离结构220远离所述栅极结构500的一侧。形成所述源极450与漏极430后，去除所述第四掩模层330。
所述源极450与漏极430掺杂的离子类型与所述漂移区400中掺杂的离子类型相同。本实施例中，所述源极450与漏极430掺杂的离子类型为N型，注入离子可以为P离子、As离子或Sb离子，注入能量为1Kev至10Kev，注入的离子剂量为1E14至5E15原子每平方厘米。
参考图8，形成源极450和漏极430后，在所述第一隔离结构210远离所述源极450一侧的半导体衬底200内形成体接触极460，所述体接触极460位于所述阱区410内。
具体地，形成所述体接触极460的步骤包括：在所述半导体衬底200表面形成图形化的第五掩模层340，所述第五掩模层340暴露出体接触极460相对应的区域；以所述第五掩模层340为掩模，对所述半导体衬底200进行重掺杂离子注入工艺，在所述第一隔离结构210远离所述源极450一侧的半导体衬底200内形成体接触极460。形成所述体接触极460后，去除所述第五掩模层340。
所述体接触极460掺杂的离子类型与所述源极450、漏极430中掺杂的离子类型不同。本实施例中，所述体接触极460掺杂的离子类型为P型，注入离子可以为B离子或BF离子，注入能量为1Kev至10Kev，注入的离子剂量为1E14至5E15原子每平方厘米。
需要说明的是，本发明还提供半导体结构形成方法的第二实施例。参考图9，在所述第二实施例中，所形成的LDMOS晶体管类型为N型。
与第一实施例工艺的不同之处仅在于所述反型离子注入区420’离子注入过程中的离子注入次数、注入剂量与注入能量。在所述第二实施例中，半导体结构形成方法可参考第一实施例的说明，在此不再赘述。
本实施例中，通过对所述半导体衬底200进行一次离子注入工艺，在所述N型的漂移区400’中形成P型的反型离子注入区420’且所述P型离子注入区420’的个数为一个，所述P型离子注入区420’靠近所述阱区410’一侧的边界与所述漂移区400’的边界齐平，所述P型离子注入区420’注入的离子剂量为2E12至8E12原子每平方厘米，注入能量为200Kev至800Kev。
参考图10，本发明还提供半导体结构形成方法的第三种实施例。在所述第三实施例中，所形成的LDMOS晶体管类型为P型。
与第一实施例工艺的不同之处在于形成所述漂移区400”、阱区410”、源极450”、漏极430”和体接触极460”的各离子注入工艺的注入离子类型、注入剂量、注入能量，以及形成所述反型离子注入区420”的离子注入工艺的离子注入次数、注入的离子类型、注入区域、注入剂量与注入能量。在所述第三实施例中，半导体结构形成方法可参考第一实施例的说明，在此不再赘述。
本实施例中，所述漂移区400”为P型漂移区，注入离子可以为B离子或BF离子，注入的离子剂量为1E14至5E12原子每平方厘米；所述阱区410”为N型阱区，注入离子可以为P离子、As离子或Sb离子，注入的离子剂量为2E11至3E12原子每平方厘米；所述源极450”与漏极430”为P型，注入离子可以为B离子或BF离子，注入能量为1Kev至10Kev，注入的离子剂量为1E14至5E15原子每平方厘米；所述体接触极460”为N型，注入离子可以为P离子、As离子或Sb离子，注入能量为1Kev至10Kev，注入的离子剂量为1E14至5E15原子每平方厘米。
本实施例中，通过对所述半导体衬底200进行三次离子注入工艺，在所述P型的漂移区400”中形成N型的反型离子注入区420”且所述N型离子注入区420”的个数为三个，所述三个N型离子注入区420”在垂直于半导体衬底200的方向上间隔排布且所述N型离子注入区420”靠近所述阱区410”一侧的边界超出所述漂移区400”的边界，所述N型离子注入区420”包括第一N型离子注入区，位于所述第一N型离子注入区下方的第二N型离子注入区，位于所述第二N型离子注入区下方的第三N型离子注入区。
所述N型离子注入区420”注入的离子可以为P离子、As离子或Sb离子；所述第一N型离子注入区的注入能量为350Kev至450Kev，注入剂量为2E12至6E12原子每平方厘米；所述第二N型离子注入区的注入能量为600Kev至800Kev，注入剂量为2E12至5E12原子每平方厘米；所述第三N型离子注入区的注入能量为100Kev至1200Kev，注入剂量为2E12至4E12原子每平方厘米。
本发明半导体结构的制造方法以上述三种实施例进行说明，但不仅限于上述三种实施例，所述LDMOS晶体管可以是N型LDMOS晶体管或P型LDMOS晶体管；根据所述LDMOS晶体管的类型，所述反型离子注入区注入的离子类型可以是N型或P型；所述反型离子注入区的个数可以是一个或者多个；所述反型离子注入区靠近所述阱区一侧的边界可以与所述漂移区的边界齐平，或者，所述反型离子注入区靠近所述阱区一侧的边界可以超出所述漂移区的边界。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。
参考图11，示出了本发明LDMOS晶体管结构第一实施例的结构示意图，所述半导体结构包括：
半导体衬底210，所述半导体衬底210为单晶硅衬底，所述半导体衬底210中形成有漂移区600和阱区610；
反型离子注入区620，位于所述漂移区600内，所述反型离子注入区620中掺杂离子的类型与所述漂移区600中掺杂离子的类型不同；所述反型离子注入区620靠近所述阱区610一侧的边界与所述漂移区600的边界齐平，所述反型离子注入区620远离所述阱区610一侧的边界位于所述漂移区600内；所述反型离子注入区620的数量为一个，或者，所述反型离子注入区620的数量为多个且多个反型离子注入区620在垂直于半导体衬底210的方向上间隔排布；
栅极结构700，覆盖部分所述阱区610和部分所述漂移区600；
源极650，位于所述栅极结构700一侧的半导体衬底210中，且所述源极650位于所述阱区610内；
漏极630，位于所述栅极结构700另一侧的半导体衬底210中，且所述漏极630位于所述漂移区600内。
本实施例中，所述反型离子注入区620的数量为两个，且两个反型离子注入区620在垂直于半导体衬底210的方向上间隔排布，所述反型离子注入区620靠近所述阱区610一侧的边界与所述漂移区600的边界齐平，从而使所述漂移区600在垂直于半导体衬底210方向上被分隔成多个区域，所述反型离子注入区620远离所述阱区610一侧的边界位于所述漂移区600内，使流入漂移区600各个区域的电流始终可以流入漏极630。当器件导通时，流入漂移区600的电流被所述反型离子注入区620分流，分别流入漂移区600的各个区域中，从而降低了所述漂移区600内的碰撞电离，进而提升了LDMOS晶体管的击穿电压。
本实施例中，所述半导体结构还包括位于所述阱区610内的第一隔离结构230、位于所述漂移区600内的第二隔离结构240。
所述源极650位于所述栅极结构700与所述第一隔离结构230之间，所述漏极630位于所述第二隔离结构240远离所述栅极结构700一侧。所述反型离子注入区620位于所述第二隔离结构240的下方。
本实施例半导体结构还包括体接触极660，位于所述第一隔离结构230远离所述源极650一侧的半导体衬底210内，且所述体接触极660位于所述阱区610内。
本实施例中，所述半导体结构为N型，所述阱区610、体接触极660和反型离子注入区620注入离子的类型为P型，所述漂移区600、源极650和漏极630注入离子的类型为N型。
在其它实施例中，例如所述半导体结构为P型时，所述阱区610、体接触极660和反型离子注入区620注入离子的类型为N型，所述漂移区600、源极650和漏极630注入离子的类型为P型。
参考图12，示出了本发明LDMOS晶体管结构第二实施例的结构示意图。
本实施例与前述实施例不同之处仅在于，所述反型离子注入区620’靠近所述阱区610’一侧的边界超出所述漂移区600’的边界，具体结构在此不再赘述。
本实施例中，所述反型离子注入区620’的数量为两个，且两个反型离子注入区620’在垂直于半导体衬底210’的方向上间隔排布，所述反型离子注入区620’靠近所述阱区610’一侧的边界超出所述漂移区600’的边界，同样可以使所述漂移区600’在垂直于半导体衬底210’方向上被分隔成多个区域，且分隔效果更佳。
参考图13，为半导体结构性能示意图。横坐标为饱和电流(单位为微安)，纵坐标为击穿电压(单位为伏特)。拟合曲线600是本发明实施例形成的LDMOS晶体管的电流-击穿电压曲线图；拟合曲线610是现有技术形成的LDMOS晶体管的电流-击穿电压曲线图，通过比较拟合曲线600和拟合曲线610可知，在同一电流下，本发明实施例形成的LDMOS晶体管的击穿电压高于现有技术形成的LDMOS晶体管的击穿电压。
本发明的半导体结构以上述两种实施例进行说明，但不仅限于上述两种种。所述反型离子注入区的个数可以是一个或者多个，且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布；所述反型离子注入区靠近所述阱区一侧的边界可以与所述漂移区的边界齐平，或者，所述反型离子注入区靠近所述阱区一侧的边界可以超出所述漂移区的边界。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成阱区和漂移区；
在所述漂移区内形成反型离子注入区，用于在垂直于半导体衬底方向上分隔所述漂移区，所述反型离子注入区中掺杂离子的类型与所述漂移区中掺杂离子的类型不同；所述反型离子注入区靠近所述阱区一侧的边界与所述漂移区的边界齐平或超出所述漂移区的边界，所述反型离子注入区远离所述阱区一侧的边界位于所述漂移区内；所述反型离子注入区的数量为一个，或者，所述反型离子注入区的数量为多个且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布；
在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分所述阱区和部分所述漂移区；
在栅极结构两侧的半导体衬底中形成源极和漏极，所述源极位于所述阱区内，所述漏极位于所述漂移区内。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述反型离子注入区的数量为多个，形成所述反型离子注入区的步骤包括：通过多次离子注入形成多个反型离子注入区；多次离子注入过程中保持注入剂量不变依次增加注入能量，或者，多次离子注入过程中依次减小注入剂量依次增加注入能量，使形成的多个反型离子注入区分别位于所述漂移区的不同深度内。
3.如权利要求2所述的半导体结构的制造方法，其特征在于，形成所述反型离子注入区的离子注入过程中，注入的离子浓度大于所述漂移区的离子浓度。
4.如权利要求1所述的半导体结构的制造方法，其特征在于，在形成阱区和漂移区之前，还包括在半导体衬底中形成第一隔离结构和第二隔离结构，所述第一隔离结构与所述阱区位置相对应，所述第二隔离结构与所述漂移区位置相对应。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，形成的所述反型离子注入区位于所述第二隔离结构的下方。
6.如权利要求4所述的半导体结构的制造方法，其特征在于，形成所述源极的步骤包括：在所述栅极结构与所述第一隔离结构之间形成源极。
7.如权利要求4所述的半导体结构的制造方法，其特征在于，形成所述漏极的步骤包括：在所述第二隔离结构远离所述栅极结构一侧形成漏极。
8.如权利要求4所述的半导体结构的制造方法，其特征在于，所述半导体结构的制造方法还包括：形成源极和漏极后，在所述第一隔离结构远离所述源极的一侧形成体接触极，所述体接触极位于所述阱区内。
9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述半导体结构为N型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为P型，所述漂移区、源极和漏极注入离子的类型为N型。
10.如权利要求8所述的半导体结构的制造方法，其特征在于，所述半导体结构为P型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为N型，所述漂移区、源极和漏极注入离子的类型为P型。
11.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底中形成有漂移区和阱区；
反型离子注入区，位于所述漂移区内，所述反型离子注入区中掺杂离子的类型与所述漂移区中掺杂离子的类型不同；所述反型离子注入区靠近所述阱区一侧的边界与所述漂移区的边界齐平或超出所述漂移区的边界，所述反型离子注入区远离所述阱区一侧的边界位于所述漂移区内；所述反型离子注入区的数量为一个，或者，所述反型离子注入区的数量为多个且多个反型离子注入区在垂直于半导体衬底的方向上间隔排布；
栅极结构，覆盖部分所述阱区和部分所述漂移区；
源极，位于所述栅极结构一侧的半导体衬底中，且所述源极位于所述阱区内；
漏极，位于所述栅极结构另一侧的半导体衬底中，且所述漏极位于所述漂移区内。
12.如权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括位于所述阱区的第一隔离结构，以及位于所述漂移区的第二隔离结构。
13.如权利要求12所述的半导体结构，其特征在于，所述反型离子注入区位于所述第二隔离结构的下方。
14.如权利要求12所述的半导体结构，其特征在于，所述源极位于所述栅极结构与所述第一隔离结构之间。
15.如权利要求12所述的半导体结构，其特征在于，所述漏极位于所述第二隔离结构远离所述栅极结构一侧。
16.如权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括体接触极，所述体接触极位于所述第一隔离结构远离源极的一侧，且所述体接触极位于所述阱区内。
17.如权利要求16所述的半导体结构，其特征在于，所述半导体结构为N型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为P型，所述漂移区、源极和漏极注入离子的类型为N型。
18.如权利要求16所述的半导体结构，其特征在于，所述半导体结构为P型半导体结构，所述阱区、体接触极和反型离子注入区注入离子的类型为N型，所述漂移区、源极和漏极注入离子的类型为P型。
CN201510456890.1A 2015-07-29 2015-07-29 半导体结构及其制造方法 Pending CN106409676A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510456890.1A CN106409676A (zh) 2015-07-29 2015-07-29 半导体结构及其制造方法
US15/213,094 US10686055B2 (en) 2015-07-29 2016-07-18 Semiconductor transistor comprising counter-doped regions and fabrication method thereof
US16/867,846 US20200266287A1 (en) 2015-07-29 2020-05-06 Semiconductor device comprising counter-doped regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510456890.1A CN106409676A (zh) 2015-07-29 2015-07-29 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN106409676A true CN106409676A (zh) 2017-02-15

Family

ID=57886645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510456890.1A Pending CN106409676A (zh) 2015-07-29 2015-07-29 半导体结构及其制造方法

Country Status (2)

Country Link
US (2) US10686055B2 (zh)
CN (1) CN106409676A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695161A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109285780A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造（天津）有限公司 Ldmos晶体管及其形成方法
CN111668299A (zh) * 2020-07-24 2020-09-15 上海华虹宏力半导体制造有限公司 Ldmos器件的制造方法
CN111987164A (zh) * 2020-08-25 2020-11-24 杰华特微电子（杭州）有限公司 Ldmos器件及其制造方法
CN113078217A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115881824A (zh) * 2023-02-09 2023-03-31 广州粤芯半导体技术有限公司 Mos晶体管
WO2023160084A1 (zh) * 2022-02-25 2023-08-31 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498010A (zh) * 2021-06-18 2022-12-20 力晶积成电子制造股份有限公司 半导体结构以及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036115A1 (en) * 2001-01-24 2004-02-26 Power Integrations, Inc. High-voltage transistor with buried conduction layer
CN1627536A (zh) * 2003-12-12 2005-06-15 松下电器产业株式会社 半导体器件
CN101300679A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 制造半导体器件的方法
CN102760769A (zh) * 2011-04-27 2012-10-31 万国半导体股份有限公司 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN104112769A (zh) * 2013-04-16 2014-10-22 美格纳半导体有限公司 半导体功率器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3546037B2 (ja) * 2001-12-03 2004-07-21 松下電器産業株式会社 半導体装置の製造方法
US6767809B2 (en) * 2002-11-19 2004-07-27 Silterra Malayisa Sdn. Bhd. Method of forming ultra shallow junctions
US7420233B2 (en) * 2003-10-22 2008-09-02 Micron Technology, Inc. Photodiode for improved transfer gate leakage
US8330186B2 (en) * 2008-07-30 2012-12-11 Maxpower Semiconductor, Inc. Lateral devices containing permanent charge
US20090159968A1 (en) * 2007-12-19 2009-06-25 Texas Instruments Incorporated BVDII Enhancement with a Cascode DMOS
US8575692B2 (en) * 2011-02-11 2013-11-05 Freescale Semiconductor, Inc. Near zero channel length field drift LDMOS
US9117691B2 (en) * 2012-12-28 2015-08-25 Texas Instruments Incorporated Low cost transistors
US9269808B2 (en) * 2014-02-21 2016-02-23 Vanguard International Semiconductor Corporation Method and apparatus for power device with depletion structure
US9306034B2 (en) * 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
CN105448979B (zh) * 2014-06-12 2018-07-10 中芯国际集成电路制造(上海)有限公司 横向双扩散场效应管及其形成方法
CN104992977B (zh) * 2015-05-25 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036115A1 (en) * 2001-01-24 2004-02-26 Power Integrations, Inc. High-voltage transistor with buried conduction layer
CN1627536A (zh) * 2003-12-12 2005-06-15 松下电器产业株式会社 半导体器件
CN101300679A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 制造半导体器件的方法
CN102760769A (zh) * 2011-04-27 2012-10-31 万国半导体股份有限公司 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN104112769A (zh) * 2013-04-16 2014-10-22 美格纳半导体有限公司 半导体功率器件

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695161A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109285780A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造（天津）有限公司 Ldmos晶体管及其形成方法
CN109285780B (zh) * 2017-07-20 2022-02-01 中芯国际集成电路制造（天津）有限公司 Ldmos晶体管及其形成方法
CN113078217A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111668299A (zh) * 2020-07-24 2020-09-15 上海华虹宏力半导体制造有限公司 Ldmos器件的制造方法
CN111668299B (zh) * 2020-07-24 2024-02-09 上海华虹宏力半导体制造有限公司 Ldmos器件的制造方法
CN111987164A (zh) * 2020-08-25 2020-11-24 杰华特微电子（杭州）有限公司 Ldmos器件及其制造方法
CN111987164B (zh) * 2020-08-25 2022-07-15 杰华特微电子股份有限公司 Ldmos器件及其制造方法
WO2023160084A1 (zh) * 2022-02-25 2023-08-31 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法
CN115881824A (zh) * 2023-02-09 2023-03-31 广州粤芯半导体技术有限公司 Mos晶体管

Also Published As

Publication number Publication date
US20170033215A1 (en) 2017-02-02
US10686055B2 (en) 2020-06-16
US20200266287A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
CN106409676A (zh) 半导体结构及其制造方法
CN105448979B (zh) 横向双扩散场效应管及其形成方法
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
CN105448990B (zh) Ldmos晶体管及其形成方法
CN104992977B (zh) Nldmos器件及其制造方法
JP2010135791A (ja) 半導体素子及びその製造方法
CN103413763B (zh) 超级结晶体管及其形成方法
JP2009515332A (ja) 半導体デバイスの製造方法
CN112864246B (zh) 超结器件及其制造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN102543738A (zh) 高压ldmos器件及其制造方法
CN102891180B (zh) 一种包含mosfet器件的半导体器件和制作方法
CN106449405B (zh) 半导体结构的形成方法
CN103443926B (zh) 半导体器件及相关制造方法
CN103413823B (zh) 超级结晶体管及其形成方法
WO2018041082A1 (zh) 集成有结型场效应晶体管的器件及其制造方法
CN106024600A (zh) 短沟道nfet装置
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN106531808A (zh) 半导体装置和制造半导体装置的方法
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN104821334B (zh) N型ldmos器件及工艺方法
CN106328505B (zh) 半导体结构的形成方法
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN105990139A (zh) 横向扩散金属氧化物半导体场效应管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170215