JP3546037B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3546037B2 JP3546037B2 JP2001368089A JP2001368089A JP3546037B2 JP 3546037 B2 JP3546037 B2 JP 3546037B2 JP 2001368089 A JP2001368089 A JP 2001368089A JP 2001368089 A JP2001368089 A JP 2001368089A JP 3546037 B2 JP3546037 B2 JP 3546037B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- extended drain
- drain region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 56
- 239000012535 impurity Substances 0.000 claims description 55
- 238000002513 implantation Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 5
- -1 for example Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Description
【０００１】
【発明の属する技術分野】
本発明は、高耐圧特性を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
高耐圧特性を有しながらオン抵抗を低くすることができる横型半導体装置については、従来から種々の構造が検討されており、その一例として、米国特許第６，１６８，９８３号公報に開示されている半導体装置について図面を参照しながら説明する。
【０００３】
図１０は前記公報に開示された第１の半導体装置の断面構成を示している。
【０００４】
図１０に示すように、ｐ型の半導体基板１６の上部には、互いに間隔をおいてｎ型のソース領域１４及びｎ型の延長ドレイン領域２３が形成されている。延長ドレイン領域２３の上部にはドレイン電極１１と電気的に接続されるドレインコンタクト部１９が形成されている。
【０００５】
延長ドレイン領域２３には、基板面にほぼ平行に延びるように、ｐ型埋め込み層１８が形成されている。これにより、延長ドレイン領域２３は、ｐ型埋め込み層１８の上側にｎ型上層領域２４が形成されると共に、ｐ型埋め込み層１８の下側にｎ型下層領域２５が形成される。
【０００６】
半導体基板１６の上部にはソース領域１４と接するようにｐ型の基板コンタクト領域１３が形成されており、ソース領域１４及び基板コンタクト領域１３は共にソース電極１０と電気的に接続されている。
【０００７】
半導体基板１６の上におけるソース領域１４と延長ドレイン領域２３との間には、ゲート絶縁膜２０を介してゲート電極１２が形成されており、半導体基板１６におけるゲート電極１２の下側の領域はチャネル領域２８として機能する。ゲート電極１２を含む半導体基板１６の表面は絶縁膜２７により覆われている。
【０００８】
このように、第１の半導体装置は、ｎ型の延長ドレイン領域２３の内部に、ｎ型上層領域２４及びｐ型埋め込み層１８が設けられていることを特徴とする。
【０００９】
ｐ型埋め込み層１８は半導体基板１６を介して基準電位に設定される構成を採るため、延長ドレイン領域２３に電圧が印加されると、延長ドレイン領域２３と半導体基板１６とは、また延長ドレイン領域２３とｐ型埋め込み層１８とはそれぞれ逆バイアス状態となる。このため、延長ドレイン領域２３とｐ型埋め込み領域１８との接合部から空乏層が広がると共に、延長ドレイン領域２３と半導体基板１６との接合部からも空乏層が広がる。これらの空乏層の絶縁耐圧特性を利用することにより、ＭＯＳ型トランジスタの高耐圧化を図ることができる。
【００１０】
ゲート電極１２に電圧が印加されると、ＭＯＳ型トランジスタのチャネル領域が導通し、破線で示すドレイン内電流は主として延長ドレイン領域２３におけるｎ型上層領域２４とｎ型下層領域２５とに分かれて流れるため、高耐圧特性を得るには、延長ドレイン領域２３におけるｐ型埋め込み層１８の下側に位置するｎ型下層領域２５の不純物濃度を低減して、逆バイアス電圧を印加したときに接合部から広がる空乏層を大きくする。
【００１１】
ｎ型下層領域２５の不純物濃度を低減するには、延長ドレイン領域２３の形成工程において、ドーピングする不純物濃度を低減すると共に該不純物を熱拡散させる。
【００１２】
ところが、ｎ型下層領域２５の不純物濃度を低減すると、オン抵抗が高くなってしまうため、該ｎ型下層領域２５の不純物濃度を極端に低くすることは好ましくない。従って、高耐圧特性を確保しながらオン抵抗を低減するためには、表面側のｎ型上層領域２４の不純物濃度を高くする必要がある。
【００１３】
しかしながら、延長ドレイン領域２３におけるｎ型上層領域２４の不純物濃度を高くすると、逆バイアス電圧を印加したときの該ｎ型上層領域２４の空乏層の広がりが十分ではなくなるため、電界分布が変化して高耐圧特性が劣化してしまうという問題が発生する。従って、ｎ型上層領域２４の不純物濃度を極端に高くすることは好ましくない。
【００１４】
このように、第１の半導体装置においては、高耐圧特性の確保とオン抵抗の低減との両立を図っているが、この両立は十分であるとはいえない。
【００１５】
このため、前記公報には、さらに、高耐圧特性を確保しつつオン抵抗を確実に低減できるように、延長ドレイン領域２３の内部に他のｐ型埋め込み層を基板面にほぼ平行で且つ間隔をおいて形成した第２の半導体装置を開示している。これにより、ｎ型下層領域２５の不純物濃度を低下させることなく、高耐圧特性の向上を図っている。
【００１６】
図１１は前記公報に記載された第２の半導体装置の断面構成を示している。図１１に示すように、延長ドレイン領域２３には、基板面にほぼ平行に延び且つ深さ方向に互いに間隔をおくように、ｐ型の第１の埋め込み層１８Ａと該第１の埋め込み層１８Ａの下側に位置する第２の埋め込み層１８Ｂとが形成されている。
【００１７】
第２の半導体装置は、延長ドレイン領域２３にｐ型の第１の埋め込み層１８Ａ及び第２のｐ型埋め込み層１８Ｂが形成されているため、延長ドレイン領域２３に、半導体基板１６に対して逆バイアスとなる電圧が印加されると、延長ドレイン領域２３と第１及び第２の埋め込み層１８Ａ、１８Ｂとの各接合部、並びに延長ドレイン領域２３と半導体基板１６との接合部からそれぞれ空乏層が広がるため、ｎ型の延長ドレイン領域２３の不純物濃度を高く設定しても、該延長ドレイン領域２３、第１及び第２の埋め込み層１８Ａ、１８Ｂによる空乏層は容易に広がる。このため、ＭＯＳ型トランジスタの高耐圧特性を確保することができる。
【００１８】
また、延長ドレイン領域２３とソース領域１４とが導通状態になった場合には、不純物濃度を高く設定された延長ドレイン領域２３を電流が流れるため、オン抵抗を低減することができる。これにより、高耐圧を確保しつつ、オン抵抗を確実に低減することができる。
【００１９】
このとき、図１１の破線で示すＭＯＳ型トランジスタのドレイン内電流は、延長ドレイン領域２３における、ｎ型上層領域２４、ｎ型中層領域２６及びｎ型下層領域２５の３層に分かれるため、ＭＯＳ型トランジスタの延長ドレイン領域２３における抵抗値は３層の電流経路の並列抵抗値で表わすことができる。
【００２０】
【発明が解決しようとする課題】
しかしながら、前記従来の第２の半導体装置は、延長ドレイン領域２３の形成時に、ｎ型不純物、例えばリン（Ｐ）イオンをイオン注入した後、拡散深さが５μｍ〜１５μｍ程度となるように熱拡散を行なうが、イオン注入は１００ｋｅＶ〜１５０ｋｅＶ程度の注入エネルギーで行われている。このため、延長ドレイン領域２３の表面領域は高濃度に形成することが可能であるが、中層領域２６及び下層領域２５のｎ型の不純物濃度が順次低下することは避けられない。
【００２１】
これにより、前記従来の半導体装置は、延長ドレイン領域２３の中層領域２６及び下層領域２５における抵抗値が高くなるため、ＭＯＳ型トランジスタのオン抵抗が高くなるという問題が生じる。
【００２２】
本発明は、前記従来の問題に鑑み、高耐圧特性を確保しつつ、オン抵抗をさらに低減できるようにすることを目的とする。
【００２３】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、高耐圧特性を有する半導体装置の製造方法を、延長ドレイン領域における比較的に深い領域の不純物濃度を十分に高く形成する構成とする。
【００２８】
具体的に、本発明に係る半導体装置の製造方法は、第１導電型の半導体基板に、注入エネルギーが１．０ＭｅＶ以上且つ３．０ＭｅＶ以下の注入エネルギーを持つ第２導電型の不純物イオンを選択的にイオン注入することにより、半導体基板の上部に第２導電型の延長ドレイン領域を形成する第１の工程と、延長ドレイン領域に、基板面にほぼ平行で且つ深さ方向に互いに間隔をおくように、第１導電型の不純物層からなる複数の埋込み層を形成する第２の工程とを備えている。
【００２９】
本発明の半導体装置の製造方法によると、第１導電型の半導体基板に、注入エネルギーが１．０ＭｅＶ以上且つ３．０ＭｅＶ以下の注入エネルギーを持つ第２導電型の不純物イオンを選択的にイオン注入することにより、半導体基板の上部に第２導電型の延長ドレイン領域を形成するため、該延長ドレイン領域の接合深さが１０μｍ程度の場合には、基板面からの深さが約６μｍの領域の第２導電型の不純物濃度が約１×１０15／ｃｍ3 以上であり且つ深さが約２μｍの領域における第２導電型の不純物濃度の約３０％以上となる。その上、延長ドレイン領域を形成する不純物イオンの注入エネルギーを高く設定するだけでオン抵抗の低減を実現できるため、製造コストの上昇を招くことがない。
【００３０】
本発明の半導体装置の製造方法において、第１の工程が、半導体基板に対して熱処理を行なうことにより、延長ドレイン領域の拡散深さを５μｍ以上且つ１５μｍ以下とする工程を含むことが好ましい。
【００３１】
本発明の半導体装置の製造方法は、第２の工程において、各埋込み層を、延長ドレイン領域における深い領域から浅い領域に向けて、イオン注入法により順次形成することが好ましい。このようにすると、複数の埋め込み層を延長ドレイン領域の内部に確実に形成することができる。
【００３２】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００３３】
図１は本発明の一実施形態に係る高耐圧型のＭＯＳトランジスタからなる半導体装置の断面構成を示している。
【００３４】
図１に示すように、ｐ型の不純物濃度が約１×１０１４／ｃｍ３ 〜約３×１０１４／ｃｍ３ であるシリコンからなる半導体基板１００の上部には、互いに間隔をおいたｎ型の延長ドレイン領域１０１及びｎ型のソース領域１０２が形成されている。延長ドレイン領域１０１の上部には、絶縁膜１１０の上に形成されたドレイン電極１１１とコンタクト部を介して電気的に接続されるドレインコンタクト部１０３が形成されている。
【００３５】
延長ドレイン領域１０１は、注入エネルギーが約１．０ＭｅＶ〜約３．０ＭｅＶと極めて高いエネルギーを持つｎ型不純物の注入とそれに続く熱拡散とにより形成されている。この場合の基板面からの深さが約６μｍの領域におけるｎ型不純物濃度は約１×１０１５／ｃｍ３ 以上であり、且つ、深さが約２μｍの領域におけるｎ型不純物濃度の約３０％以上である。また、その接合深さは約５μｍ〜約１５μｍである。
【００３６】
延長ドレイン領域１０１における深さが１．０μｍ程度の領域には、ｐ型の不純物濃度が約２．５×１０１６／ｃｍ３ の第１のｐ型埋め込み層１０４Ａが基板面にほぼ平行に延びるように形成されている。また、延長ドレイン領域１０１における深さが約３．５μｍの領域には、不純物濃度が約１．５×１０１６／ｃｍ３ の第２のｐ型埋め込み層１０４Ｂが第１のｐ型埋め込み層１０４Ａと並行するように形成されている。ここで、第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂは、共に半導体基板１００と電気的に接続されているか又は共に電気的に浮遊状態にある。
【００３７】
このように、延長ドレイン領域１０１の内部には、所定の深さで基板面にほぼ平行に延び且つ深さ方向に互いに間隔をおいて形成された第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂを有している。このため、第１のｐ型埋め込み層１０４Ａの上側には、ｎ型の上層領域１０１ａが形成され、第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂの間には、ｎ型の中層領域１０１ｂが形成され、第２のｐ型埋め込み層１０４Ｂの下側には、ｎ− 型の下層領域１０１ｃが形成される。
【００３８】
なお、ｐ型埋め込み層を１層のみ設ける場合は、延長ドレイン領域１０１における下層領域１０１ｃの断面積が大きくなるため、耐圧特性は若干劣化するものの、オン抵抗は十分に小さくなる。
【００３９】
半導体基板１００の上部におけるソース領域１０２に対して延長ドレイン領域１０１の反対側の領域には、ソース領域１０２と隣接するようにｐ＋＋型の基板コンタクト領域１０５が形成されている。基板コンタクト領域１０５は半導体基板１００と電気的に接続されている。
【００４０】
ソース領域１０２及び基板コンタクト領域１０５は、共に絶縁膜１１０上に形成されたソース電極１１２とコンタクト部を介して電気的に接続されており、これにより、ソース領域１１２は半導体基板１００と同電位に設定される。
【００４１】
半導体基板１００上における延長ドレイン領域１０１とソース領域１０２との間にはゲート絶縁膜１０６を介してゲート電極１０７が形成されている。これにより、半導体基板１００におけるゲート電極１０７の下側の領域はチャネル領域となる。
【００４２】
ソース領域１０２及び基板コンタクト領域１０５は、ｐ型の不純物濃度が半導体基板１００よりも高いｐ＋ 型のアンチパンチスルー領域１０８によって囲まれている。このため、延長ドレイン領域１０１からチャネル領域に広がる空乏層は、その広がりがアンチパンチスルー領域１０８によって抑制されるため、いわゆるパンチスルー現象が阻止される。
【００４３】
本実施形態に係る半導体装置は、延長ドレイン領域１０１に、基板面にほぼ平行に延び且つ深さ方向に互いに間隔をおくように形成された第１のｐ型埋め込み層１０４Ａと第２のｐ型埋め込み層１０４Ｂとを有しているため、延長ドレイン領域１０１に所定の電圧が印加されると、ｎ型の延長ドレイン領域１０１とｐ型の半導体基板１００とは、また、ｎ型の延長ドレイン領域１０１と第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂとは互いに逆バイアス状態となる。
【００４４】
このため、図２（ａ）に示すように、第１のｐ型埋め込み層１０４Ａと延長ドレイン領域１０１との接合部、第２のｐ型埋め込み層１０４Ｂと延長ドレイン領域１０１との接合部、及び延長ドレイン領域１０１と半導体基板１００との接合部からそれぞれ空乏層が広がると共に、各空乏層が互いに連続してなる空乏層１５０が形成されるため、空乏層１５０の領域が十分に大きくなるので、ＭＯＳトランジスタの高耐圧化を図ることができる。
【００４５】
また、本実施形態に係る半導体装置によると、ゲート電極１０７に電圧が印加されて、ＭＯＳ型トランジスタのチャネル領域が導通すると、図２（ｂ）の破線に示すように、延長ドレイン領域１０１におけるドレイン内電流１３０は、延長ドレイン領域１０１における上層領域１０１ａ、中層領域１０１ｂ及び下層領域１０１ｃをそれぞれ流れることになる。
【００４６】
このとき、本実施形態に係る延長ドレイン領域１０１は、ｎ型不純物イオンが約１．０ＭｅＶ〜約３．０ＭｅＶと極めて高いエネルギーで注入されて形成されているため、図３（ａ）〜図３（ｆ）及びこれらのデータをまとめた図４（ａ）に示すように、正味のｎ型の不純物濃度は、深さが６μｍ程度の領域において約１．５×１０15／ｃｍ3 以上を有していることが分かる。ここで、図３（ａ）〜図３（ｆ）における曲線１はｐ型不純物であるボロン（Ｂ）の濃度を表わし、曲線２はｎ型不純物であるリン（Ｐ）の濃度を表わし、曲線３はｎ型不純物の正味の濃度を表わしている。なお、図３（ａ）〜図３（ｆ）及び図４において延長ドレイン領域１０１の接合深さは１０μｍ程度である。また、図４（ｂ）に示すように、深さが２μｍの領域のｎ型の不純物濃度と比較した場合でも３０％以上の濃度が確保されていることが分かる。
【００４７】
従って、延長ドレイン領域１０１における中層領域１０１ｂ及び下層領域１０１ｃにおけるｎ型の不純物濃度を従来と比べて高く形成することが可能となり、高耐圧特性を確保しつつ、オン抵抗を低減することができる。
【００４８】
以上説明したように、本実施形態によると、高耐圧型のＭＯＳトランジスタにおける延長ドレイン領域１０１は、不純物の注入エネルギーが約１．０ＭｅＶ〜約３．０ＭｅＶと極めて高いイオン注入によって形成されているため、第２のｐ型埋め込み層１０４Ｂの上側及び下側の各ｎ型の不純物濃度を高く形成することができるので、高耐圧特性を確保しながらオン抵抗を大きく低減することができるようになる。
【００４９】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００５０】
図５（ａ）〜図５（ｂ）乃至図７は本発明の一実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００５１】
まず、図５（ａ）に示すように、１×１０１４／ｃｍ３ 〜３×１０１４／ｃｍ３ 程度のｐ型の不純物濃度を有するシリコンからなる半導体基板１００に、ｎ型不純物である、例えばリン（Ｐ）イオンを１．０ＭｅＶ〜３．０ＭｅＶ程度の注入エネルギーで選択的にイオン注入し、その後、注入したｎ型不純物を熱拡散することにより、接合深さが５μｍ〜１５μｍ程度のｎ型の延長ドレイン領域１０１を形成する。続いて、半導体基板１００の上部における延長ドレイン１０１から基板面方向に間隔をおいた領域に、ｐ型不純物である、例えばボロン（Ｂ）イオンを選択的にイオン注入することにより、ｐ＋ 型のアンチパンチスルー領域１０８を形成する。
【００５２】
次に、図５（ｂ）に示すように、延長ドレイン領域１０１に対して、ｐ型不純物である、例えばボロンイオンを、２．０ＭｅＶ〜３．０ＭｅＶ程度の注入エネルギーでイオン注入することにより、深さが約３．５μｍで且つ基板面にほぼ平行に延びるように第２のｐ型埋め込み層１０４Ｂを形成する。
【００５３】
次に、図６（ａ）に示すように、延長ドレイン領域１０１に対して、ｐ型不純物である、例えばボロンイオンを、１．０ＭｅＶ〜１．５ＭｅＶ程度の注入エネルギーでイオン注入することにより、深さが約１．０μｍで且つ第２のｐ型埋め込み層１０４Ｂとほぼ平行に延びるように第１のｐ型埋め込み層１０４Ａを形成する。続いて、アンチパンチスルー領域１０８にｎ型のソース領域１０２を形成し、その後、アンチパンチスルー領域１０８におけるソース領域１０２に対して延長ドレイン領域１０１の反対側の領域に、ｐ型不純物である、例えばボロンイオンを４．５×１０１５／ｃｍ３ 程度のドーズ量で選択的にイオン注入することにより、ソース領域１０２と隣接するｐ＋＋型の基板コンタクト領域１０５を形成する。
【００５４】
次に、図６（ｂ）に示すように、延長ドレイン領域１０１の上部におけるソース領域１０２と反対側の端部に、ｎ＋＋型のドレインコンタクト部１０３を選択的に形成する。続いて、半導体基板１００の上における、延長ドレイン領域１０１とソース領域１０２との間にゲート絶縁膜１０６を介して、例えばポリシリコン膜からなるゲート電極１０７を形成する。その後、半導体基板１００の上にゲート電極１０７を含む全面にわたって絶縁膜１１０を堆積する。
【００５５】
なお、本実施形態においては、ソース領域１０２、基板コンタクト領域１０５及びドレインコンタクト部１０３の形成順序は特に問われない。
【００５６】
次に、図７に示すように、絶縁膜１１０におけるソース領域１０２及び基板コンタクト領域１０５を露出する第１のコンタクトホール１１０ａと、ドレインコンタクト部１０３を露出する第２のコンタクトホール１１０ｂとをそれぞれ形成する。続いて、絶縁膜１１０の上に第１のコンタクトホール１１０ａが埋め込まれるようにソース電極１１２を形成し、また、第２のコンタクトホール１１０ｂが埋め込まれるようにドレイン電極１１１を形成すると、本実施形態に係る半導体装置を得ることができる。ここでも、ソース電極１１２とドレイン電極１１１との形成順序は問われない。
【００５７】
（第１変形例）
以下、本発明の一実施形態の第１変形例について図面を参照しながら説明する。
【００５８】
図８（ａ）は本発明の一実施形態の第１変形例に係る半導体装置の断面構成を示している。ここで、図８（ａ）において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００５９】
図８（ａ）に示すように、第１変形例に係る半導体装置の延長ドレイン領域１０１において、深さが約１．０μｍの領域には、不純物濃度が約１．５×１０１６／ｃｍ３ の第１のｐ型埋め込み層１０４Ａが基板面にほぼ平行に延びるように形成され、深さが約４．０μｍの領域には、不純物濃度が約１．５×１０１６／ｃｍ３ の第２のｐ型埋め込み層１０４Ｂが第１のｐ型埋め込み層１０４Ａと並行して形成され、深さが約６．０μｍの領域には、不純物濃度が約１．０×１０１６／ｃｍ３ の第３のｐ型埋め込み層１０４Ｃが第２のｐ型埋め込み層１０４Ｂと並行して形成されている。
【００６０】
これにより、第１のｐ型埋め込み層１０４Ａの上側にはｎ型の上層領域１０１ａが形成され、第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂの間にはｎ型の第１中層領域１０１ｂ１ が形成され、第２のｐ型埋め込み層１０４Ｂ及び第３のｐ型埋め込み層１０４Ｃの間にはｎ型の第２中層領域１０１ｂ２ が形成され、第３のｐ型埋め込み層１０４Ｃの下側にはｎ− 型の下層領域１０１ｃが形成される。
【００６１】
各ｐ型埋め込み層１０４Ａ、１０４Ｂ、１０４Ｃは、共に半導体基板１００と電気的に接続されているか、又は共に電気的に浮遊状態である。
【００６２】
このように、第１変形例は、延長ドレイン領域１０１の内部に、３層のｐ型埋め込み層１０４Ａ、１０４Ｂ、１０４Ｃを設けている。その上、第３のｐ型埋め込み層１０４Ｃの不純物濃度は、第１及び第２のｐ型埋め込み層１０４Ａ、１０４Ｂよりも低く設定されていることを特徴とする。
【００６３】
この構成により、延長ドレイン領域１０１に所定の電圧が印加されると、図８（ｂ）における延長ドレイン領域１０１の周辺には、斜線に示すように空乏層１５０が広がる。すなわち、延長ドレイン領域１０１における上層領域１０１ａ、第１中層領域１０１ｂ１ 、第２中層領域１０１ｂ２ 及び下層領域１０１ｃのそれぞれの間隔が、図１に示す半導体装置の場合と比べて小さくなるため、空乏層が広がり易くなる。また、第３のｐ型埋め込み層１０４Ｃは他のｐ型埋め込み層１０４Ａ、１０４Ｂと比べて不純物濃度が低いため、第２中層領域１０１ｂ２ 及び下層領域１０１ｃとの各接合部から空乏層が広がり易くなる。
【００６４】
このため、高耐圧特性をさらに確保し易くなるので、高耐圧特性の確保とオン抵抗の低減との両立が図り易くなる。また、高耐圧特性を確保し易いため、ｎ型の延長ドレイン領域１０１における上層領域１０１ａ、第１中層領域１０１ｂ１ 、第２中層領域１０１ｂ２ 及び下層領域１０１ｃの各不純物濃度をより高くすることにより、オン抵抗を低減することも容易となる。
【００６５】
従って、第１変形例によると、高耐圧特性の確保とオン抵抗の低減との両立を一層図り易くなる。
【００６６】
（第２変形例）
また、第２変形例として、図９に示すように、延長ドレイン領域１０１に、第３のｐ型埋め込み層１０４Ｃの下側に、該第３のｐ型埋め込み層１０４Ｃと間隔をおき且つ並行するように第４のｐ型埋め込み層１０４Ｄを設けても良い。
【００６７】
このようにすると、空乏層がより一層広がり易くなるため、高耐圧特性の確保とオン抵抗の低減との両立を一層図り易くなる。
【００６８】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、延長ドレイン領域における基板面からの深さが約６μｍの領域であっても、延長ドレイン領域の抵抗値が下がるため、高耐圧を確保しつつ、オン抵抗を確実に低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置を示す構成断面図である。
【図２】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）はドレイン電極に電圧を印加した場合の空乏層の広がりを模式的に示す構成断面図であり、（ｂ）はドレイン電流が流れる様子を模式的に示す構成断面図である。
【図３】（ａ）〜（ｆ）は本発明の一実施形態に係る半導体装置の延長ドレイン領域における深さ方向の不純物濃度プロファイルを示し、（ａ）はｎ型不純物の注入エネルギーが０．１５ＭｅＶの場合を示すグラフであり、（ｂ）はその注入エネルギーが１．０ＭｅＶの場合を示すグラフであり、（ｃ）はその注入エネルギーが１．５ＭｅＶの場合を示すグラフであり、（ｄ）はその注入エネルギーが２．０ＭｅＶの場合を示すグラフであり、（ｅ）はその注入エネルギーが２．５ＭｅＶの場合を示すグラフであり、（ｆ）はその注入エネルギーが３．０ＭｅＶの場合を示すグラフである。
【図４】（ａ）は本発明の一実施形態に係る半導体装置の延長ドレイン領域の深さ方向におけるｎ型の不純物濃度のイオン注入エネルギー依存性を示すグラフである。
（ｂ）は本発明の一実施形態に係る半導体装置の延長ドレイン領域における、深さが２μｍの位置を基準とする深さ方向のｎ型の不純物濃度比率のイオン注入エネルギー依存性を示すグラフである。
【図５】（ａ）〜（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図６】（ａ）〜（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図８】（ａ）及び（ｂ）は本発明の一実施形態の第１変形例に係る半導体装置を示し、（ａ）は構成断面図であり、（ｂ）はドレイン電極に電圧を印加した場合の空乏層の広がりを模式的に示す構成断面図である。
【図９】本発明の一実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図１０】従来の高耐圧特性を有する第１の半導体装置を示す構成断面図である。
【図１１】従来の高耐圧特性を有する第２の半導体装置を示す構成断面図である。
【符号の説明】
１００ 半導体基板
１０１ 延長ドレイン領域
１０１ａ 上層領域
１０１ｂ 中層領域
１０１ｂ１ 第１中層領域
１０１ｂ２ 第２中層領域
１０１ｃ 下層領域
１０２ ソース領域
１０３ ドレインコンタクト部
１０４Ａ 第１のｐ型埋め込み層
１０４Ｂ 第２のｐ型埋め込み層
１０４Ｃ 第３のｐ型埋め込み層
１０４Ｄ 第４のｐ型埋め込み層
１０５ 基板コンタクト領域
１０６ ゲート絶縁膜
１０７ ゲート電極
１０８ アンチパンチスルー領域
１１０ 絶縁膜
１１０ａ 第１のコンタクトホール
１１０ｂ 第２のコンタクトホール
１１１ ドレイン電極
１１２ ソース電極
１３０ ドレイン内電流
１５０ 空乏層
【発明の属する技術分野】
本発明は、高耐圧特性を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
高耐圧特性を有しながらオン抵抗を低くすることができる横型半導体装置については、従来から種々の構造が検討されており、その一例として、米国特許第６，１６８，９８３号公報に開示されている半導体装置について図面を参照しながら説明する。
【０００３】
図１０は前記公報に開示された第１の半導体装置の断面構成を示している。
【０００４】
図１０に示すように、ｐ型の半導体基板１６の上部には、互いに間隔をおいてｎ型のソース領域１４及びｎ型の延長ドレイン領域２３が形成されている。延長ドレイン領域２３の上部にはドレイン電極１１と電気的に接続されるドレインコンタクト部１９が形成されている。
【０００５】
延長ドレイン領域２３には、基板面にほぼ平行に延びるように、ｐ型埋め込み層１８が形成されている。これにより、延長ドレイン領域２３は、ｐ型埋め込み層１８の上側にｎ型上層領域２４が形成されると共に、ｐ型埋め込み層１８の下側にｎ型下層領域２５が形成される。
【０００６】
半導体基板１６の上部にはソース領域１４と接するようにｐ型の基板コンタクト領域１３が形成されており、ソース領域１４及び基板コンタクト領域１３は共にソース電極１０と電気的に接続されている。
【０００７】
半導体基板１６の上におけるソース領域１４と延長ドレイン領域２３との間には、ゲート絶縁膜２０を介してゲート電極１２が形成されており、半導体基板１６におけるゲート電極１２の下側の領域はチャネル領域２８として機能する。ゲート電極１２を含む半導体基板１６の表面は絶縁膜２７により覆われている。
【０００８】
このように、第１の半導体装置は、ｎ型の延長ドレイン領域２３の内部に、ｎ型上層領域２４及びｐ型埋め込み層１８が設けられていることを特徴とする。
【０００９】
ｐ型埋め込み層１８は半導体基板１６を介して基準電位に設定される構成を採るため、延長ドレイン領域２３に電圧が印加されると、延長ドレイン領域２３と半導体基板１６とは、また延長ドレイン領域２３とｐ型埋め込み層１８とはそれぞれ逆バイアス状態となる。このため、延長ドレイン領域２３とｐ型埋め込み領域１８との接合部から空乏層が広がると共に、延長ドレイン領域２３と半導体基板１６との接合部からも空乏層が広がる。これらの空乏層の絶縁耐圧特性を利用することにより、ＭＯＳ型トランジスタの高耐圧化を図ることができる。
【００１０】
ゲート電極１２に電圧が印加されると、ＭＯＳ型トランジスタのチャネル領域が導通し、破線で示すドレイン内電流は主として延長ドレイン領域２３におけるｎ型上層領域２４とｎ型下層領域２５とに分かれて流れるため、高耐圧特性を得るには、延長ドレイン領域２３におけるｐ型埋め込み層１８の下側に位置するｎ型下層領域２５の不純物濃度を低減して、逆バイアス電圧を印加したときに接合部から広がる空乏層を大きくする。
【００１１】
ｎ型下層領域２５の不純物濃度を低減するには、延長ドレイン領域２３の形成工程において、ドーピングする不純物濃度を低減すると共に該不純物を熱拡散させる。
【００１２】
ところが、ｎ型下層領域２５の不純物濃度を低減すると、オン抵抗が高くなってしまうため、該ｎ型下層領域２５の不純物濃度を極端に低くすることは好ましくない。従って、高耐圧特性を確保しながらオン抵抗を低減するためには、表面側のｎ型上層領域２４の不純物濃度を高くする必要がある。
【００１３】
しかしながら、延長ドレイン領域２３におけるｎ型上層領域２４の不純物濃度を高くすると、逆バイアス電圧を印加したときの該ｎ型上層領域２４の空乏層の広がりが十分ではなくなるため、電界分布が変化して高耐圧特性が劣化してしまうという問題が発生する。従って、ｎ型上層領域２４の不純物濃度を極端に高くすることは好ましくない。
【００１４】
このように、第１の半導体装置においては、高耐圧特性の確保とオン抵抗の低減との両立を図っているが、この両立は十分であるとはいえない。
【００１５】
このため、前記公報には、さらに、高耐圧特性を確保しつつオン抵抗を確実に低減できるように、延長ドレイン領域２３の内部に他のｐ型埋め込み層を基板面にほぼ平行で且つ間隔をおいて形成した第２の半導体装置を開示している。これにより、ｎ型下層領域２５の不純物濃度を低下させることなく、高耐圧特性の向上を図っている。
【００１６】
図１１は前記公報に記載された第２の半導体装置の断面構成を示している。図１１に示すように、延長ドレイン領域２３には、基板面にほぼ平行に延び且つ深さ方向に互いに間隔をおくように、ｐ型の第１の埋め込み層１８Ａと該第１の埋め込み層１８Ａの下側に位置する第２の埋め込み層１８Ｂとが形成されている。
【００１７】
第２の半導体装置は、延長ドレイン領域２３にｐ型の第１の埋め込み層１８Ａ及び第２のｐ型埋め込み層１８Ｂが形成されているため、延長ドレイン領域２３に、半導体基板１６に対して逆バイアスとなる電圧が印加されると、延長ドレイン領域２３と第１及び第２の埋め込み層１８Ａ、１８Ｂとの各接合部、並びに延長ドレイン領域２３と半導体基板１６との接合部からそれぞれ空乏層が広がるため、ｎ型の延長ドレイン領域２３の不純物濃度を高く設定しても、該延長ドレイン領域２３、第１及び第２の埋め込み層１８Ａ、１８Ｂによる空乏層は容易に広がる。このため、ＭＯＳ型トランジスタの高耐圧特性を確保することができる。
【００１８】
また、延長ドレイン領域２３とソース領域１４とが導通状態になった場合には、不純物濃度を高く設定された延長ドレイン領域２３を電流が流れるため、オン抵抗を低減することができる。これにより、高耐圧を確保しつつ、オン抵抗を確実に低減することができる。
【００１９】
このとき、図１１の破線で示すＭＯＳ型トランジスタのドレイン内電流は、延長ドレイン領域２３における、ｎ型上層領域２４、ｎ型中層領域２６及びｎ型下層領域２５の３層に分かれるため、ＭＯＳ型トランジスタの延長ドレイン領域２３における抵抗値は３層の電流経路の並列抵抗値で表わすことができる。
【００２０】
【発明が解決しようとする課題】
しかしながら、前記従来の第２の半導体装置は、延長ドレイン領域２３の形成時に、ｎ型不純物、例えばリン（Ｐ）イオンをイオン注入した後、拡散深さが５μｍ〜１５μｍ程度となるように熱拡散を行なうが、イオン注入は１００ｋｅＶ〜１５０ｋｅＶ程度の注入エネルギーで行われている。このため、延長ドレイン領域２３の表面領域は高濃度に形成することが可能であるが、中層領域２６及び下層領域２５のｎ型の不純物濃度が順次低下することは避けられない。
【００２１】
これにより、前記従来の半導体装置は、延長ドレイン領域２３の中層領域２６及び下層領域２５における抵抗値が高くなるため、ＭＯＳ型トランジスタのオン抵抗が高くなるという問題が生じる。
【００２２】
本発明は、前記従来の問題に鑑み、高耐圧特性を確保しつつ、オン抵抗をさらに低減できるようにすることを目的とする。
【００２３】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、高耐圧特性を有する半導体装置の製造方法を、延長ドレイン領域における比較的に深い領域の不純物濃度を十分に高く形成する構成とする。
【００２８】
具体的に、本発明に係る半導体装置の製造方法は、第１導電型の半導体基板に、注入エネルギーが１．０ＭｅＶ以上且つ３．０ＭｅＶ以下の注入エネルギーを持つ第２導電型の不純物イオンを選択的にイオン注入することにより、半導体基板の上部に第２導電型の延長ドレイン領域を形成する第１の工程と、延長ドレイン領域に、基板面にほぼ平行で且つ深さ方向に互いに間隔をおくように、第１導電型の不純物層からなる複数の埋込み層を形成する第２の工程とを備えている。
【００２９】
本発明の半導体装置の製造方法によると、第１導電型の半導体基板に、注入エネルギーが１．０ＭｅＶ以上且つ３．０ＭｅＶ以下の注入エネルギーを持つ第２導電型の不純物イオンを選択的にイオン注入することにより、半導体基板の上部に第２導電型の延長ドレイン領域を形成するため、該延長ドレイン領域の接合深さが１０μｍ程度の場合には、基板面からの深さが約６μｍの領域の第２導電型の不純物濃度が約１×１０15／ｃｍ3 以上であり且つ深さが約２μｍの領域における第２導電型の不純物濃度の約３０％以上となる。その上、延長ドレイン領域を形成する不純物イオンの注入エネルギーを高く設定するだけでオン抵抗の低減を実現できるため、製造コストの上昇を招くことがない。
【００３０】
本発明の半導体装置の製造方法において、第１の工程が、半導体基板に対して熱処理を行なうことにより、延長ドレイン領域の拡散深さを５μｍ以上且つ１５μｍ以下とする工程を含むことが好ましい。
【００３１】
本発明の半導体装置の製造方法は、第２の工程において、各埋込み層を、延長ドレイン領域における深い領域から浅い領域に向けて、イオン注入法により順次形成することが好ましい。このようにすると、複数の埋め込み層を延長ドレイン領域の内部に確実に形成することができる。
【００３２】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００３３】
図１は本発明の一実施形態に係る高耐圧型のＭＯＳトランジスタからなる半導体装置の断面構成を示している。
【００３４】
図１に示すように、ｐ型の不純物濃度が約１×１０１４／ｃｍ３ 〜約３×１０１４／ｃｍ３ であるシリコンからなる半導体基板１００の上部には、互いに間隔をおいたｎ型の延長ドレイン領域１０１及びｎ型のソース領域１０２が形成されている。延長ドレイン領域１０１の上部には、絶縁膜１１０の上に形成されたドレイン電極１１１とコンタクト部を介して電気的に接続されるドレインコンタクト部１０３が形成されている。
【００３５】
延長ドレイン領域１０１は、注入エネルギーが約１．０ＭｅＶ〜約３．０ＭｅＶと極めて高いエネルギーを持つｎ型不純物の注入とそれに続く熱拡散とにより形成されている。この場合の基板面からの深さが約６μｍの領域におけるｎ型不純物濃度は約１×１０１５／ｃｍ３ 以上であり、且つ、深さが約２μｍの領域におけるｎ型不純物濃度の約３０％以上である。また、その接合深さは約５μｍ〜約１５μｍである。
【００３６】
延長ドレイン領域１０１における深さが１．０μｍ程度の領域には、ｐ型の不純物濃度が約２．５×１０１６／ｃｍ３ の第１のｐ型埋め込み層１０４Ａが基板面にほぼ平行に延びるように形成されている。また、延長ドレイン領域１０１における深さが約３．５μｍの領域には、不純物濃度が約１．５×１０１６／ｃｍ３ の第２のｐ型埋め込み層１０４Ｂが第１のｐ型埋め込み層１０４Ａと並行するように形成されている。ここで、第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂは、共に半導体基板１００と電気的に接続されているか又は共に電気的に浮遊状態にある。
【００３７】
このように、延長ドレイン領域１０１の内部には、所定の深さで基板面にほぼ平行に延び且つ深さ方向に互いに間隔をおいて形成された第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂを有している。このため、第１のｐ型埋め込み層１０４Ａの上側には、ｎ型の上層領域１０１ａが形成され、第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂの間には、ｎ型の中層領域１０１ｂが形成され、第２のｐ型埋め込み層１０４Ｂの下側には、ｎ− 型の下層領域１０１ｃが形成される。
【００３８】
なお、ｐ型埋め込み層を１層のみ設ける場合は、延長ドレイン領域１０１における下層領域１０１ｃの断面積が大きくなるため、耐圧特性は若干劣化するものの、オン抵抗は十分に小さくなる。
【００３９】
半導体基板１００の上部におけるソース領域１０２に対して延長ドレイン領域１０１の反対側の領域には、ソース領域１０２と隣接するようにｐ＋＋型の基板コンタクト領域１０５が形成されている。基板コンタクト領域１０５は半導体基板１００と電気的に接続されている。
【００４０】
ソース領域１０２及び基板コンタクト領域１０５は、共に絶縁膜１１０上に形成されたソース電極１１２とコンタクト部を介して電気的に接続されており、これにより、ソース領域１１２は半導体基板１００と同電位に設定される。
【００４１】
半導体基板１００上における延長ドレイン領域１０１とソース領域１０２との間にはゲート絶縁膜１０６を介してゲート電極１０７が形成されている。これにより、半導体基板１００におけるゲート電極１０７の下側の領域はチャネル領域となる。
【００４２】
ソース領域１０２及び基板コンタクト領域１０５は、ｐ型の不純物濃度が半導体基板１００よりも高いｐ＋ 型のアンチパンチスルー領域１０８によって囲まれている。このため、延長ドレイン領域１０１からチャネル領域に広がる空乏層は、その広がりがアンチパンチスルー領域１０８によって抑制されるため、いわゆるパンチスルー現象が阻止される。
【００４３】
本実施形態に係る半導体装置は、延長ドレイン領域１０１に、基板面にほぼ平行に延び且つ深さ方向に互いに間隔をおくように形成された第１のｐ型埋め込み層１０４Ａと第２のｐ型埋め込み層１０４Ｂとを有しているため、延長ドレイン領域１０１に所定の電圧が印加されると、ｎ型の延長ドレイン領域１０１とｐ型の半導体基板１００とは、また、ｎ型の延長ドレイン領域１０１と第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂとは互いに逆バイアス状態となる。
【００４４】
このため、図２（ａ）に示すように、第１のｐ型埋め込み層１０４Ａと延長ドレイン領域１０１との接合部、第２のｐ型埋め込み層１０４Ｂと延長ドレイン領域１０１との接合部、及び延長ドレイン領域１０１と半導体基板１００との接合部からそれぞれ空乏層が広がると共に、各空乏層が互いに連続してなる空乏層１５０が形成されるため、空乏層１５０の領域が十分に大きくなるので、ＭＯＳトランジスタの高耐圧化を図ることができる。
【００４５】
また、本実施形態に係る半導体装置によると、ゲート電極１０７に電圧が印加されて、ＭＯＳ型トランジスタのチャネル領域が導通すると、図２（ｂ）の破線に示すように、延長ドレイン領域１０１におけるドレイン内電流１３０は、延長ドレイン領域１０１における上層領域１０１ａ、中層領域１０１ｂ及び下層領域１０１ｃをそれぞれ流れることになる。
【００４６】
このとき、本実施形態に係る延長ドレイン領域１０１は、ｎ型不純物イオンが約１．０ＭｅＶ〜約３．０ＭｅＶと極めて高いエネルギーで注入されて形成されているため、図３（ａ）〜図３（ｆ）及びこれらのデータをまとめた図４（ａ）に示すように、正味のｎ型の不純物濃度は、深さが６μｍ程度の領域において約１．５×１０15／ｃｍ3 以上を有していることが分かる。ここで、図３（ａ）〜図３（ｆ）における曲線１はｐ型不純物であるボロン（Ｂ）の濃度を表わし、曲線２はｎ型不純物であるリン（Ｐ）の濃度を表わし、曲線３はｎ型不純物の正味の濃度を表わしている。なお、図３（ａ）〜図３（ｆ）及び図４において延長ドレイン領域１０１の接合深さは１０μｍ程度である。また、図４（ｂ）に示すように、深さが２μｍの領域のｎ型の不純物濃度と比較した場合でも３０％以上の濃度が確保されていることが分かる。
【００４７】
従って、延長ドレイン領域１０１における中層領域１０１ｂ及び下層領域１０１ｃにおけるｎ型の不純物濃度を従来と比べて高く形成することが可能となり、高耐圧特性を確保しつつ、オン抵抗を低減することができる。
【００４８】
以上説明したように、本実施形態によると、高耐圧型のＭＯＳトランジスタにおける延長ドレイン領域１０１は、不純物の注入エネルギーが約１．０ＭｅＶ〜約３．０ＭｅＶと極めて高いイオン注入によって形成されているため、第２のｐ型埋め込み層１０４Ｂの上側及び下側の各ｎ型の不純物濃度を高く形成することができるので、高耐圧特性を確保しながらオン抵抗を大きく低減することができるようになる。
【００４９】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００５０】
図５（ａ）〜図５（ｂ）乃至図７は本発明の一実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００５１】
まず、図５（ａ）に示すように、１×１０１４／ｃｍ３ 〜３×１０１４／ｃｍ３ 程度のｐ型の不純物濃度を有するシリコンからなる半導体基板１００に、ｎ型不純物である、例えばリン（Ｐ）イオンを１．０ＭｅＶ〜３．０ＭｅＶ程度の注入エネルギーで選択的にイオン注入し、その後、注入したｎ型不純物を熱拡散することにより、接合深さが５μｍ〜１５μｍ程度のｎ型の延長ドレイン領域１０１を形成する。続いて、半導体基板１００の上部における延長ドレイン１０１から基板面方向に間隔をおいた領域に、ｐ型不純物である、例えばボロン（Ｂ）イオンを選択的にイオン注入することにより、ｐ＋ 型のアンチパンチスルー領域１０８を形成する。
【００５２】
次に、図５（ｂ）に示すように、延長ドレイン領域１０１に対して、ｐ型不純物である、例えばボロンイオンを、２．０ＭｅＶ〜３．０ＭｅＶ程度の注入エネルギーでイオン注入することにより、深さが約３．５μｍで且つ基板面にほぼ平行に延びるように第２のｐ型埋め込み層１０４Ｂを形成する。
【００５３】
次に、図６（ａ）に示すように、延長ドレイン領域１０１に対して、ｐ型不純物である、例えばボロンイオンを、１．０ＭｅＶ〜１．５ＭｅＶ程度の注入エネルギーでイオン注入することにより、深さが約１．０μｍで且つ第２のｐ型埋め込み層１０４Ｂとほぼ平行に延びるように第１のｐ型埋め込み層１０４Ａを形成する。続いて、アンチパンチスルー領域１０８にｎ型のソース領域１０２を形成し、その後、アンチパンチスルー領域１０８におけるソース領域１０２に対して延長ドレイン領域１０１の反対側の領域に、ｐ型不純物である、例えばボロンイオンを４．５×１０１５／ｃｍ３ 程度のドーズ量で選択的にイオン注入することにより、ソース領域１０２と隣接するｐ＋＋型の基板コンタクト領域１０５を形成する。
【００５４】
次に、図６（ｂ）に示すように、延長ドレイン領域１０１の上部におけるソース領域１０２と反対側の端部に、ｎ＋＋型のドレインコンタクト部１０３を選択的に形成する。続いて、半導体基板１００の上における、延長ドレイン領域１０１とソース領域１０２との間にゲート絶縁膜１０６を介して、例えばポリシリコン膜からなるゲート電極１０７を形成する。その後、半導体基板１００の上にゲート電極１０７を含む全面にわたって絶縁膜１１０を堆積する。
【００５５】
なお、本実施形態においては、ソース領域１０２、基板コンタクト領域１０５及びドレインコンタクト部１０３の形成順序は特に問われない。
【００５６】
次に、図７に示すように、絶縁膜１１０におけるソース領域１０２及び基板コンタクト領域１０５を露出する第１のコンタクトホール１１０ａと、ドレインコンタクト部１０３を露出する第２のコンタクトホール１１０ｂとをそれぞれ形成する。続いて、絶縁膜１１０の上に第１のコンタクトホール１１０ａが埋め込まれるようにソース電極１１２を形成し、また、第２のコンタクトホール１１０ｂが埋め込まれるようにドレイン電極１１１を形成すると、本実施形態に係る半導体装置を得ることができる。ここでも、ソース電極１１２とドレイン電極１１１との形成順序は問われない。
【００５７】
（第１変形例）
以下、本発明の一実施形態の第１変形例について図面を参照しながら説明する。
【００５８】
図８（ａ）は本発明の一実施形態の第１変形例に係る半導体装置の断面構成を示している。ここで、図８（ａ）において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００５９】
図８（ａ）に示すように、第１変形例に係る半導体装置の延長ドレイン領域１０１において、深さが約１．０μｍの領域には、不純物濃度が約１．５×１０１６／ｃｍ３ の第１のｐ型埋め込み層１０４Ａが基板面にほぼ平行に延びるように形成され、深さが約４．０μｍの領域には、不純物濃度が約１．５×１０１６／ｃｍ３ の第２のｐ型埋め込み層１０４Ｂが第１のｐ型埋め込み層１０４Ａと並行して形成され、深さが約６．０μｍの領域には、不純物濃度が約１．０×１０１６／ｃｍ３ の第３のｐ型埋め込み層１０４Ｃが第２のｐ型埋め込み層１０４Ｂと並行して形成されている。
【００６０】
これにより、第１のｐ型埋め込み層１０４Ａの上側にはｎ型の上層領域１０１ａが形成され、第１のｐ型埋め込み層１０４Ａ及び第２のｐ型埋め込み層１０４Ｂの間にはｎ型の第１中層領域１０１ｂ１ が形成され、第２のｐ型埋め込み層１０４Ｂ及び第３のｐ型埋め込み層１０４Ｃの間にはｎ型の第２中層領域１０１ｂ２ が形成され、第３のｐ型埋め込み層１０４Ｃの下側にはｎ− 型の下層領域１０１ｃが形成される。
【００６１】
各ｐ型埋め込み層１０４Ａ、１０４Ｂ、１０４Ｃは、共に半導体基板１００と電気的に接続されているか、又は共に電気的に浮遊状態である。
【００６２】
このように、第１変形例は、延長ドレイン領域１０１の内部に、３層のｐ型埋め込み層１０４Ａ、１０４Ｂ、１０４Ｃを設けている。その上、第３のｐ型埋め込み層１０４Ｃの不純物濃度は、第１及び第２のｐ型埋め込み層１０４Ａ、１０４Ｂよりも低く設定されていることを特徴とする。
【００６３】
この構成により、延長ドレイン領域１０１に所定の電圧が印加されると、図８（ｂ）における延長ドレイン領域１０１の周辺には、斜線に示すように空乏層１５０が広がる。すなわち、延長ドレイン領域１０１における上層領域１０１ａ、第１中層領域１０１ｂ１ 、第２中層領域１０１ｂ２ 及び下層領域１０１ｃのそれぞれの間隔が、図１に示す半導体装置の場合と比べて小さくなるため、空乏層が広がり易くなる。また、第３のｐ型埋め込み層１０４Ｃは他のｐ型埋め込み層１０４Ａ、１０４Ｂと比べて不純物濃度が低いため、第２中層領域１０１ｂ２ 及び下層領域１０１ｃとの各接合部から空乏層が広がり易くなる。
【００６４】
このため、高耐圧特性をさらに確保し易くなるので、高耐圧特性の確保とオン抵抗の低減との両立が図り易くなる。また、高耐圧特性を確保し易いため、ｎ型の延長ドレイン領域１０１における上層領域１０１ａ、第１中層領域１０１ｂ１ 、第２中層領域１０１ｂ２ 及び下層領域１０１ｃの各不純物濃度をより高くすることにより、オン抵抗を低減することも容易となる。
【００６５】
従って、第１変形例によると、高耐圧特性の確保とオン抵抗の低減との両立を一層図り易くなる。
【００６６】
（第２変形例）
また、第２変形例として、図９に示すように、延長ドレイン領域１０１に、第３のｐ型埋め込み層１０４Ｃの下側に、該第３のｐ型埋め込み層１０４Ｃと間隔をおき且つ並行するように第４のｐ型埋め込み層１０４Ｄを設けても良い。
【００６７】
このようにすると、空乏層がより一層広がり易くなるため、高耐圧特性の確保とオン抵抗の低減との両立を一層図り易くなる。
【００６８】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、延長ドレイン領域における基板面からの深さが約６μｍの領域であっても、延長ドレイン領域の抵抗値が下がるため、高耐圧を確保しつつ、オン抵抗を確実に低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置を示す構成断面図である。
【図２】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）はドレイン電極に電圧を印加した場合の空乏層の広がりを模式的に示す構成断面図であり、（ｂ）はドレイン電流が流れる様子を模式的に示す構成断面図である。
【図３】（ａ）〜（ｆ）は本発明の一実施形態に係る半導体装置の延長ドレイン領域における深さ方向の不純物濃度プロファイルを示し、（ａ）はｎ型不純物の注入エネルギーが０．１５ＭｅＶの場合を示すグラフであり、（ｂ）はその注入エネルギーが１．０ＭｅＶの場合を示すグラフであり、（ｃ）はその注入エネルギーが１．５ＭｅＶの場合を示すグラフであり、（ｄ）はその注入エネルギーが２．０ＭｅＶの場合を示すグラフであり、（ｅ）はその注入エネルギーが２．５ＭｅＶの場合を示すグラフであり、（ｆ）はその注入エネルギーが３．０ＭｅＶの場合を示すグラフである。
【図４】（ａ）は本発明の一実施形態に係る半導体装置の延長ドレイン領域の深さ方向におけるｎ型の不純物濃度のイオン注入エネルギー依存性を示すグラフである。
（ｂ）は本発明の一実施形態に係る半導体装置の延長ドレイン領域における、深さが２μｍの位置を基準とする深さ方向のｎ型の不純物濃度比率のイオン注入エネルギー依存性を示すグラフである。
【図５】（ａ）〜（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図６】（ａ）〜（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図８】（ａ）及び（ｂ）は本発明の一実施形態の第１変形例に係る半導体装置を示し、（ａ）は構成断面図であり、（ｂ）はドレイン電極に電圧を印加した場合の空乏層の広がりを模式的に示す構成断面図である。
【図９】本発明の一実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図１０】従来の高耐圧特性を有する第１の半導体装置を示す構成断面図である。
【図１１】従来の高耐圧特性を有する第２の半導体装置を示す構成断面図である。
【符号の説明】
１００ 半導体基板
１０１ 延長ドレイン領域
１０１ａ 上層領域
１０１ｂ 中層領域
１０１ｂ１ 第１中層領域
１０１ｂ２ 第２中層領域
１０１ｃ 下層領域
１０２ ソース領域
１０３ ドレインコンタクト部
１０４Ａ 第１のｐ型埋め込み層
１０４Ｂ 第２のｐ型埋め込み層
１０４Ｃ 第３のｐ型埋め込み層
１０４Ｄ 第４のｐ型埋め込み層
１０５ 基板コンタクト領域
１０６ ゲート絶縁膜
１０７ ゲート電極
１０８ アンチパンチスルー領域
１１０ 絶縁膜
１１０ａ 第１のコンタクトホール
１１０ｂ 第２のコンタクトホール
１１１ ドレイン電極
１１２ ソース電極
１３０ ドレイン内電流
１５０ 空乏層
Claims (3)
- 第１導電型の半導体基板に、注入エネルギーが１．０ＭｅＶ以上且つ３．０ＭｅＶ以下の注入エネルギーを持つ第２導電型の不純物イオンを選択的にイオン注入することにより、前記半導体基板の上部に第２導電型の延長ドレイン領域を形成する第１の工程と、
前記延長ドレイン領域に、基板面にほぼ平行で且つ深さ方向に互いに間隔をおくように、第１導電型の不純物層からなる複数の埋込み層を形成する第２の工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第１の工程は、前記半導体基板に対して熱処理を行なうことにより、前記延長ドレイン領域の拡散深さを５μｍ以上且つ１５μｍ以下とする工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２の工程において、前記各埋込み層を、前記延長ドレイン領域における深い領域から浅い領域に向けて、イオン注入法により順次形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368089A JP3546037B2 (ja) | 2001-12-03 | 2001-12-03 | 半導体装置の製造方法 |
| US10/307,361 US20030102507A1 (en) | 2001-12-03 | 2002-12-02 | Semiconductor device and method for manufacturing the same |
| US10/784,219 US7008865B2 (en) | 2001-12-03 | 2004-02-24 | Method of manufacturing a semiconductor device having a high breakdown voltage and low on-resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368089A JP3546037B2 (ja) | 2001-12-03 | 2001-12-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168797A JP2003168797A (ja) | 2003-06-13 |
| JP3546037B2 true JP3546037B2 (ja) | 2004-07-21 |
Family
ID=19177732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001368089A Expired - Fee Related JP3546037B2 (ja) | 2001-12-03 | 2001-12-03 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20030102507A1 (ja) |
| JP (1) | JP3546037B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081470B2 (en) * | 2001-01-31 | 2006-07-25 | H. Lundbeck A/S | Use of GALR3 receptor antagonists for the treatment of depression and/or anxiety and compounds useful in such methods |
| JP2005136208A (ja) * | 2003-10-30 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP3888997B2 (ja) * | 2003-12-12 | 2007-03-07 | 松下電器産業株式会社 | 半導体装置 |
| CN101138077A (zh) * | 2005-02-07 | 2008-03-05 | Nxp股份有限公司 | 横向半导体装置的制造 |
| JP2011100847A (ja) * | 2009-11-05 | 2011-05-19 | Sharp Corp | 半導体装置及びその製造方法 |
| US8154078B2 (en) * | 2010-02-17 | 2012-04-10 | Vanguard International Semiconductor Corporation | Semiconductor structure and fabrication method thereof |
| JP2010283366A (ja) * | 2010-07-23 | 2010-12-16 | Toshiba Corp | 半導体装置 |
| CN102593172B (zh) * | 2011-01-14 | 2015-05-06 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| US9660053B2 (en) * | 2013-07-12 | 2017-05-23 | Power Integrations, Inc. | High-voltage field-effect transistor having multiple implanted layers |
| US9379179B2 (en) * | 2013-11-14 | 2016-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra high voltage electrostatic discharge protection device with current gain |
| US9306034B2 (en) * | 2014-02-24 | 2016-04-05 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with multiple doped regions |
| CN104992977B (zh) * | 2015-05-25 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| CN106409676A (zh) * | 2015-07-29 | 2017-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其制造方法 |
| CN105070754A (zh) * | 2015-08-07 | 2015-11-18 | 电子科技大学 | 横向高压器件及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626879A (en) * | 1982-12-21 | 1986-12-02 | North American Philips Corporation | Lateral double-diffused MOS transistor devices suitable for source-follower applications |
| US4609929A (en) * | 1984-12-21 | 1986-09-02 | North American Philips Corporation | Conductivity-enhanced combined lateral MOS/bipolar transistor |
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| JPH10189762A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体装置およびその製造方法 |
| US6072216A (en) * | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| US6424007B1 (en) * | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
| US6448625B1 (en) * | 2001-03-16 | 2002-09-10 | Semiconductor Components Industries Llc | High voltage metal oxide device with enhanced well region |
| US6492679B1 (en) * | 2001-08-03 | 2002-12-10 | Semiconductor Components Industries Llc | Method for manufacturing a high voltage MOSFET device with reduced on-resistance |
-
2001
- 2001-12-03 JP JP2001368089A patent/JP3546037B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-02 US US10/307,361 patent/US20030102507A1/en not_active Abandoned
-
2004
- 2004-02-24 US US10/784,219 patent/US7008865B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003168797A (ja) | 2003-06-13 |
| US7008865B2 (en) | 2006-03-07 |
| US20030102507A1 (en) | 2003-06-05 |
| US20040164376A1 (en) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399468B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7687853B2 (en) | System and method for making a LDMOS device with electrostatic discharge protection | |
| US7238987B2 (en) | Lateral semiconductor device and method for producing the same | |
| EP1009036B1 (en) | High-voltage MOS-gated power device, and related manufacturing process | |
| US20060065928A1 (en) | Semiconductor device | |
| US7192834B2 (en) | LDMOS device and method of fabrication of LDMOS device | |
| JP5098026B2 (ja) | 高圧ｎｍｏｓトランジスタの製造方法 | |
| JP3546037B2 (ja) | 半導体装置の製造方法 | |
| US8450177B2 (en) | LDMOS with self aligned vertical LDD backside drain | |
| JP2008140817A (ja) | 半導体装置 | |
| JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
| JP2011243919A (ja) | 半導体装置およびその製造方法 | |
| JP3259330B2 (ja) | 半導体装置の製造方法 | |
| JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
| JP3448015B2 (ja) | 半導体装置及びその製造方法 | |
| JP2015023208A (ja) | 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法 | |
| JP2004022769A (ja) | 横型高耐圧半導体装置 | |
| JP3888997B2 (ja) | 半導体装置 | |
| JP2797798B2 (ja) | 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 | |
| US20040238840A1 (en) | Semiconductor device and method for producing it | |
| JPH11204786A (ja) | 高耐圧絶縁ゲート型電界効果トランジスタを有する半導体装置およびその製造方法 | |
| JP2007115791A (ja) | 半導体装置およびその製造方法 | |
| JP2005085975A (ja) | 半導体装置 | |
| JP2004165468A (ja) | 半導体装置とその製造方法 | |
| JP2005051110A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |