CN111668299B - Ldmos器件的制造方法 - Google Patents
Ldmos器件的制造方法 Download PDFInfo
- Publication number
- CN111668299B CN111668299B CN202010723952.1A CN202010723952A CN111668299B CN 111668299 B CN111668299 B CN 111668299B CN 202010723952 A CN202010723952 A CN 202010723952A CN 111668299 B CN111668299 B CN 111668299B
- Authority
- CN
- China
- Prior art keywords
- drift region
- photoresist layer
- semiconductor substrate
- ldmos device
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 77
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 46
- 238000005468 ion implantation Methods 0.000 claims abstract description 43
- 238000002513 implantation Methods 0.000 claims description 28
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 6
- -1 phosphorus ion Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件的制造方法，通过在半导体衬底内形成第一导电类型的漂移区；然后，在所述半导体衬底上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出部分所述漂移区；接着，以所述图形化的光刻胶层为掩膜，对暴露出的所述漂移区执行离子注入工艺，以形成第二导电类型的阱区。即所述阱区位于所述漂移区内，在形成所述阱区和所述漂移区的过程中，只需要通过所述图形化的光刻胶层定义所述阱区的位置，因此，可以减少一次图形化的光刻胶层的图形对准，由此，可以减少阱区与漂移区之间的位置偏离，从而可以减少两者之间的套刻误差，进而可以提高LDMOS器件的导电沟道长度、阈值电压和漏电流的稳定性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种LDMOS器件的制造方法。
背景技术
由于横向双扩散金属氧化物半导体(lateral double diffusion MOS,LDMOS)器件具备高击穿电压，以及能够与互补金属氧化物半导体(CMOS)工艺兼容的特性，被广泛应用于功率器件中。现有的LDMOS器件的制造方法通常包括，在半导体衬底上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层暴露出部分所述半导体衬底，然后，执行离子注入，在暴露出的所述半导体衬底内形成阱区，接着，在所述半导体衬底上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层暴露出所述阱区外的部分所述半导体衬底，接着，执行离子注入，在暴露出的所述半导体衬底内形成漂移区。但在形成第一图形化的光刻胶层和第二图形化的光刻胶层时，其两者之间的图形的位置较容易发生偏离，即会出现套刻误差，因此，会影响LDMOS器件的电学参数稳定性，例如，影响LDMOS器件的导电沟道长度、阈值电压和漏电流的稳定性等。
发明内容
本发明的目的在于提供一种LDMOS器件的制造方法，以提高LDMOD器件的导电沟道长度、阈值电压和漏电流的稳定性。
为实现上述目的，本发明提供一种LDMOS器件的制造方法，包括：提供一半导体衬底；
在所述半导体衬底内形成第一导电类型的漂移区；
在所述半导体衬底上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出部分所述漂移区；
以所述图形化的光刻胶层为掩膜，对暴露出的所述漂移区执行离子注入工艺，以形成第二导电类型的阱区。
可选的，在所述的LDMOS器件的制造方法中，形成所述图形化的光刻胶层的方法包括：
在所述半导体衬底表面旋涂光刻胶，以形成光刻胶层；
对所述光刻胶层进行烘烤、曝光和显影处理，以形成所述图形化的光刻胶层。
可选的，在所述的LDMOS器件的制造方法中，对所述光刻胶层进行曝光处理时，采用的曝光能量值为30mJ/cm2～40mJ/cm2。
可选的，在所述的LDMOS器件的制造方法中，对暴露出的所述漂移区执行离子注入工艺的方法包括，采用多步离子注入工艺对暴露出的所述漂移区执行离子注入工艺以形成第二导电类型的所述阱区，所述多步离子注入工艺中采用的注入能量和剂量均不同。
可选的，在所述的LDMOS器件的制造方法中，对暴露出的所述漂移区执行离子注入工艺的方法包括：
执行第一次离子注入工艺，采用的注入能量为200Kev～250Kev，注入剂量10E3/cm2～12E3/cm2；
执行第二次离子注入工艺，采用的注入能量为140Kev～200Kev，注入剂量为90E2/cm2～100E2/cm2；
执行第三次离子注入工艺，采用的注入能量为60Kev～140Kev，注入剂量为60E2/cm2～90E2/cm2；
执行第四次离子注入工艺，采用的注入能量为15Kev～60Kev，注入剂量为40E2/cm2～60E2/cm2。
可选的，在所述的LDMOS器件的制造方法中，在所述半导体衬底内形成第一导电类型的漂移区之前，所述LDMOS器件的制造方法还包括，在所述半导体衬底表面形成一场氧化层。
可选的，在所述的LDMOS器件的制造方法中，在形成所述阱区之后，所述LDMOS器件的制造方法还包括：
去除所述图形化的光刻胶层；以及，
在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分所述阱区和所述漂移区，并延伸覆盖部分所述场氧化层。
可选的，在所述的LDMOS器件的制造方法中，所述栅极结构包括一栅氧化层和一栅极，所述栅氧化层位于所述场氧化层一侧与所述场氧化层连接，并覆盖部分所述漂移区和部分所述阱区，所述栅极覆盖所述栅氧化层并延伸覆盖部分所述场氧化层。
可选的，在所述的LDMOS器件的制造方法中，所述第一导电类型与所述第二导电类型的导电类型相反。
可选的，在所述的LDMOS器件的制造方法中，对暴露出的所述漂移区执行离子注入工艺时，采用的离子为砷离子、磷离子和硼离子中的至少一种。
在本发明提供的LDMOS器件的制造方法中，通过在半导体衬底内形成第一导电类型的漂移区；然后，在所述半导体衬底上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出部分所述漂移区；接着，以所述图形化的光刻胶层为掩膜，对暴露出的所述漂移区执行离子注入工艺，以形成第二导电类型的阱区。即所述阱区位于所述漂移区内，在形成所述阱区和所述漂移区的过程中，只需要通过所述图形化的光刻胶层定义所述阱区的位置，相比现有技术，可以减少一次图形化的光刻胶层的图形对准，由此，可以减少阱区与漂移区之间的位置偏离，从而可以减少两者之间的套刻误差，进而可以提高LDMOS器件的导电沟道长度、阈值电压和漏电流稳定性。
附图说明
图1是本发明实施例提供的LDMOS器件的制造方法的流程示意图；
图2～图4是本发明实施例提供的LDMOS器件的制造方法中形成的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；110-场氧化层；120-漂移区；130-阱区；140-栅极结构；150-栅氧化层；160-栅极。
具体实施方式
以下结合附图和具体实施例对本发明提出的LDMOS器件的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的LDMOS器件的制造方法的流程示意图。如图1所示，本发明提供一种LDMOS器件的制造方法，包括：
步骤S1：提供一半导体衬底；
步骤S2：在所述半导体衬底内形成第一导电类型的漂移区；
步骤S3：在所述半导体衬底上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出部分所述漂移区；
步骤S4：以所述图形化的光刻胶层为掩膜，对暴露出的所述漂移区执行离子注入工艺，以形成第二导电类型的阱区。
请参考图2～图4，其为本发明实施例提供的LDMOS器件的制造方法中形成的结构示意图。接下去，结合图2～图4对上述步骤进行详细说明。
在步骤S1中，如图2所示，提供一半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底或绝缘体上硅衬底。本实施例中，所述半导体衬底100为硅衬底，所述半导体衬底100的导电类型可以为第二导电类型(与第一导电类型相反)，在本实施例中，所述半导体衬底100的导电类型为P型。
接着，在半导体衬底100上形成场氧化层110，所述场氧化层110具有隔离的作用，能够避免器件中相邻的工艺层之间互干扰或者发生短路。优选的，所述场氧化层110可以通过正硅酸乙酯层(TEOS)形成，例如可以通过对所述正硅酸乙酯层执行高温退火工艺，形成所述场氧化层110，以使所述场氧化层110具有较好的隔离性能，但不限于此，所述场氧化层110也可以采用本领域人员所知的材质，例如二氧化硅等。
在步骤S2中，在所述半导体衬底100内形成第一导电类型的漂移区120，所述漂移区120内具有第一导电类型的掺杂离子，具体的，可以通过离子注入的方法形成所述漂移区120。在此，所述第一导电类型为N型，即所述漂移区120的导电类型为N型，在本发明的其他实施例中，所述漂移区120的导电类型也可以为P型。所述漂移区120可以承受较高的LDMOS器件的电压降，从而可以获得较高的击穿电压。
在步骤S3中，在所述半导体衬底100上形成图形化的光刻胶层(图中未示出)，所述图形化的光刻胶层暴露出部分所述漂移区120；所述图形化的光刻胶层用于定义阱区130的位置。
具体的，形成所述图形化的光刻胶层的方法包括：首先，在所述半导体衬底100表面旋涂光刻胶，以形成光刻胶层；然后，对所述光刻胶层进行烘烤、曝光和显影处理，以形成所述图形化的光刻胶层。更具体的，可以采用旋涂工艺在所述半导体衬底100表面形成光刻胶层，接着，对所述光刻胶层进行软烘烤，使所述光刻胶层内的溶剂挥发，增加所述光刻胶层与所述半导体衬底100之间的粘附性、光吸收及抗腐蚀能力，缓和涂胶过程中光刻胶层内产生的应力，接着，对所述光刻胶层进行对准和曝光，最后采用显影液溶解多余的光刻胶层，以形成所述图形化的光刻胶层。
优选的，对所述光刻胶层进行曝光处理时，采用的曝光能量值为30mJ/cm2～40mJ/cm2，以使后续形成的所述图形化的光刻胶层较均匀的分布在所述半导体衬底100表面，特别的，使所述图形化的光刻胶层的边缘处较平整，避免所述图形化的光刻胶层的图案偏移，从而在后续形成阱区130时，提高导电沟道的长度的稳定性。此外，在本发明的其他实施例中，可以采用准分子激光对所述光刻胶层进行固化，其准分子激光的波长范围在185nm-195nm之间，可以提高所述图形化的光刻胶对所述半导体衬底100的粘附性，还可以使所述图形化的光刻胶层的图形更好，进一步，还可以降低对下一步的离子注入工艺的影响。
在步骤S4中，如图3所示，以所述图形化的光刻胶层为掩膜，对暴露出的所述漂移区120执行离子注入工艺，以形成第二导电类型的阱区130，所述阱区130自所述漂移区130延伸到所述半导体衬底100中，在本申请的其他实施例中，所述阱区130也可以完全位于所述漂移区120内。具体的，对暴露出的所述漂移区120执行离子注入工艺的方法包括，采用多步离子注入工艺形成，对暴露出的所述漂移区执行离子注入工艺以形成第二导电类型的所述阱区，所述多步离子注入工艺中采用的注入能量和注入剂量均不同，以提高所述离子注入的均匀性。在形成所述漂移区120与所述阱区130的过程中，只需要通过所述图形化的光刻胶层定义所述阱区130的位置，相比现有技术，可以减少一次图形化的光刻胶层的图形对准，由此，可以减少阱区130与漂移区120之间的位置偏离，从而可以减少两者之间的套刻误差，进而可以提高LDMOS器件的导电沟道长度、阈值电压和漏电流的稳定性。
更具体的，对暴露出的所述漂移区120执行离子注入工艺的方法包括：首先，执行第一次离子注入工艺，采用的注入能量为200Kev～250Kev，注入剂量为10E3/cm2～12E3/cm2；然后，执行第二次离子注入工艺，采用的注入能量为140Kev～200Kev，注入剂量为90E2/cm2～100E2/cm2；接着，执行第三次离子注入工艺，采用的注入能量为60Kev～140Kev，注入剂量为60E2/cm2～90E2/cm2；最后，执行第四次离子注入工艺，采用的注入能量为15Kev～60Kev，注入剂量为40E2/cm2～60E2/cm2。在本实施例中，优选的采用四次离子注入的方法形成所述阱区130，以使所述离子注入工艺的效果较好，使形成的所述漂移区120内的离子较均匀的分布。在本发明的其他实施例中，也可以采用两次、三次、五次或者六次离子注入的方法形成所述阱区130。
其中，在对暴露出的所述漂移区120执行离子注入工时采用的艺离子为砷离子、磷离子和硼离子中的至少一种。
此外，在形成所述阱区130后，可以接着执行高温退火工艺，以修复因为离子注入产生的晶格缺陷，并可以进一步使阱区130内的离子扩散，形成离子分布更为均匀的阱区130。
接着，去除所述图形化的光刻胶层，暴露出所述半导体衬底100。其中，可以采用灰化工艺去除所述图形化的光刻胶。
接着，如图4所示，在所述半导体衬底100上形成栅极结构140，所述栅极结构140覆盖部分所述阱区130和部分所述漂移区120，并延伸覆盖部分所述场氧化层110。所述栅极结构140包括一栅氧化层150和一栅极160，所述栅氧化层150位于所述场氧化层110一侧与所述场氧化层110连接，并覆盖部分所述漂移区120和部分所述阱区130，所述栅极160覆盖所述栅氧化层150并延伸覆盖部分所述场氧化层110，即所述栅极160延伸至所述场氧化层110的部分表面。
综上可见，在本发明提供的LDMOS器件的制造方法中，通过在半导体衬底内形成第一导电类型的漂移区；然后，在所述半导体衬底上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出部分所述漂移区；接着，以所述图形化的光刻胶层为掩膜，对暴露出的所述漂移区执行离子注入工艺，以形成第二导电类型的阱区。即所述阱区位于所述漂移区内，在形成所述阱区和所述漂移区的过程中，只需要通过所述图形化的光刻胶层定义所述阱区的位置，相比现有技术，可以减少一次图形化的光刻胶层的图形对准，由此，可以减少阱区与漂移区之间的位置偏离，从而可以减少两者之间的套刻误差，进而可以提高LDMOS器件的导电沟道长度、阈值电压和漏电流的稳定性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (6)
1.一种LDMOS器件的制造方法，其特征在于，包括：
提供一半导体衬底；
在所述半导体衬底内形成第一导电类型的漂移区，所述第一导电类型为P型；
在所述半导体衬底表面旋涂光刻胶，以形成光刻胶层；
对所述光刻胶层进行烘烤、曝光和显影处理，以形成图形化的光刻胶层，所述图形化的光刻胶层仅暴露出部分所述漂移区，对所述光刻胶层进行曝光处理时，采用的曝光能量值为30mJ/cm2~40 mJ/cm2；
以所述图形化的光刻胶层为掩膜，采用多步离子注入工艺对暴露出的所述漂移区执行离子注入工艺，以形成第二导电类型的阱区，所述阱区全部位于所述漂移区内，所述第二导电类型为N型，其中，所述多步离子注入工艺中采用的注入能量和剂量均不同。
2.如权利要求1所述的LDMOS器件的制造方法，其特征在于，对暴露出的所述漂移区执行离子注入工艺的方法包括：
执行第一次离子注入工艺，采用的注入能量为200Kev~250Kev，注入剂量为10E3/cm2~12E3/cm2；
执行第二次离子注入工艺，采用的注入能量为140Kev~200Kev，注入剂量为90E2/cm2~100E2/cm2；
执行第三次离子注入工艺，采用的注入能量为60Kev~140Kev，注入剂量为60E2/cm2~90E2/cm2；
执行第四次离子注入工艺，采用的注入能量为15Kev~60Kev，注入剂量为40E2/cm2~60E2/cm2。
3.如权利要求1所述的LDMOS器件的制造方法，其特征在于，在所述半导体衬底内形成第一导电类型的漂移区之前，所述LDMOS器件的制造方法还包括，在所述半导体衬底表面形成一场氧化层。
4.如权利要求3所述的LDMOS器件的制造方法，其特征在于，在形成所述阱区之后，所述LDMOS器件的制造方法还包括：
去除所述图形化的光刻胶层；以及，
在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分所述阱区和所述漂移区，并延伸覆盖部分所述场氧化层。
5.如权利要求4所述的LDMOS器件的制造方法，其特征在于，所述栅极结构包括一栅氧化层和一栅极，所述栅氧化层位于所述场氧化层一侧与所述场氧化层连接，并覆盖部分所述漂移区和部分所述阱区，所述栅极覆盖所述栅氧化层并延伸覆盖部分所述场氧化层。
6.如权利要求1所述的LDMOS器件的制造方法，其特征在于，对暴露出的所述漂移区执行离子注入工艺时，采用的离子为砷离子或者磷离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010723952.1A CN111668299B (zh) | 2020-07-24 | 2020-07-24 | Ldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010723952.1A CN111668299B (zh) | 2020-07-24 | 2020-07-24 | Ldmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111668299A CN111668299A (zh) | 2020-09-15 |
| CN111668299B true CN111668299B (zh) | 2024-02-09 |
Family
ID=72392298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010723952.1A Active CN111668299B (zh) | 2020-07-24 | 2020-07-24 | Ldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668299B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000312002A (ja) * | 1999-04-27 | 2000-11-07 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US6255154B1 (en) * | 1999-03-12 | 2001-07-03 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN106206320A (zh) * | 2016-08-16 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | Ldmos的制造方法 |
| CN106409676A (zh) * | 2015-07-29 | 2017-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101057651B1 (ko) * | 2008-11-24 | 2011-08-18 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| KR101228366B1 (ko) * | 2011-05-16 | 2013-02-01 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 소자 제조 방법 |
-
2020
- 2020-07-24 CN CN202010723952.1A patent/CN111668299B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255154B1 (en) * | 1999-03-12 | 2001-07-03 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2000312002A (ja) * | 1999-04-27 | 2000-11-07 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| CN106409676A (zh) * | 2015-07-29 | 2017-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其制造方法 |
| CN106206320A (zh) * | 2016-08-16 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | Ldmos的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111668299A (zh) | 2020-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2008148090A1 (en) | Improved ldmos process integration | |
| KR100242732B1 (ko) | 반도체 장치 제조방법 | |
| JP2010157720A (ja) | 半導体素子及びその製造方法 | |
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| JP3059423B2 (ja) | 半導体装置の製造方法 | |
| CN111668299B (zh) | Ldmos器件的制造方法 | |
| KR100668748B1 (ko) | 게이트-관통 이온주입을 이용한 반도체소자의 제조방법 | |
| KR100783283B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8470656B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100253569B1 (ko) | 3중웰을 가지는 반도체 소자의 제조방법 | |
| KR100575333B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| JP2001077360A (ja) | 半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPS62237762A (ja) | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 | |
| CN111243956B (zh) | 半导体制作工艺 | |
| US20230326954A1 (en) | Advanced poly resistor and cmos transistor | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR0172828B1 (ko) | 반도체 소자의 웰 제조방법 | |
| KR100732774B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR950010045B1 (ko) | 반도체 장치의 제조방법 | |
| KR100309477B1 (ko) | 반도체장치 제조방법 | |
| JPS6213026A (ja) | 半導体装置の製造方法 | |
| KR100290876B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |