JPS6213026A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6213026A JPS6213026A JP15163885A JP15163885A JPS6213026A JP S6213026 A JPS6213026 A JP S6213026A JP 15163885 A JP15163885 A JP 15163885A JP 15163885 A JP15163885 A JP 15163885A JP S6213026 A JPS6213026 A JP S6213026A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- region
- implanted
- ion
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体基板の選択的領域に、イオン注入法で不
純物を導入する方法を含む半導体装置の製造方法に関す
る。
純物を導入する方法を含む半導体装置の製造方法に関す
る。
従来の技術
半導体素子、とりわけ、ＭＯ８型トランジスタでは、微
細化が進み、その最小寸法が１μｍあるいはそれ以下の
サブミクロンを基準にするようなものになると、ドレイ
ン領域近傍の高電界領域で発生したホットキャリアが半
導体装置の不安定性を増長させる要因となり、しばしば
ＭＯ３型トランジスタの閾値電圧の変動相互コンダクタ
ンスの低下々どの不都合を生じさせる。
細化が進み、その最小寸法が１μｍあるいはそれ以下の
サブミクロンを基準にするようなものになると、ドレイ
ン領域近傍の高電界領域で発生したホットキャリアが半
導体装置の不安定性を増長させる要因となり、しばしば
ＭＯ３型トランジスタの閾値電圧の変動相互コンダクタ
ンスの低下々どの不都合を生じさせる。
３ページ
ドレイン電界を緩和する代表的な方策として、いわゆる
、ＬＤＤ構造（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）を採用するこ吉がある。ＬＤＤ構造ではまずｎ層と
して砒素（Ａｓ ）をイオン注入し、その後、ｃｖｎ法
とＲＩＥ（反応性イオンエツチング）を用い、＋ 側壁に５１０２を残しその後ｎ 層として、燐（リン）
をイオン注入する。ＬＤＤ構造では、ｎ 層が実効的な
ソースドレイン電圧を低くする。
、ＬＤＤ構造（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）を採用するこ吉がある。ＬＤＤ構造ではまずｎ層と
して砒素（Ａｓ ）をイオン注入し、その後、ｃｖｎ法
とＲＩＥ（反応性イオンエツチング）を用い、＋ 側壁に５１０２を残しその後ｎ 層として、燐（リン）
をイオン注入する。ＬＤＤ構造では、ｎ 層が実効的な
ソースドレイン電圧を低くする。
発明が解決しようとする問題点
かかるＬＤＤ構造においては、ＣＶＤ法を用いて５１０
２膜を形成する過程が不可欠であるだめ製造工程に複雑
さをもたらし、量産化の面から問題がある。
２膜を形成する過程が不可欠であるだめ製造工程に複雑
さをもたらし、量産化の面から問題がある。
本発明は、上記問題点を解決し、量産化に適した半導体
装置の製造方法を提供するものである。
装置の製造方法を提供するものである。
問題点を解決するだめの手段
本発明は、要約するに半導体基板の選択的領域に、イオ
ン不透過被膜マスクを用いて、第１の不純物をイオン注
入する工程と、前記イオン不透過膜を残したまま、全面
にホトレジストを回転塗布した後、所定光量の光照射で
露光し、現像処理して、前記イオン不透過被膜マスクの
側壁のみにホトレジストを残し、ついで、前記ホトレジ
スト及び前記イオン不透過被膜マスクを介して第２の不
純物をイオン注入する工程とを備えた半導体装置の製造
方法である。
ン不透過被膜マスクを用いて、第１の不純物をイオン注
入する工程と、前記イオン不透過膜を残したまま、全面
にホトレジストを回転塗布した後、所定光量の光照射で
露光し、現像処理して、前記イオン不透過被膜マスクの
側壁のみにホトレジストを残し、ついで、前記ホトレジ
スト及び前記イオン不透過被膜マスクを介して第２の不
純物をイオン注入する工程とを備えた半導体装置の製造
方法である。
作用
この製造方法によれば、セルファライン方式によるマス
ク工程のＦＬ比較的簡素外、レジスト塗布、露光現像と
いう一連の工程と、イオン注入工程のみにより、安定特
性のＭＯＳ ）ランジスタを実現することができる。
ク工程のＦＬ比較的簡素外、レジスト塗布、露光現像と
いう一連の工程と、イオン注入工程のみにより、安定特
性のＭＯＳ ）ランジスタを実現することができる。
実施例
本発明の半導体装置製造方法を実施例をもって説明する
。第１図（２Ｌ）〜（ｄ）は実施例工程順断面図を示す
。第１図（ａ）はＭＯＳ ）ランジスタを形成する場合
に、通常用いられる工程と同様の形態を示し、ｐ形シリ
コン基板１の表面に二酸化シリコン膜２を形成し、つい
で多結晶シリコン層３を設ける。
。第１図（２Ｌ）〜（ｄ）は実施例工程順断面図を示す
。第１図（ａ）はＭＯＳ ）ランジスタを形成する場合
に、通常用いられる工程と同様の形態を示し、ｐ形シリ
コン基板１の表面に二酸化シリコン膜２を形成し、つい
で多結晶シリコン層３を設ける。
多結晶シリコン層３を所望のＭＯＳゲート電極構５ペー
ジ 造に形成し、次にこのシリコン基板１に砒素をイオン注
入し、表面所定領域に砒素注入領域４を設ける。この時
のＡｓの注入量は１Ｑ１４〜１０１−程度とし、そのイ
オン注入領域４が拡散熱処理によってｎ一層になるよう
に設定する。次に、第１図（ｂ）に示すように、二酸化
シリコン膜２および多結晶シリコン層３の表面にノボラ
ック系ポジ型ホトレジスト５を回転塗布する。ホトレジ
ストはその後、通常のプリベーク処理（１００°Ｃ前後
）され、紫外線照射される。この時の照射エネルギーは
、現像後のレジスト残膜がゼロとなる最小露光量７０以
上で、Ｔｏ の１，２倍以下であることが望ましい。
ジ 造に形成し、次にこのシリコン基板１に砒素をイオン注
入し、表面所定領域に砒素注入領域４を設ける。この時
のＡｓの注入量は１Ｑ１４〜１０１−程度とし、そのイ
オン注入領域４が拡散熱処理によってｎ一層になるよう
に設定する。次に、第１図（ｂ）に示すように、二酸化
シリコン膜２および多結晶シリコン層３の表面にノボラ
ック系ポジ型ホトレジスト５を回転塗布する。ホトレジ
ストはその後、通常のプリベーク処理（１００°Ｃ前後
）され、紫外線照射される。この時の照射エネルギーは
、現像後のレジスト残膜がゼロとなる最小露光量７０以
上で、Ｔｏ の１，２倍以下であることが望ましい。
その後、アルカリ系の現像液で通常現像を行う。現像後
の断面模式図を第１図（ｃ）に示す。
の断面模式図を第１図（ｃ）に示す。
同図に示すように、多結晶シリコン層の側壁部のみに、
ホトレジスト６を残す。その後、燐をイオン注入法でシ
リコン基板１０所定領域に注入して、燐含有領域６を形
成する。燐のイオン注入量は、１０１５〜１０ ” ／
ｃｒＲ程度となし、拡散熱処理後に同領域６がｎ 層
になるようにする。次に、側壁６ベーノ 部のホトレジスト５を灰化処理により除去し、所定の熱
処理、たとえば約９００°Ｃで３ｏ分程度のアニールお
よび拡散処理を施こすことによって、第１図（ｄ）に示
すように、Ａｓ導入のｎ−領域７ａおよび燐導入のｎ十
領域７ｂをもったｎ形拡散領域７を形成する。以上の工
程によりＬＤＤ構造のＭＯ８型トランジスタが形成され
る。
ホトレジスト６を残す。その後、燐をイオン注入法でシ
リコン基板１０所定領域に注入して、燐含有領域６を形
成する。燐のイオン注入量は、１０１５〜１０ ” ／
ｃｒＲ程度となし、拡散熱処理後に同領域６がｎ 層
になるようにする。次に、側壁６ベーノ 部のホトレジスト５を灰化処理により除去し、所定の熱
処理、たとえば約９００°Ｃで３ｏ分程度のアニールお
よび拡散処理を施こすことによって、第１図（ｄ）に示
すように、Ａｓ導入のｎ−領域７ａおよび燐導入のｎ十
領域７ｂをもったｎ形拡散領域７を形成する。以上の工
程によりＬＤＤ構造のＭＯ８型トランジスタが形成され
る。
上記実施例では、ゲート絶縁膜２として、二酸化シリコ
ンを用いたが、これは窒化シリコン膜でも良い。まだゲ
ート電極も、多結晶シリコン層に限らず、高融点金属な
いしはそのシリサイドなどセルファジイン方式が可能々
電極材料の全てが利用できる。また、ノボラック系ポジ
型レジストは吸収染料を添加したレジストを用いること
ももちろん可能である。
ンを用いたが、これは窒化シリコン膜でも良い。まだゲ
ート電極も、多結晶シリコン層に限らず、高融点金属な
いしはそのシリサイドなどセルファジイン方式が可能々
電極材料の全てが利用できる。また、ノボラック系ポジ
型レジストは吸収染料を添加したレジストを用いること
ももちろん可能である。
発明の効果
本発明の方法によれば、安価簡便に、ゲート電極の側壁
に残すイオン不透過膜が形成でき、量産性が有゛す、工
業的価値が高い。
に残すイオン不透過膜が形成でき、量産性が有゛す、工
業的価値が高い。
７ベーゾ
第１図（＆）〜（ｄ）は本発明による半導体装置の製造
方法を説明するだめの工程順断面図である。 １・・・・・・シリコン基板、２・・・・・・二酸化シ
リコン膜、３・・・・・・多結晶シリコン層、４・・・
・・・砒素イオン注入領域、５・・・・・・ホトレジス
ト、６・・・・・・燐イオン注入領域、７・・・・・・
ｎ形拡散領域。
方法を説明するだめの工程順断面図である。 １・・・・・・シリコン基板、２・・・・・・二酸化シ
リコン膜、３・・・・・・多結晶シリコン層、４・・・
・・・砒素イオン注入領域、５・・・・・・ホトレジス
ト、６・・・・・・燐イオン注入領域、７・・・・・・
ｎ形拡散領域。
Claims (4)
- （１）半導体基板の選択的領域に、イオン不透過被膜マ
スクを用いて、第１の不純物をイオン注入する工程と、
前記イオン不透過膜マスクを残したまま、全面に、ホト
レジストを前記半導体基板に塗布した後、前記レジスト
主表面から所定光量で光照射し、現像処理し、前記イオ
ン不透過被膜マスクの側壁のみにホトレジストを残す工
程、前記ホトレジスト及び前記イオン不透過被膜マスク
を介して、第２の不純物を前記半導体基板にイオン注入
する工程とを備えた半導体装置の製造方法。 - （２）ホトレジストがポジ型であることを特徴とする特
許請求の範囲第１項に記載の半導体装置の製造方法。 - （３）ホトレジストが紫外線吸収染料を含有しているこ
とを特徴とする特許請求の範囲第１項に記載の半導体装
置の製造方法。 - （４）照射光量が、平坦部分における現像後レジスト残
膜がゼロとなる最小露光量Ｔ＿０以上で、同Ｔ＿０の１
．２倍以下であることを特徴とする特許請求の範囲第１
項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163885A JPS6213026A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163885A JPS6213026A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6213026A true JPS6213026A (ja) | 1987-01-21 |
Family
ID=15522925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15163885A Pending JPS6213026A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6213026A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183777A (en) * | 1987-12-30 | 1993-02-02 | Fujitsu Limited | Method of forming shallow junctions |
| JP2008029159A (ja) * | 2006-07-25 | 2008-02-07 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータ |
-
1985
- 1985-07-10 JP JP15163885A patent/JPS6213026A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183777A (en) * | 1987-12-30 | 1993-02-02 | Fujitsu Limited | Method of forming shallow junctions |
| JP2008029159A (ja) * | 2006-07-25 | 2008-02-07 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
| KR100268871B1 (ko) | 반도체소자의제조방법 | |
| US6221564B1 (en) | Method for forming a spacer out of photosensitive material | |
| JPS62188277A (ja) | 低濃度ド−プド構造形成方法 | |
| JPH09181316A (ja) | 逆側壁を用いた陥没チャネルｍｏｓｆｅｔの製造方法 | |
| JPS6213026A (ja) | 半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPH06260607A (ja) | 半導体装置およびその製造方法 | |
| US6207520B1 (en) | Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions | |
| JPS62105464A (ja) | 半導体装置の製造方法 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| US6124175A (en) | Rapid thermal anneal with a gaseous dopant species | |
| JPH0139647B2 (ja) | ||
| JP3213461B2 (ja) | 半導体装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR0166794B1 (ko) | 그레이디드 접합 형성방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JPS6213025A (ja) | 半導体装置の製造方法 | |
| JPH04146668A (ja) | 半導体装置の製造方法 | |
| KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
| KR19980030510A (ko) | 모스펫(mos fet)의 구조 및 제조방법 | |
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| CN114496760A (zh) | 一种mos晶体管的形成方法 | |
| JPS60245281A (ja) | 半導体装置の製造方法 |