KR0166794B1 - 그레이디드 접합 형성방법 - Google Patents

그레이디드 접합 형성방법 Download PDF

Info

Publication number
KR0166794B1
KR0166794B1 KR1019900012336A KR900012336A KR0166794B1 KR 0166794 B1 KR0166794 B1 KR 0166794B1 KR 1019900012336 A KR1019900012336 A KR 1019900012336A KR 900012336 A KR900012336 A KR 900012336A KR 0166794 B1 KR0166794 B1 KR 0166794B1
Authority
KR
South Korea
Prior art keywords
photoresist
forming
gate electrode
graded junction
ion implantation
Prior art date
Application number
KR1019900012336A
Other languages
English (en)
Other versions
KR920005361A (ko
Inventor
한정수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019900012336A priority Critical patent/KR0166794B1/ko
Publication of KR920005361A publication Critical patent/KR920005361A/ko
Application granted granted Critical
Publication of KR0166794B1 publication Critical patent/KR0166794B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 그레이디드 접합(Graded Junction) 형성방법에 관한 것으로, 특히 MIS(Metal Insulator Semiconductor) 구조를 갖는 소자의 소오스/드레인(S/D) 영역 형성이나 바이폴라(Bipolar) 접합형성에 적당하도록 한 것이다.
이와 같은 본 발명의 그레이디드 접합 형성방법은 활성영역과 필드영역이 정의된 반도체 기판상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함한 반도체 기판상에 포토레지스트를 코팅하는 공정과, 소오스/드레인 형성영역의 상기 포토레지스트를 선택적으로 제거하고 프리-베이크하여 상기 포토레지스트를 플로우잉 시키는 공정과, 상기 플로우잉된 포토레지스트와 게이트 전극을 마스크로 이용하여 포토레지스트의 두께에 의해 LDD구조를 갖도록 불순물 이온주입하는 공정과, 상기 포토레지스트를 제거하고 열처리하는 공정을 포함하여 이루어진다.

Description

그레이디드 접합 형성방법
제1a도는 종래의 LDD 그레이디드 접합구조 단면도.
제1b도는 종래의 LDD 그레이디드 접합구조 단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 게이트 산화막
3 : 게이트 전극 4 : 포토레지스트
본 발명은 그레이디드 접합(Graded Junction) 형성방법에 관한 것으로, 특히 MIS(Metal Insulator Semiconductor) 구조를 갖는 소자(Device)의 소오스/드레인(S/D) 영역 형성이나 바이폴라(Bipolar) 접합형성에 적당하도록 한 것이다.
종래의 그레이디드 접합 형성방법으로는 게이트 폴리 사이드 측벽을 형성시켜 이온주입시 자동으로 그레이디드 접합이 형성되도록 하는 LDD(Lightly Doped Drain) 방법과 이중이온 주입에 의해 그레이디드 접합이 형성되도록 하는 DDD(Double Doped Drain) 방법이 있다.
이하에서 이를 첨부된 제1도 (a)(b)에 의거하여 상술하면 다음과 같다.
먼저 (a)와 같이 필드영역과 활성영역이 정의되어 필드영역이 필드 산화막(FIELD OXIDE)이 형성된 기판상에 게이트 산화막(GATE OXIDE) 및 게이트(GATE)를 형성한 후, 상기 게이트(GATE)를 마스크로 이용하여 기판에 저농도(N-) 이온주입하고, 전면에 LTO(Low Temperature Oxide) 등을 증착하여 에치 백(또는 스페이스 에치)하므로써 게이트 측벽에 측벽(Side Wall)을 형성한다.
그리고 측벽과 게이트를 마스크로 이용하여 고농도(N+) 이온주입하므로써, LDD 구조의 그레이디드 접합을 형성하였다.
이때, 저농도(N-) 이온주입을 얇게 하고, 고농도(N+) 이온주입은 깊게 형성한 것이다.
다음으로 (b)와 같이 필드영역과 활성영역을 정의하여 필드영역에 필드산화막이 형성된 기판상에 게이트 산화막 및 게이트를 형성한 후, 게이트를 마스크로 이용하여 기판에 저농도(N-) 이온주입하고, (a)와 같은 방법으로 게이트 측벽에 LTO 측벽을 형성한다.
그리고 LTO 측벽과 게이트를 마스크로 이용하여 고농도(N+) 이온주입을 실시하여 그레이디드 접합을 형성하였다.
이때, 저농도(N-) 이온주입을 할시에는 고농도(N+) 이온주입을 행할 경우보다 더 깊게 이온주입하므로써 S/D 영역의 불순물 농도가 S/D 영역의 에지(Edge)쪽으로 갈수록 감소하게 하여 에지쪽에서 발생할 수 있는 핫 캐리어 효과(Hot Carrier Effect)등 소자에 악영향을 줄 수 있는 요소를 제거할 수 있도록 한 방법이다.
그러나, 이와 같은 종래의 LDD 및 DDD 방법을 사용하는 경우에는 LTO 증착 및 에치백 공정 등의 측벽 형성과정이 필요하든지 아니면 이온주입을 두 번해야 하는 등 공정이 복잡해지는 단점이 있다.
본 발명은 상기 단점을 제거하기 위한 것으로, 비교적 간단한 공정으로 그레이디드 접합을 형성할 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 수단으로서 본 발명은 포토레지스트(P.R ; Photo Resist)만을 사용하되 이를 코팅하고 고온에서 이온주입전 프리-베이크(Pre-Bake)하여 플로우잉(Flowing)시킨후 이온주입을 실시한다.
이를 첨부된 제2도 (a) 내지 (f)를 이용하여 상술하면 다음과 같다.
먼저 (a)와 같이 필드영역에 선택적으로 필드산화막(5)이 형성된 실리콘기판(1)의 활성영역중에 게이트 산화막(2)과 게이트 전극(3)을 형성한다.
이어 (b)와 같이 상기 게이트 전극(3)을 포함한 실리콘 기판(1) 전면에 포토레지스트(4)를 코팅한다.
그리고 (c)(d)와 같이 소오스/드레인 영역을 형성할 상기 포토레지스트(4)의 부분을 노광(Exposure)하고 이를 현상(Develop)하여 상기 노광된 부분의 포토레지스트(4)를 선택적으로 제거한다.
이어 (e)와 같이 약 80℃~200℃의 온도에서 프리-베이크하여 플로우잉된 포토레지스트(4)의 각도(θ)가 약 2°~ 50°가 되도록 한 다음 빔에너지(Beam Energy) 5keV 이상으로 이온주입을 실시한다.
이때 플로우잉되어 얇아진 부분의 포토레지스트(4)를 통하여서는 N-영역이 형성되고 포토레지스트(4)가 없는 부분에만 N+영역이 형성되어 종래에 의한 구조와 동일 또는 유사한 구조를 갖게 된다.
이어 (f)와 같이 포토레지스트(4)를 벗겨내고 열처리공정을 수행하므로써 공정이 완료된다.
이상과 같이 본 발명은 PN접합, 리지스터형성, MIS구조, 바이폴라구조 등 그레이디드 접합을 필요로 하는 경우 단지 한 번의 포토레지스트 마스킹 공정과 이온주입을 실시하여 그레이디즈 접합을 형성하므로써 공정의 스텝 및 시간을 단축시킬 수 있음은 물론 원하는 LDD 구조를 쉽게 형성할 수 있는 효과가 있다.

Claims (3)

  1. 활성영역과 필드영역이 정의된 반도체 기판상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함한 반도체 기판상에 포토레지스트를 코팅하는 공정과, 소오스/드레인 형성영역의 상기 포토레지스트를 선택적으로 제거하고 프리-베이크하여 상기 포토레지스트를 플로우잉 시키는 공정과, 상기 플로우잉된 포토레지스트와 게이트 전극을 마스크로 이용하여 포토레지스트의 두께에 의해 LDD구조를 갖도록 불순물 이온주입하는 공정과, 상기 포토레지스트를 제거하고 열처리하는 공정을 포함하여 이루어짐을 특징으로 하는 그레이디드 접합 형성방법.
  2. 제1항에 있어서, 프리-베이크는 약 80℃~200℃에서 행함을 특징으로 하는 그레이디드 접합 형성방법.
  3. 제1항에 있어서, 프리 베이크에 의해 플로우잉되는 포토레지스트의 각도는 약 2°~ 50°인 것을 특징으로 하는 그레이디드 접합 형성방법.
KR1019900012336A 1990-08-10 1990-08-10 그레이디드 접합 형성방법 KR0166794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012336A KR0166794B1 (ko) 1990-08-10 1990-08-10 그레이디드 접합 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012336A KR0166794B1 (ko) 1990-08-10 1990-08-10 그레이디드 접합 형성방법

Publications (2)

Publication Number Publication Date
KR920005361A KR920005361A (ko) 1992-03-28
KR0166794B1 true KR0166794B1 (ko) 1999-01-15

Family

ID=19302233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012336A KR0166794B1 (ko) 1990-08-10 1990-08-10 그레이디드 접합 형성방법

Country Status (1)

Country Link
KR (1) KR0166794B1 (ko)

Also Published As

Publication number Publication date
KR920005361A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
KR0150676B1 (ko) 함몰게이트 구조에 의한 얕은 접합 형성 방법
JPS5875871A (ja) 半導体の不純物分布を制御する方法
US6221564B1 (en) Method for forming a spacer out of photosensitive material
JPH0992830A (ja) トランジスタの製造方法
GB2172427A (en) Semiconductor device manufacture using a deflected ion beam
KR0166794B1 (ko) 그레이디드 접합 형성방법
US6500716B2 (en) Method for fabricating high voltage transistor
JPH0831601B2 (ja) 半導体装置の製造方法
US6207520B1 (en) Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions
US6124175A (en) Rapid thermal anneal with a gaseous dopant species
US20100087054A1 (en) Method for forming deep well of power device
KR19990073669A (ko) 모스 트랜지스터 제조방법 및 구조
JPS62105464A (ja) 半導体装置の製造方法
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
JPH0479336A (ja) 半導体装置の製造方法
KR960000228B1 (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR930004301B1 (ko) 소이 구조의 트랜지스터 제조방법
KR950005475B1 (ko) 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법
KR100489588B1 (ko) 탑게이트형박막트랜지스터의제조방법
KR0179023B1 (ko) 모스소자의 격리방법
KR930011471B1 (ko) 반도체 소자 제조방법
JPS6213026A (ja) 半導体装置の製造方法
KR100186511B1 (ko) 반도체 장치의 웰 형성방법
JPH10189476A (ja) 半導体装置の製造方法
KR920000634B1 (ko) 모오스 트랜지스터의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900810

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950809

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19900810

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980522

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080809