KR960000228B1 - 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 - Google Patents
포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 Download PDFInfo
- Publication number
- KR960000228B1 KR960000228B1 KR1019920026875A KR920026875A KR960000228B1 KR 960000228 B1 KR960000228 B1 KR 960000228B1 KR 1019920026875 A KR1019920026875 A KR 1019920026875A KR 920026875 A KR920026875 A KR 920026875A KR 960000228 B1 KR960000228 B1 KR 960000228B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- impurity region
- oxide film
- gate electrode
- low concentration
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래 기술에 따른 LDD 구조 형성 공정을 도시하는 도면.
제2도는 본 발명에 따른 LDD 구조 형성 공정을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 필드 산화막
13 : 게이트 산화막 14 : 게이트 전극
15 : 포토 레지스트 16 : 저농도(N-) 불순물 영역
17 : 포토 레지스트 18 : 고농도(N+) 불순물 영역
본 발명은 반도체 소자 제조 공정에 관한 것으로써, 특히 포토 레지스트를 이용하여 LDD(Lightly doped Drain) 구조를 형성하는 공정에 관한 것이다.
일반적으로 반도체 소자 제조시 펀치 스루(punch through) 현상을 개선하기 위해 MOS 주변에 N-형 이온 주입 공정과 N+형 이온 주입 공정을 실시하여 LDD 구조를 형성하는 것이 보편적이다.
그런데, 종래의 LDD 구조 형성 공정은 제1도에 도시된 바와 같이, 기판(1)상에 필드 산화막(2)과 게이트 산화막(3)을 차례로 형성한 다음 게이트 산화막(3)위에 게이트 전극(4)을 형성하는 제1단계(제1도의 a)와, 상기 제1단계 후에 저농도(N-) 불순물 영역(5)을 형성하기 위해 불순물을 주입하는 제2단계(제1도의 b)와, 상기 제2단계 후에 산화막(6)을 증착하고 에칭에 의해 스페이서(6')을 형성하는 제3단계(제1도의 c와 d)와, 제3단계 후에 패드 산화막(7)을 증착하는 제4단계(제1도의 e)와, 제4단계 후에 고농도(N+) 불순물 영역을 형성하기 위해 포토 레지스트를 도포하고 마스킹하여 현상한 후, 불순물을 주입하는 제5단계(제1도의 f) 및 상기 제5단계 후에 포토 레지스트를 제거하는 제6단계(제1도의 g)로 이루어진다. 그런데 이와 같은 종래의 LDD 구조 형성 공정에 있어서는 스페이서 산화막 증착 공정에서 미립자(particle)가 발생하고 기판 및 게이트 산화막이 응력의 영향을 받게 되며, 스페이서 에칭 공정에서 플라즈마 손상 및 미립자가 발생하고, 스페이서의 폭을 제어하기 어렵다는 문제점이 있으며, 또한 저농도(N-) 및 고농도(N+) 불순물 영역 접합 저항의 조절이 정확하지 않다는 문제점이 있었다.
따라서, 본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 스페이서 형성시 포지티브 및 네가티브 포토 레지스트를 사용하여 마스크 하나로 선택적으로 저농도(N-) 불순물 주입 공정과 고능도(N+) 불순물 주입 공정을 진행할 수 있으며, 스페이서 형성 공정인 CVD 및 CVD 에칭 공정과 이에 수반되는 미립자 발생을 줄이고, 기판의 손상을 제거하고 재가공(rework)을 가능하게 하여 웨이퍼 불량을 줄일 수 있는 LDD 구조 형성 공정을 제공하는 것을 목적으로 한다.
본 발명의 LDD 구조 형성 공정을 제2도를 참조하여 구체적으로 설명하면 다음과 같다.
먼저, 제2도의 (a)에 도시된 바와 같이, MOS 패턴을 형성하기 위해, 기판(11)에 필드 산화막(12)과 게이트 산화막(13)을 형성하고, 게이트 산화막(13)위에 게이트 전극(14)을 형성한다. 다음에, 제2도(b)에 도시된 바와 같이, 포토 레지스트를 도포한 다음, 마스크를 사용하여 게이트 전극(14) 주위로 저농도(N-)불순물 영역이 형성될 부분을 제외한 나머지 부분의 포토 레지스트가 남도록 형성한다. 다음에, 저농도(N-) 불순물을 주입하여 저농도(N-) 불순물 영역(16)을 형성한다(제2도 c). 다음에 포토 레지스트(15)를 제거한다(제2도 d). 다음에 포토 레지스트를 도포한 후, 마스크를 사용하여, 저농도(N-) 불순물 영역(16)과 게이트 전극(14)상의 포토 레지스트(17)만 남도록 현상한다(제2도 e). 다음에는 고농도(N+) 불순물을 주입하여 상기 저농도(N-) 불순물 영역(16) 주위에 고농도(N+) 불순물 영역(18)을 형성한다(제1도 f). 다음에, 제2도 (g)에 도시된 바와 같이, 포토 레지스트(17)를 제거한다.
전술한 바와 같은 공정을 거쳐 LDD 구조를 형성함으로써, MOS 패턴 형성 공정의 게이트 전극(14) 형성을 위해 폴리실리콘을 에칭할 때, 잔류 산화막 두께 조절에 의해 불순물 주입 공정시의 기판 손상을 방지할 수 있으므로 종래 기술의 패드(pad) 산화막 증착 단계는 생략할 수 있다. 또한 불순물 주입을 위한 마스킹 공정시 포토 레지스트를 포지티브 또는 네가티브를 사용함으로써 1개의 마스크로 저농도(N-) 및 고농도 (N+) 불순물 주입 공정에 선택적으로 이용할 수 있으며, 스페이서 형성없이 불순물 주입을 할 수 있으므로, 스페이서 산화막 증착 및 에칭 단계를 생략할 수 있으며, 마스크에 의해 불순물 주입 영역의 폭을 넓게 조절할 수 있다는 장점이 있다.
Claims (2)
- 포토 레지스트를 이용한 LDD(Lightly-doped Drain) 구조 형성 공정에 있어서, MOS 패턴 형성을 위해, 기판(11)에 필드 산화막(12)과 게이트 산화막(13)을 형성하고, 그 위에 게이트 전극(14)을 형성하는 제1단계와, 포토 레지스트를 도포한 다음, 마스크를 사용하여, 게이트 전극(14) 주위로 저농도(N-) 불순물 영역이 형성될 부분을 제외한 나머지 부분의 포토 레지스트(15)가 남게되도록 현상하는 제2단계와, 저농도(N-) 불순물 영역(16)을 형성하기 위해, N-불순물을 주입하는 제3단계와, 상기 포토 레지스트(15)를 제거하는 제4단계와, 포토 레지스트를 전체에 걸쳐 도포한 후 마스크를 사용하여 저농도(N-) 불순물영역(16)과 게이트 전극(14)상의 포토 레지스트만 남도록 현상하는 제5단계와, 상기 저농도 불순물 영역(16) 주위에 고농도(N+) 불순물 영역(18)을 형성하기 위해, N+불순물을 주입하는 제6단계 및 포토 레지스트(17)을 제거하는 제7단계를 포함하는 것을 특징으로 하는 LDD 구조 형성 공정.
- 제1항에 있어서, 포지티브 포토 레지스트 또는 네가티브 포토 레지스트를 선택적으로 사용하여, 상기 제2단계 및 제5단계를 하나의 마스크를 이용하여 수행하는 것을 특징으로 하는 LDD 구조 형성 공정.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026875A KR960000228B1 (ko) | 1992-12-30 | 1992-12-30 | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026875A KR960000228B1 (ko) | 1992-12-30 | 1992-12-30 | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016921A KR940016921A (ko) | 1994-07-25 |
| KR960000228B1 true KR960000228B1 (ko) | 1996-01-03 |
Family
ID=19348026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026875A KR960000228B1 (ko) | 1992-12-30 | 1992-12-30 | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000228B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843234B1 (ko) | 2007-01-26 | 2008-07-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
1992
- 1992-12-30 KR KR1019920026875A patent/KR960000228B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016921A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| KR0166850B1 (ko) | 트랜지스터 제조방법 | |
| KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 | |
| KR0167611B1 (ko) | 트랜지스터 제조 방법 | |
| JPH07153953A (ja) | ポリサイド構造を有するゲート電極形成方法 | |
| KR100420082B1 (ko) | 반도체장치의 모오스 트랜지스터 제조방법 | |
| KR100232884B1 (ko) | 반도체 소자 제조방법 | |
| KR0137824B1 (ko) | 반도체 장치의 소오스 드레인 형성방법 | |
| KR100480802B1 (ko) | 반도체소자의제조방법 | |
| KR100487504B1 (ko) | 서로 다른 게이트 스페이서 형성 방법 | |
| KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR100261185B1 (ko) | 반도체소자 제조방법 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| JPH03148834A (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100218372B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR0156103B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192508B1 (ko) | 메스에프이티 제조방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| KR19980030510A (ko) | 모스펫(mos fet)의 구조 및 제조방법 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| KR19990041580A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041220 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |