KR940016921A - 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 - Google Patents

포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 Download PDF

Info

Publication number
KR940016921A
KR940016921A KR1019920026875A KR920026875A KR940016921A KR 940016921 A KR940016921 A KR 940016921A KR 1019920026875 A KR1019920026875 A KR 1019920026875A KR 920026875 A KR920026875 A KR 920026875A KR 940016921 A KR940016921 A KR 940016921A
Authority
KR
South Korea
Prior art keywords
photoresist
low concentration
impurity region
impurity
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019920026875A
Other languages
English (en)
Other versions
KR960000228B1 (ko
Inventor
박영택
권오성
홍흥기
백동원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920026875A priority Critical patent/KR960000228B1/ko
Publication of KR940016921A publication Critical patent/KR940016921A/ko
Application granted granted Critical
Publication of KR960000228B1 publication Critical patent/KR960000228B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 스페이서 형성시 포지티느 및 네가티브 포토 레지스트를 사용하여 마스크 하나로 선택적으로 저농도(N-) 불순물 주입 공정과 고농도(N+) 불순물 주입 공정을 진행할 수 있으며, 스페이서 형성 공정인 CVD 및 CVD 에칭 공정과 이에 수반되는 미립자 발생을 줄이고, 기판의 손상을 제거하고 재가공(rework)을 가능하게 하여 웨이퍼 불량을 줄일 수 있는 LDD 구조 형성 공정으로서, MOS 패턴 형성을 위해, 기판(11)에 필드 산화막(12)과 게이트 산화막(13)을 형성하고, 그위에 게이트 전극(14)을 형성하는 제 1 단계와, 포토 레지스트를 도포한 다음, 마스크를 사용하여, 게이트 전극(14) 주위로 저농도(N-) 불순물 영역이 형성될 부분을 제외한 나머지 부분의 포토 레지스트(15)가 남게 되도록 현상하는 제 2 단계와, 저농도(N-) 불순물 영역(17)을 형성하기 위해, N-불순물을 주입하는 제 3 단계와, 상기 포토 레지스트(15)를 제거하는 제 4 단계와, 포토 레지스트를 전체에 걸쳐 도포한 후 마스크를 사용하여 저농도(N-) 불순물 영역(16)과 게이트 전극(14) 상의 포토 레지스트만 남도록 현상하는 제 5 단계와, 상기 저농도 불순물 영역(16) 주위에 고농도(N+) 불순물 영역(18)을 형성하기 위해, N+ 불순물을 주입하는 제 6 단계 및, 포토레지스트(17)을 제거하는 제 7 단계를 포함하고 있다.

Description

포토 레지스트를 이용한 엘디디(LDD) 구조 형성 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 LDD 구조 형성 공정을 도시하는 도면.

Claims (2)

  1. 포토 레지스트를 이용한 LDD(Lightly-doped Drain) 구조 형성 공정에 있어서, MOS 패턴 형성을 위해, 기판(11)에 필드 산화막(12)과 게이트 산화막(13)을 형성하고, 그위에 게이트 전극(14)을 형성하는 제 1 단계와, 포토 레지스트를 도포한 다음, 마스크를 사용하여, 게이트 전극(14) 주위로 저농도(N-) 불순물 영역이 형성될 부분될 부분을 제외한 나머지 부분의 포토 레지스트(15)가 남게 하도록 현상하는 제 2 단계와, 저농도(N-) 불순물 영역(16)을 형성하기 위해, N-불순물을 주입하는 제 3 단계와, 상기 포토 레지스트(15)를 제거하는 제 4 단계와, 포토 레지스트를 전체에 걸쳐 도포한 후 마스크를 사용하여 저농도(N-) 불순물 영역(16)과 게이트 전극(14) 상의 포토 레지스트만 남도록 현상하는 제 5 단계와, 상기 저농도 불순물 영역(16) 주위에 고농도(N+) 불순물 영역(18)을 형성하기 위해, N+ 불순물을 주입하는 제 6 단계 및, 포토레지스트(17)을 제거하는 제 7 단계를 포함하는 것을 특징으로 하는 LDD 구조 형성 공정.
  2. 제 1 항에 있어서, 포지티브 포토 레지스트 또는 네가티브 포토 레지스트를 선택적으로 사용하여, 상기 제 2 단계 및 제 5 단계를 하나의 마스크를 이용하여 수행하는 것을 특징으로 하는 LDD 구조 형성 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026875A 1992-12-30 1992-12-30 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 Expired - Fee Related KR960000228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026875A KR960000228B1 (ko) 1992-12-30 1992-12-30 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026875A KR960000228B1 (ko) 1992-12-30 1992-12-30 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정

Publications (2)

Publication Number Publication Date
KR940016921A true KR940016921A (ko) 1994-07-25
KR960000228B1 KR960000228B1 (ko) 1996-01-03

Family

ID=19348026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026875A Expired - Fee Related KR960000228B1 (ko) 1992-12-30 1992-12-30 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정

Country Status (1)

Country Link
KR (1) KR960000228B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004023B2 (en) 2007-01-26 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004023B2 (en) 2007-01-26 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR960000228B1 (ko) 1996-01-03

Similar Documents

Publication Publication Date Title
KR940016921A (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR920015641A (ko) 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법
KR100232884B1 (ko) 반도체 소자 제조방법
KR960026937A (ko) 반도체 소자 제조방법
KR950025931A (ko) 게이트 전극 형성방법
KR960009066A (ko) 반도체 소자의 트랜지스터 제조방법
KR940004855A (ko) Ldd mosfet 제조방법
KR940004859A (ko) 반도체 장치의 이이피롬 제조방법
KR970004093A (ko) 스태틱 램의 박막 트랜지스터 및 그 제조 방법
KR960015954A (ko) 전계효과트랜지스터 제조방법
KR950021726A (ko) 반도체 소장의 게이트 전극 형성방법
KR940016888A (ko) 트랜지스터 형성 방법
KR960026972A (ko) 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법
KR930011288A (ko) Ldd 트랜지스터의 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR970054250A (ko) 마스크 롬의 제조방법
KR950004561A (ko) 스태틱램 및 그 제조방법
KR950021272A (ko) 반도체 소자의 트랜지스터 제조방법
KR920015633A (ko) 반도체장치의 제조방법
KR940001445A (ko) 반도체 장치의 ldd제조방법
KR960026959A (ko) 저도핑 드레인(ldd) 구조의 모스 트랜지스터 및 그 제조방법
KR970054256A (ko) 박막 트랜지스터 및 그 제조 방법
KR960026948A (ko) 모스펫 제조방법
KR950009980A (ko) 반도체 소자의 소오스/드레인 영역 형성방법
KR920015604A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921230

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19921230

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19951129

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960329

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960531

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960531

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19981230

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19991229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20001219

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee