KR100337201B1 - 반도체소자의트랜지스터형성방법 - Google Patents
반도체소자의트랜지스터형성방법 Download PDFInfo
- Publication number
- KR100337201B1 KR100337201B1 KR1019940028192A KR19940028192A KR100337201B1 KR 100337201 B1 KR100337201 B1 KR 100337201B1 KR 1019940028192 A KR1019940028192 A KR 1019940028192A KR 19940028192 A KR19940028192 A KR 19940028192A KR 100337201 B1 KR100337201 B1 KR 100337201B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- mask
- photoresist layer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 239000002904 solvent Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000005465 channeling Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 반도체기판 상부에 소자분리절연막, 게이트산화막 및 게이트전극을 순차적으로 형성하고 상기 게이트전극을 마스크로하여 저농도의 불순물 접합영역을 형서한 다음, 게이트전극의 측벽에 절연막 스페이서를 형성하고 전표면상부를 평탄화시키는 감광막을 형성한 다음, 게이트전극 마스크를 이용하여 게이트전극 상부에 감광막패턴을 형성하고 열공정으로 감광막패턴을 경화시킨 다음, 감광막패턴을 전표면상부를 평탄화시키는 다른 감광막을 형성한 다음, 고농도의 불순물 접합마스크를 이용하여 다른 감광막패턴을 형성하고 이들 감광막패턴을 이용하여 고농도의 불순물 접합영역을 형성함으로써 트랜지스터의 특성을 향상시켜 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 특히 공지의 기술로 게이트전극 및 절연막 스페이서를 형성하고 게이트전극 마스크를 사용하여 게이트전극 상부에 감광막패턴을 형성하고 고농도의 불순물 접합마스크를 이용하여다른 감광막패턴을 형성한 다음, 이들을 이용하여 트랜지스터를 형성함으로써 트랜지스터의 특성을 향상시켜 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.
반도체소자가 고집적화됨에따라 반도체소자의 두께를 점차적으로 얇게 형성하였다. 그로인하여, 트랜지스터의 게이트전극도 얇게 형성되었다. 그러나, 소오스/드레인 접합영역을 형성하기위한 불순물 이온주입공정시 불순물이 얇게 형성된 게이트전극을 통하여 채널 ( channel ) 영역에 도핑되는 채널링 ( channeling ) 현상이 발생한다. 이러한 채널링 현상이 트랜지스터의 오동작을 유발하여 트랜지스터의 신뢰성을 저하시킴으로써 반도체소자의 신뢰성을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 종래기술로 게이트전극을 형성하고 그 측벽에 절연막 스페이서를 형성한 다음, 게이트전극 마스크를 이용하여 게이트전극 상부에 경화된 감광막패턴을 형성하고 고농도의 불순물 접합마스크를 이용하여 다른 감광막패턴을 형성함으로써 이들 감광막패턴을 이용하여 트랜지스터를 형성함으로써 반도체소자의 신뢰성을 향상시킬 수 있는 반도체소자의 트랜지스터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달설하기위한 반도체소자의 트랜지스터 형성방법의 특징은, 상기 반도체기판 상부에 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 하여 상기 반도체기판의 활성영역에 저농도의 불순물을 이온주입하여 저농도의 불순물 접합영역을 형성하는 공정과, 상기 게이트전극의 측벽에 절연막 스페이서를 형성하는 공정과, 상기 게이트전극 상부에 제1감광막패턴을 형성하는 공정과, 상기제1감광막패턴을 강화시키는 열공정을 일정온도에서 실시하는 공정과, 전표면상부를 평탄화시키는 제2감광막을 형성하는 공정과, 상기 제2감광막을 고농도의 불순물 접합영역 형성용 마스크로 선택 식각하여 제2감광막패턴을 형성하는 공정 및 상기 제1감광막패턴과 제2감광막패턴을 포함한 반도체기판 상부구조물을 마스크로 고농도의 불순물을 이온주입하여 고농도의 불순물 접합영역을 형성하는 공정을 포함하는데 있다.
또한, 상기 열공정은 감광막 내부의 솔벤트를 제거하여 상기 감광막을 경화시킬 수 있는 온도로 실시하고, 상기 열공정은 120 내지 180 ℃ 의 온도에서 실시하고, 상기 저농도의 불순물은 인(P) 을 사용하고, 상기 고농도의 불순물은 비소(As)를 사용하여 반도체소자의 트랜지스터를 형성할 수 있다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명의 마스크 레이아웃도이다.
제2A도 내지 제2C도는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 형성공정도로서, 제1도의 ⓐ - ⓐ 를 따라 절단한 것을 도시한 단면도이다.
제1도는 반도체기판(도시안됨)의 활성영역을 형성하는 활성영역마스크(100)와, 게이트전극(도시안됨)을 형성하는 게이트전극 마스크(200)와, 고농도의 불순물 접합영역을 형성하는 고농도의 불순물 접합마스크(300)를 도시한 레이아웃도이다. 여기서, 게이트전극 마스크(200)는 게이트전극 형성후에 게이트전극을 형성하기위한 감광막패턴을 형성시에도 사용된다. 그리고, 고농도의 불순물 접합마스크(300)은 고농도의 불순물을 이온주입하기위한 것이다.
제2A도를 참조하면, 반도체기판(11) 상부에 소자분리절연막(13), 게이트산화막(15) 및 게이트전극(17)을 순차적으로 형성한다. 그리고, 게이트전극(17)을 마스크로하여 저농도의 불순물을 이온주입하여 저농도의 불순물 접합영역(19)을 형성한다. 그 다음, 전표면상부에 일정두께 절연막을 형성한다. 그리고, 절연막을 이방성식각하여 절연막 스페이서(21)를 형성한다. 그후, 전표면을 평탄화시키는 제1감광막(23)을 도포한다. 그리고, 게이트전극 마스크(200)를 사용하여 제1감광막(23)을 노광 및 현상하여 제1감광막(23)패턴을 형성한다. 그 다음, 열공정으로 제1감광막(23)패턴을 경화시킨다. 이때, 열공정의 온도는 감광막 내부의 솔벤트 ( solvent ) 를 제거하여 경화시킬 수 있도록 120 내지 180 ℃ 로 한다.
여기서, 절연막 스페이서(21)는 게이트전극(17)과 제1감광막(23)패턴의 정렬정확도를 보상해주는 공정마진이 된다.
제2B도를 참조하면, 제1감광막(23)패턴을 도포하는 동시에 평탄화되도록 제2감광막(25)을 형성한다.
제2C도를 참조하면, 고농도의 불순물 접합마스크(300)를 이용하여 제2감광막(25)을 노광 및 현상하여 제2감광막(25)패턴을 형성한다. 이때, 제1감광막(23)패턴은 경화되어있기때문에 노광 및 현상공정시 제거되지 않는다. 그후, 상기 제1감광막(23)패턴과 제2감광막(25)패턴을 포함하는 반도체기판(11)의 구조물을 마스크로하여 고농도의 불순물을 이온주입함으로써 고농도의 불순물 접합영역(27)을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 트랜지스터 형성방법은, 반도체소자의 고집적화에따라 얇게 형성된 형성된 게이트전극의 상부에 장벽역할을 하는 감광막패턴을 형성함으로써 고농도의 불순물 이온주입공정시 발생하는 채널링 현상을 방지할 수 있기때문에 트랜지스터의 특성을 향상시킬수 있어 반도체소자의 신뢰성을 향상시킬 수 있는 잇점이 있다.
제 1 도는 본 발명의 레이아웃도.
제 2A 도 내지 제 2C 도는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 형성공정을 도시한 단면도.
〈 도면의 주요부분에 대한 부호의 설명 〉
11 : 반도제기판 13 : 소자분리절연막
15 : 게이트산화막 17 : 게이트전극
19 : 저농도의 불순물 접합영역
21 : 절연막 스페이서영역 23 : 제1감광막
25 : 제2감광막
27 : 고농도의 불순물 접합영역
Claims (5)
- 상기 반도체기판 상부에 게이트전극을 형성하는 공정과,상기 게이트전극을 마스크로 하여 상기 반도체기판의 활성영역에 저농도의 불순물을 이온주입하여 저농도의 불순물 접합영역을 형성하는 공정과,상기 게이트전극의 측벽에 절연막 스페이서를 형성하는 공정과,상기 게이트전극 상부에 제1감광막패턴을 형성하는 공정과,상기 제1감광막패턴을 경화시키는 열공정을 일정온도에서 실시하는 공정과,전표면상부를 평탄화시키는 제2감광막을 형성하는 공정과,상기 제2감광막을 고농도의 불순물 접합영역 형성용 마스크로 선택 식각하여 제2감광막패턴을 형성하는 공정과,상기 제1감광막패턴과 제2감광막패턴을 포함한 반도체기판 상부구조물을 마스크로 고농도의 불순물을 이온주입하여 고농도의 불순물 접합영역을 형성하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 열공정은 감광막 내부의 솔벤트를 제거하여 상기 감광막을 경화시킬 수 있는 온도로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제 2 항에 있어서,상기 열공정은 120 내지 180 ℃ 의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 저농도의 불순물은 인(P) 을 사용하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 고농도의 불순물은 비소(As) 을 사용하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028192A KR100337201B1 (ko) | 1994-10-31 | 1994-10-31 | 반도체소자의트랜지스터형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028192A KR100337201B1 (ko) | 1994-10-31 | 1994-10-31 | 반도체소자의트랜지스터형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015814A KR960015814A (ko) | 1996-05-22 |
| KR100337201B1 true KR100337201B1 (ko) | 2002-10-25 |
Family
ID=37479980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028192A KR100337201B1 (ko) | 1994-10-31 | 1994-10-31 | 반도체소자의트랜지스터형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337201B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529345A (ja) * | 1991-07-25 | 1993-02-05 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
-
1994
- 1994-10-31 KR KR1019940028192A patent/KR100337201B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529345A (ja) * | 1991-07-25 | 1993-02-05 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015814A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| JP3298483B2 (ja) | 高耐圧ｍｏｓｆｅｔの製造方法 | |
| KR100362191B1 (ko) | 반도체소자의박막트랜지스터및그제조방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR100735627B1 (ko) | 반도체 소자의 게이트 구조 및 그 형성 방법 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 | |
| KR0179294B1 (ko) | 반도체 장치의 제조방법 | |
| KR100223920B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100232884B1 (ko) | 반도체 소자 제조방법 | |
| KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100337200B1 (ko) | 모스펫형성방법 | |
| KR100261166B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR100595861B1 (ko) | 반도체 제조 방법 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100228775B1 (ko) | 반도체소자의 제조방법 | |
| KR0140642B1 (ko) | 반도체장치의 제조방법 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100365750B1 (ko) | 반도체소자의자기정렬콘택형성방법 | |
| KR100256128B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010005300A (ko) | 반도체소자의 비대칭 트랜지스터 형성방법 | |
| JPH0521466A (ja) | 電界効果型トランジスタの製造方法 | |
| KR19980046004A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |