CN106206320A - Ldmos的制造方法 - Google Patents

Ldmos的制造方法 Download PDF

Info

Publication number
CN106206320A
CN106206320A CN201610671726.7A CN201610671726A CN106206320A CN 106206320 A CN106206320 A CN 106206320A CN 201610671726 A CN201610671726 A CN 201610671726A CN 106206320 A CN106206320 A CN 106206320A
Authority
CN
China
Prior art keywords
drift region
buried regions
ldmos
body district
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610671726.7A
Other languages
English (en)
Other versions
CN106206320B (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610671726.7A priority Critical patent/CN106206320B/zh
Publication of CN106206320A publication Critical patent/CN106206320A/zh
Application granted granted Critical
Publication of CN106206320B publication Critical patent/CN106206320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS的制造方法，其特征在于，包括如下步骤：步骤一、形成漂移区；步骤二、形成第一场氧化层；步骤三、采用同一光刻工艺同时定义出体区的形成区域以及体区外的漂移区埋层的形成区域；体区外的漂移区埋层位于第一场氧化层的底部；步骤四、进行能穿过第一场氧化层的第一次第二导电类型离子注入并同时形成体区底部的漂移区埋层和体区外的漂移区埋层；步骤五、进行不能穿过第一场氧化层的第二次第二导电类型离子注入并形成体区。本发明不需要额外的光刻工艺来形成漂移区埋层，能减少工艺成本。

Description

LDMOS的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种横向扩散场效应晶体管(LDMOS)的制造方法。
背景技术
超高压LDMOS通常在漂移区中插入与漂移区导电类型相反的埋层即漂移区埋层(PTOP)，埋层可以帮助漂移区耗尽，并且使得漂移区的电场分布均匀化，这样可以适当提高漂移区浓度，还可保证超高压LDMOS的击穿电压。
如图1所示，是现有LDMOS的结构示意图，以N型器件为例，现有LDMOS包括：
形成于P型半导体衬底如硅衬底101中的深N阱(DNW)102，由深N阱102组成器件的漂移区。在漂移区102的表面形成有场氧化层103。由P阱(PW)组成的体区104形成于漂移区102的表面，在体区104的底部和场氧化层103的底部分别形成有漂移区埋层105a和105b。在体区104的表面形成有栅介质层如栅氧化层和多晶硅栅106。
LDMOS的源区107由形成于体区104表面的N+区组成，漏区108由形成于漂移区102表面的N+区组成。体区104作为LDMOS器件的沟道区并且被多晶硅栅106覆盖的体区104的表面用于形成沟道。在靠近漏区108一侧的场氧化层103的表面还形成有多晶硅场板106a。源区107通过接触孔112连接到由正面金属层113组成的源极，漏区108和多晶硅场板106a分别通过接触孔112连接到由正面金属层113组成的漏极，多晶硅栅106通过接触孔112连接到由正面金属层113组成的栅极。
LDMOS还和JFET集成在一起，体区104作为JFET的栅极区，体区104底部的漂移区102作为JFET的沟道区，LDMOS的漏区108也作为JFET的漏区，JFET的源区110由形成于漂移区102表面的N+区组成，JFET的栅极引出区109由形成于体区104表面的P+区组成。JFET的栅极和LDMOS的源级共用，JFET的栅极引出区109通过接触孔112连接到JFET的栅极。JFET的源区110通过接触孔112连接到由正面金属层113组成的JFET源极。
在漂移区102外的半导体衬底101的表面形成有由P+区组成的衬底引出区111，衬底引出区111通过接触孔112连接到由正面金属层113组成的衬底电极。
由图1所示可知，通过加入漂移区埋层105a和105b之后能改善器件性能，但需要单独的一次光刻才能完成漂移区埋层105a和105b的离子注入。以图1所示的N型LDMOS为例，整个器件做在深N阱102中，之后形成与半导体衬底101隔离的由P型体区104组成的沟道区。在深N阱漂移区102内的指定区域内和P型体区104中通过离子注入P型掺杂形成悬浮于漂移区中的漂移区埋层105a和105b，故漂移区埋层105a和105b需要单独的光刻版。在半导体集成电路制造工艺中，多增加一次光刻需要增加不少的成本。
发明内容
本发明所要解决的技术问题是提供一种LDMOS的制造方法，不需要额外的光刻工艺来形成漂移区埋层，能减少工艺成本。
为解决上述技术问题，本发明提供的LDMOS的制造方法包括如下步骤：
步骤一、提供第二导电类型的半导体衬底，在所述半导体衬底中定义出器件区域并在所述半导体衬底的器件区域的表面中形成第一导电类型的漂移区。
步骤二、在所述漂移区的选定区域的表面形成第一场氧化层。
步骤三、采用同一光刻工艺同时定义出体区的形成区域以及所述体区外的漂移区埋层的形成区域；所述体区的第二侧和所述第一场氧化层的第一侧平齐，所述体区外的漂移区埋层位于所述第一场氧化层的底部。
步骤四、进行第一次第二导电类型离子注入，该第一次第二导电类型离子注入的注入能量要求满足能穿过所述第一场氧化层，所述第一次第二导电类型离子注入同时形成所述体区底部的漂移区埋层和所述体区外的漂移区埋层，所述体区底部的漂移区埋层和所述体区外的漂移区埋层不连接。
步骤五、进行第二次第二导电类型离子注入，该第二次第二导电类型离子注入的注入能量要求满足不能穿过所述第一场氧化层，所述第二次第二导电类型离子注入形成所述体区，所述器件区域中的所述体区作为LDMOS的沟道区。
进一步的改进是，还包括如下步骤：
步骤六、在所述体区的靠近第二侧的表面形成栅介质层和多晶硅栅，所述多晶硅栅的第二侧还延伸到所述第一场氧化层的表面，被所述多晶硅栅覆盖的所述体区的表面用于形成所述LDMOS的沟道。
步骤七、进行第一导电类型重掺杂离子注入同时形成所述LDMOS的源区和所述LDMOS的漏区，所述LDMOS的源区位于所述体区的表面且和所述多晶硅栅的第一侧自对准，所述LDMOS的漏区位于所述第一场氧化层的第二侧的所述漂移区表面。
进一步的改进是，所述LDMOS中还集成有JFET，所述器件区域中的所述体区同时作为所述JFET的栅极区，所述体区底部的所述漂移区作为所述JFET的沟道区；步骤七中的所述第一导电类型离子注入同时形成所述JFET的源区，所述LDMOS的漏区同时作为所述JFET的漏区；所述JFET的源区和所述JFET的漏区分别位于所述JFET的沟道区两侧的所述漂移区的表面。
还包括：
步骤八、进行第三次第二导电类型重掺杂离子注入形成所述JFET的栅极引出区和衬底引出区，所述JFET的栅极引出区位于所述体区的表面，所述衬底引出区位于所述漂移区外的所述半导体衬底表面。
进一步的改进是，在器件区域外还形成有漂移区埋层引出结构，形成所述漂移区埋层引出结构还需要集成如下步骤：
步骤一中形成所述漂移区的同时还包括在所述漂移区埋层引出结构的形成区域中形成所述漂移区的延伸区。
步骤二中形成所述第一场氧化层的同时在所述漂移区埋层引出结构的形成区域中形成第二场氧化层，所述第二场氧化层的覆盖区域大于所述漂移区的延伸区。
通过步骤三至五同时在所述漂移区埋层引出结构的形成区域中形成体区、所述体区底部的漂移区埋层和体区外的漂移区埋层，所述漂移区埋层引出结构的形成区域中的所述体区底部的漂移区埋层和所述体区外的漂移区埋层横向连接，所述漂移区埋层引出结构中的所述体区外的漂移区埋层和所述器件区域中的所述体区外的漂移区埋层相连接，所述漂移区埋层引出结构的形成区域中的所述体区底部的漂移区埋层和所述体区相接触，通过在所述漂移区埋层引出结构的形成区域中的所述体区顶部形成的埋层引出电极引出所述器件区域中的所述体区外的漂移区埋层。
进一步的改进是，所述第二次第二导电类型离子注入采用阱区注入工艺。
进一步的改进是，所述第二次第二导电类型离子注入由反穿通沟道离子注入和阈值电压调节注入组合而成，所述反穿通沟道离子注入的注入能量大于所述阈值电压调节注入的注入能量。
进一步的改进是，所述器件区域中的所述体区底部的漂移区埋层和所述体区直接接触或有间距。
进一步的改进是，步骤六中在形成所述多晶硅栅的同时还包括在所述第一场氧化层的靠近第二侧的表面形成多晶硅场板。
进一步的改进是，所述多晶硅场板和所述漏区都分别通过接触孔连接到漏极。
进一步的改进是，所述漂移区采用深阱区工艺形成。
进一步的改进是，LDMOS为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述第一次第二导电类型离子注入的注入杂质为硼，注入能量大于1000Kev；所述第二次第二导电类型离子注入的注入杂质为硼，注入能量小于200Kev。
进一步的改进是，LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述第一次第二导电类型离子注入的注入杂质为磷，注入能量大于1500Kev；所述第二次第二导电类型离子注入的注入杂质为磷或砷，注入能量小于300Kev。
本发明利用组成LDMOS的沟道区的体区和漂移区埋层掺杂类型相同的特点，将体区和漂移区埋层的光刻工艺合二为一，结合体区外的漂移区埋层位于较厚的场氧化层底部的特点，利用掺杂时改变离子注入能量并使离子注入能量分别穿过和不穿过较厚的场氧化层，能够采用相同的离子注入工艺分别形成漂移区埋层和体区，所以本发明不需要额外的光刻工艺来形成漂移区埋层，从而能减少工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDMOS的结构示意图；
图2是本发明实施例方法流程图；
图3是本发明实施例方法制造的LDMOS的结构示意图；
图4是本发明实施例方法制造的LDMOS的漂移区埋层引出结构的示意图。
具体实施方式
如图2所示，是本发明实施例方法流程图；如图3所示，是本发明实施例方法制造的LDMOS的结构示意图；如图4所示，是本发明实施例方法制造的LDMOS的漂移区埋层引出结构的示意图。本发明实施例LDMOS的制造方法包括如下步骤：
步骤一、提供第二导电类型的半导体衬底如硅衬底1，在所述半导体衬底1中定义出器件区域并在所述半导体衬底1的器件区域的表面中形成第一导电类型的漂移区2。较佳为，本发明实施中所述漂移区2采用深阱区工艺形成。
步骤二、在所述漂移区2的选定区域的表面形成第一场氧化层3。所述第一场氧化层3能为局部场氧化层(LOCOS)或浅沟槽隔离场氧化层(STI)。
步骤三、采用同一光刻工艺同时定义出体区4的形成区域以及所述体区4外的漂移区埋层5b的形成区域；所述体区4的第二侧和所述第一场氧化层3的第一侧平齐，所述体区4外的漂移区埋层5b位于所述第一场氧化层3的底部。
步骤四、进行第一次第二导电类型离子注入，该第一次第二导电类型离子注入的注入能量要求满足能穿过所述第一场氧化层3，所述第一次第二导电类型离子注入同时形成所述体区4底部的漂移区埋层5a和所述体区4外的漂移区埋层5b，所述体区4底部的漂移区埋层5a和所述体区4外的漂移区埋层5b不连接。第一次第二导电类型离子注入能采用深阱掺杂工艺实现。
步骤五、进行第二次第二导电类型离子注入，该第二次第二导电类型离子注入的注入能量要求满足不能穿过所述第一场氧化层3，所述第二次第二导电类型离子注入形成所述体区4，所述器件区域中的所述体区4作为LDMOS的沟道区。较佳为，所述第二次第二导电类型离子注入采用阱区注入工艺；更佳为，所述第二次第二导电类型离子注入对应的阱区注入工艺由反穿通沟道离子注入和阈值电压调节注入组合而成，所述反穿通沟道离子注入的注入能量大于所述阈值电压调节注入的注入能量。
本发明实施例中，所述器件区域中的所述体区4底部的漂移区埋层5a和所述体区4有间距。在其它实施例中也能为：所述器件区域中的所述体区4底部的漂移区埋层5a和所述体区4直接接触。
还包括如下步骤：
步骤六、在所述体区4的靠近第二侧的表面形成栅介质层和多晶硅栅6，所述多晶硅栅6的第二侧还延伸到所述第一场氧化层3的表面，被所述多晶硅栅6覆盖的所述体区4的表面用于形成所述LDMOS的沟道。较佳为，在形成所述多晶硅栅6的同时还包括在所述第一场氧化层3的靠近第二侧的表面形成多晶硅场板6a。
步骤七、进行第一导电类型重掺杂离子注入同时形成所述LDMOS的源区7和所述LDMOS的漏区8，所述LDMOS的源区7位于所述体区4的表面且和所述多晶硅栅6的第一侧自对准，所述LDMOS的漏区8位于所述第一场氧化层3的第二侧的所述漂移区2表面。
较佳为，所述LDMOS中还集成有JFET，所述器件区域中的所述体区4同时作为所述JFET的栅极区，所述体区4底部的所述漂移区2作为所述JFET的沟道区；步骤七中的所述第一导电类型离子注入同时形成所述JFET的源区10，所述LDMOS的漏区8同时作为所述JFET的漏区8；所述JFET的源区10和所述JFET的漏区8分别位于所述JFET的沟道区两侧的所述漂移区2的表面。
还包括：
步骤八、进行第三次第二导电类型重掺杂离子注入形成所述JFET的栅极引出区9和衬底引出区11，所述JFET的栅极引出区9位于所述体区4的表面，所述衬底引出区11位于所述漂移区2外的所述半导体衬底1表面。
如图4所示，在器件区域外还形成有漂移区埋层引出结构，形成所述漂移区埋层引出结构还需要集成如下步骤：
步骤一中形成所述漂移区2的同时还包括在所述漂移区埋层引出结构的形成区域中形成所述漂移区2的延伸区2a。
步骤二中形成所述第一场氧化层3的同时在所述漂移区埋层引出结构的形成区域中形成第二场氧化层3a，所述第二场氧化层3a的覆盖区域大于所述漂移区2的延伸区2a。
通过步骤三至五同时在所述漂移区埋层引出结构的形成区域中形成体区4a、所述体区4a底部的漂移区埋层5c和体区4a外的漂移区埋层5d，所述漂移区埋层引出结构的形成区域中的所述体区4a底部的漂移区埋层5c和所述体区4a外的漂移区埋层5d横向连接，所述漂移区埋层引出结构中的所述体区4a外的漂移区埋层5d和所述器件区域中的所述体区4外的漂移区埋层5b相连接，所述漂移区埋层引出结构的形成区域中的所述体区4a底部的漂移区埋层5c和所述体区4a相接触，通过在所述漂移区埋层引出结构的形成区域中的所述体区4a顶部形成的埋层引出电极引出所述器件区域中的所述体区4外的漂移区埋层5b。
最后还形成形成层间膜，接触孔12和正面金属层13，正面金属层13图形化后分别形成LDMOS的源极、漏极和栅极以及JFET的栅极和源极以及衬底电极和埋层引出电极。图3中的源极、漏极和栅极分别指LDMOS的源极、漏极和栅极；JFET栅极和JFET源极分别指JFET的栅极和源极。LDMOS的源区9通过接触孔12连接到LDMOS的源极，JFET的栅极引出区9也通过接触孔12连接到LDMOS的源极，JFET栅极和LDMOS的源极共用。多晶硅栅6通过接触孔12连接到LDMOS的栅极。所述多晶硅场板6a和所述LDMOS的漏区8都分别通过接触孔12连接到LDMOS的漏极。JFET的源区10通过接触孔12连接到JFET源极。衬底引出区11通过接触孔12连接到衬底引出电极。图4中，所述漂移区埋层引出结构的形成区域中的所述体区4a通过接触孔12连接到埋层引出电极。
本发明实施例中，LDMOS为N型器件，第一导电类型为N型，第二导电类型为P型，图3中，LDMOS的源区7、源区8和JFET的源区10都由N+区组成，JFET的栅极引出区9和衬底引出区11都由P+区组成。所述第一次第二导电类型离子注入的注入杂质为硼，注入能量大于1000Kev；所述第二次第二导电类型离子注入的注入杂质为硼，注入能量小于200Kev。
在其它实施例中也能为：LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。所述第一次第二导电类型离子注入的注入杂质为磷，注入能量大于1500Kev；所述第二次第二导电类型离子注入的注入杂质为磷或砷，注入能量小于300Kev；较佳为，所述第二次第二导电类型离子注入中的反穿通沟道离子注入的杂质为磷，所述第二次第二导电类型离子注入中的阈值电压调节注入的杂质为磷或砷。
由于本发明实施例中的体区和体区外的漂移区埋层都是在步骤三中采用同一光刻工艺同时定义，而在进行体区和漂移区埋层的离子注入时则利用到了漂移区中的第一场氧化层3，将能穿过第一场氧化层3的第一次第二导电类型离子注入用于形成漂移区埋层，而不同穿过第一场氧化层的第二次第二导电类型离子注入则用于形成体区，故本发明形成体区时并不会影响到漂移区埋层，所以本发明实施例中体区和体区外的漂移区埋层不仅采用了相同的光刻工艺进行定义，而且还采用了相同的离子注入工艺同时形成，故本发明实施例不需要增加额外的光刻工艺来定义漂移区埋层。故本发明实施例能降低工艺成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种LDMOS的制造方法，其特征在于，包括如下步骤：
步骤一、提供第二导电类型的半导体衬底，在所述半导体衬底中定义出器件区域并在所述半导体衬底的器件区域的表面中形成第一导电类型的漂移区；
步骤二、在所述漂移区的选定区域的表面形成第一场氧化层；
步骤三、采用同一光刻工艺同时定义出体区的形成区域以及所述体区外的漂移区埋层的形成区域；所述体区的第二侧和所述第一场氧化层的第一侧平齐，所述体区外的漂移区埋层位于所述第一场氧化层的底部；
步骤四、进行第一次第二导电类型离子注入，该第一次第二导电类型离子注入的注入能量要求满足能穿过所述第一场氧化层，所述第一次第二导电类型离子注入同时形成所述体区底部的漂移区埋层和所述体区外的漂移区埋层，所述体区底部的漂移区埋层和所述体区外的漂移区埋层不连接；
步骤五、进行第二次第二导电类型离子注入，该第二次第二导电类型离子注入的注入能量要求满足不能穿过所述第一场氧化层，所述第二次第二导电类型离子注入形成所述体区，所述器件区域中的所述体区作为LDMOS的沟道区。
2.如权利要求1所述的LDMOS的制造方法，其特征在于，还包括如下步骤：
步骤六、在所述体区的靠近第二侧的表面形成栅介质层和多晶硅栅，所述多晶硅栅的第二侧还延伸到所述第一场氧化层的表面，被所述多晶硅栅覆盖的所述体区的表面用于形成所述LDMOS的沟道；
步骤七、进行第一导电类型重掺杂离子注入同时形成所述LDMOS的源区和所述LDMOS的漏区，所述LDMOS的源区位于所述体区的表面且和所述多晶硅栅的第一侧自对准，所述LDMOS的漏区位于所述第一场氧化层的第二侧的所述漂移区表面。
3.如权利要求1所述的LDMOS的制造方法，其特征在于：所述LDMOS中还集成有JFET，所述器件区域中的所述体区同时作为所述JFET的栅极区，所述体区底部的所述漂移区作为所述JFET的沟道区；步骤七中的所述第一导电类型离子注入同时形成所述JFET的源区，所述LDMOS的漏区同时作为所述JFET的漏区；所述JFET的源区和所述JFET的漏区分别位于所述JFET的沟道区两侧的所述漂移区的表面；
还包括：
步骤八、进行第三次第二导电类型重掺杂离子注入形成所述JFET的栅极引出区和衬底引出区，所述JFET的栅极引出区位于所述体区的表面，所述衬底引出区位于所述漂移区外的所述半导体衬底表面。
4.如权利要求1所述的LDMOS的制造方法，其特征在于：在器件区域外还形成有漂移区埋层引出结构，形成所述漂移区埋层引出结构还需要集成如下步骤：
步骤一中形成所述漂移区的同时还包括在所述漂移区埋层引出结构的形成区域中形成所述漂移区的延伸区；
步骤二中形成所述第一场氧化层的同时在所述漂移区埋层引出结构的形成区域中形成第二场氧化层，所述第二场氧化层的覆盖区域大于所述漂移区的延伸区；
通过步骤三至五同时在所述漂移区埋层引出结构的形成区域中形成体区、所述体区底部的漂移区埋层和体区外的漂移区埋层，所述漂移区埋层引出结构的形成区域中的所述体区底部的漂移区埋层和所述体区外的漂移区埋层横向连接，所述漂移区埋层引出结构中的所述体区外的漂移区埋层和所述器件区域中的所述体区外的漂移区埋层相连接，所述漂移区埋层引出结构的形成区域中的所述体区底部的漂移区埋层和所述体区相接触，通过在所述漂移区埋层引出结构的形成区域中的所述体区顶部形成的埋层引出电极引出所述器件区域中的所述体区外的漂移区埋层。
5.如权利要求1所述的LDMOS的制造方法，其特征在于：所述第二次第二导电类型离子注入采用阱区注入工艺。
6.如权利要求5所述的LDMOS的制造方法，其特征在于：所述第二次第二导电类型离子注入由反穿通沟道离子注入和阈值电压调节注入组合而成，所述反穿通沟道离子注入的注入能量大于所述阈值电压调节注入的注入能量。
7.如权利要求1所述的LDMOS的制造方法，其特征在于：所述器件区域中的所述体区底部的漂移区埋层和所述体区直接接触或有间距。
8.如权利要求2所述的LDMOS的制造方法，其特征在于：步骤六中在形成所述多晶硅栅的同时还包括在所述第一场氧化层的靠近第二侧的表面形成多晶硅场板。
9.如权利要求8所述的LDMOS的制造方法，其特征在于：所述多晶硅场板和所述漏区都分别通过接触孔连接到漏极。
10.如权利要求1所述的LDMOS的制造方法，其特征在于：所述漂移区采用深阱区工艺形成。
11.如权利要求1至10中任一权利要求所述的LDMOS的制造方法，其特征在于：LDMOS为N型器件，第一导电类型为N型，第二导电类型为P型。
12.如权利要求11所述的LDMOS的制造方法，其特征在于：所述第一次第二导电类型离子注入的注入杂质为硼，注入能量大于1000Kev；所述第二次第二导电类型离子注入的注入杂质为硼，注入能量小于200Kev。
13.如权利要求1至10中任一权利要求所述的LDMOS的制造方法，其特征在于：LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
14.如权利要求13所述的LDMOS的制造方法，其特征在于：所述第一次第二导电类型离子注入的注入杂质为磷，注入能量大于1500Kev；所述第二次第二导电类型离子注入的注入杂质为磷或砷，注入能量小于300Kev。
CN201610671726.7A 2016-08-16 2016-08-16 Ldmos的制造方法 Active CN106206320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610671726.7A CN106206320B (zh) 2016-08-16 2016-08-16 Ldmos的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610671726.7A CN106206320B (zh) 2016-08-16 2016-08-16 Ldmos的制造方法

Publications (2)

Publication Number Publication Date
CN106206320A true CN106206320A (zh) 2016-12-07
CN106206320B CN106206320B (zh) 2019-06-11

Family

ID=57522560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610671726.7A Active CN106206320B (zh) 2016-08-16 2016-08-16 Ldmos的制造方法

Country Status (1)

Country Link
CN (1) CN106206320B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493248A (zh) * 2018-03-05 2018-09-04 上海华虹宏力半导体制造有限公司 电平位移结构及其制造方法
CN108962890A (zh) * 2018-07-27 2018-12-07 深圳市南硕明泰科技有限公司 集成半导体器件
WO2019242035A1 (zh) * 2018-06-20 2019-12-26 中国电子科技集团公司第五十五研究所 一种 jfet 区t型高掺碳化硅 mosfet 的单胞结构及制备方法
WO2020118751A1 (zh) * 2018-12-13 2020-06-18 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN111668299A (zh) * 2020-07-24 2020-09-15 上海华虹宏力半导体制造有限公司 Ldmos器件的制造方法
CN117219654A (zh) * 2023-11-07 2023-12-12 杭州士兰微电子股份有限公司 一种高压栅极驱动电路及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633089A (zh) * 2012-08-20 2014-03-12 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制造方法
CN104992977A (zh) * 2015-05-25 2015-10-21 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633089A (zh) * 2012-08-20 2014-03-12 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制造方法
CN104992977A (zh) * 2015-05-25 2015-10-21 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493248A (zh) * 2018-03-05 2018-09-04 上海华虹宏力半导体制造有限公司 电平位移结构及其制造方法
WO2019242035A1 (zh) * 2018-06-20 2019-12-26 中国电子科技集团公司第五十五研究所 一种 jfet 区t型高掺碳化硅 mosfet 的单胞结构及制备方法
CN108962890A (zh) * 2018-07-27 2018-12-07 深圳市南硕明泰科技有限公司 集成半导体器件
CN108962890B (zh) * 2018-07-27 2021-07-30 深圳市南硕明泰科技有限公司 集成半导体器件
WO2020118751A1 (zh) * 2018-12-13 2020-06-18 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN111668299A (zh) * 2020-07-24 2020-09-15 上海华虹宏力半导体制造有限公司 Ldmos器件的制造方法
CN111668299B (zh) * 2020-07-24 2024-02-09 上海华虹宏力半导体制造有限公司 Ldmos器件的制造方法
CN117219654A (zh) * 2023-11-07 2023-12-12 杭州士兰微电子股份有限公司 一种高压栅极驱动电路及其制备方法
CN117219654B (zh) * 2023-11-07 2024-02-23 杭州士兰微电子股份有限公司 一种高压栅极驱动电路及其制备方法

Also Published As

Publication number Publication date
CN106206320B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
CN106206320B (zh) Ldmos的制造方法
US11239312B2 (en) Semiconductor chip integrating high and low voltage devices
CN104992977B (zh) Nldmos器件及其制造方法
US10910472B2 (en) Integrated circuit, LDMOS with bottom gate and ballast drift
US9666700B2 (en) Vertical bipolar junction transistor and manufacturing method thereof
KR102138385B1 (ko) 저 비용의 반도체 소자 제조방법
CN103050509B (zh) 集成高低压器件的半导体芯片
CN105720098B (zh) Nldmos及其制作方法
CN108847423A (zh) 半导体器件及其制造方法
CN105931983A (zh) 用于高压器件的低成本的掩膜还原方法及器件
US20110233673A1 (en) Lateral-diffusion metal-oxide semiconductor device and method for fabricating the same
CN105789311A (zh) 横向扩散场效应晶体管及其制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN104658913B (zh) Nldmos的制造方法
CN106298935A (zh) Ldmos器件及其制造方法
CN102412126A (zh) 超高压ldmos的工艺制作方法
CN103633089B (zh) 多晶硅电阻及其制造方法
US8673712B2 (en) Power transistor with high voltage counter implant
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
CN109119458B (zh) 隔离结构及工艺方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN105609568B (zh) 结型场效应晶体管
CN102694020B (zh) 一种半导体装置
CN103311246B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant