KR950010045B1 - 반도체 장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 제조방법

제1a~f도는 본 발명의 반도체 장치 제조 공정 중 이온 공정에 관련한 공정 수순을 나타낸 공정도.

제2도 및 제3도는 종래의 이온 주입시 MOS 트랜지스터의 게이트 전극에 이온이 침투되는 바를 설명하는 공정 단면도이다.

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 영역 중 선택된 부분에만 이온 주입을 하도록 하여 비선택된 반도체 영역 또는 막질부분이 이온 공정으로부터 보호되도록 하는 반도체 장치의 제조 공정에 관한 것이다.

소위 살리사이드(Salicide ; Self-aligned Silicides) 공정은 제2도에 도시한 바와 같이 MOS 트랜지스터와 같은 반도체 장치가 미세화 됨에 따라 소오스/트레인의 접촉창의 형성에 있어 마스크 오정렬에 의한 공정 마진의 획득을 위해 접촉 저항이 증가하는 것을 억제하기 위해 실시되는 공정이다.

그러나 이 공정은 게이트 전극 형성을 위해 패터닝된 폴리실리콘층이 그대로 노출된 채 소오스/드레인 영역이 이온주입에 의해 형성되는 초기 공정을 갖고 있으므로, 게이트 전극을 이루는 폴리실리콘층의 폴리 그레인(grain) 경계면을 따라 폴리입자를 사이로 이온이 채널링되어 게이트 산화막을 통과하여 기판 영역으로까지 이동된다. 그런데 게이트 산화막과 이에 맞닿아 있는 기판 영역은 채널 영역이며 이곳에 원치않는 이온들이 침투로 말미암아 MOS 트랜지스터의 문턱전압을 예기치 않게 변동시키게 된다.

한편 이와 같은 살리사이드 공정 기법에 의하지 않은 또 다른 종래의 보다 일반적인 MOS트랜지스터 제조공정에서는 제3도와 같은데, 주지하다시피 게이트 전극용 패터닝된 실리콘층 위에 SiO₂,와 같은 절연층이 형성된 상태에서 소오스/드레인 영역을 형성하도록 이온 주입되어, 상기 절연층이 이온의 채널링을 막아 안정된 특성을 유지하고 있다.

반도체 장치는 보다 신뢰성이 있어야 하고 설계된 바 각종 변수들의 예기치 않은 변동은 제거되어야하므로 이러한 배경하에서 본 발명은 이루어졌다.

본 발명의 목적은 언급한 문제를 해결하기 위한 것으로, 실리사이드 공정과 이온 침투에 대해 선택된 영역에만 이온이 침투되도록 하여 소자의 변수가 변동되지 않도록 하는 일련의 제조 공정을 제공하는 것이다.

본 발명의 목적은 여기 제공된 기술을 사용하여 실리사이드 기법을 따른 MOS 트랜지스터의 제조공정을 제공하는 것이며, 또한 CMOS 타입 반도체 장치의 제조에 더욱 적합히 신뢰성 있게 적용 가능한 제조 공정을 제공하는 것이다.

이와 같은 본 발명 목적에 따른 제조공정은 포토레지스트층을 사용하여 패턴 형성된 다수의 선택된 반도체층의 일부에 다른 타입의 이온을 주입하기 위하여 상기 포토레지스트층을 경화시키는 단계, 상기 이온 주입의 공정으로부터 보호되는 영역 전체에 대해 다시 포토레지스트층을 도포하여 이중의 스택(stack) 포토레지스트층을 형성하고, 이온을 주입하는 단계, 상기 스택형으로 도포된 포토레지스트층을 제거하므로서, 상기 패턴 형성된 다수의 반도체층 상의 경화된 포토레지스트층을 노출시키는 단계, 상기 이온 주입시 사용된 이온과 다른 타입의 이온을 주입하기 위해서 상기의 공정을 다수회 반복하여 공정을 진행시켜, 패턴 형성된 반도체층에 대하여 이온 주입으로부터 보호되도록 함을 특징으로 하고 있으며, 이 기술을 이용한 MOS 트랜지스터 제조를 함에 있어서는 반도체 기판 위에 게이트 절연층과 도전층을 형성하고 이 위에 포토레지스트층을 도포하여 게이트 전극을 형성하도록 패터닝하는 단계, 상기 포토레지스트층을 경화시키고, 제1타입의 불순물 이온을 선택된 영역에 주입하도록 타 영역에 대해 다시 포토레지스트층을 형성하는 단계, 제1타입의 불순물 이온을 주입하여 상기 게이트 전극 주위에 소오스/드레인 영역을 형성하고 상기 도포된 포토레지스트층을 현상하여 제거하는 단계, 제2타입의 불순물 이온을 주입하도록 상기의 포토레지스트층 형성 단계와, 이온주입단계 및 사용된 포토레지스트층을 제거하는 각각의 공정을 행하는 단계, 상기 형성된 모스 트랜지스터의 게이트 전극 상의 경화된 포토레지스트층은 스트립하여 제거하는 단계로 이루어져 형성됨을 특징으로 한다.

더우기 본 발명의 공정을 사용하여 NMOS와 PMOS가 형성되어야 하는 CMOS 반도체 장치의 제조 공정에 적용될 수 있다.

상기 공정 수순으로부터 본 발명에는 폴리실리콘층으로 이온 침투를 방지하게 되어 문턱전압 안정, 누설전류방지 등의 소자 특성이 원하는 바 달성될 수 있고, 더우기 종래의 경우와 같은 각각의 이온 주입을 위한 마스킹 공정마다 수행되는 사진식각 공정이 단순화될 수 있다.

또한 본 발명의 공정 수순을 이에 관련된 다양한 공정에 적용 가능하므로 융통성을 제공한다.

이하 본 발명의 실시예를 설명하여 본 발명의 원리를 설명한다.

첨부된 도면인 제1a~f도는 본 발명이 CMOS트랜지스터 장치의 형성에 적용된 것을 나타낸 것으로 이 발명은 이 적용에 국한되지 않고 여타 다른 작용에 응용 가능하나, 대표적 예로서 이하 기술한다.

먼저 제1a도와 같이, 준비된 실리콘 반도체 기판(S) 상에 게이트 절연층을 위한 산화층⑴을 형성하고 이어서 게이트 전극용 다결정 실리콘층(2)을 적정 두께로 형성한다. 이 때 다결정 실리콘층은 도핑된 것이거나 또는 다결정 실리콘 그 자체이다.

이어서 제1b도와 같이 게이트 전극 패턴을 형성하도록 전면에 포토레지스트층(3)을 도포하고 사진 식각 방법으로 패터닝하여 게이트 전극(G)을 형성한다.

이 때 게이트 전극상의 잔존한 포토레지스트층(3)은 제거하지 않고 본 발명 공정에서 전극 이용되므로, 게이트 전극에 부착정도를 강화시키고, 후속 공정에서 활용되도록 하드 베이크 내지는 자외광선 조사에 의해 경화시킨다. 이것은 다수의 게이트 전극층 중 어느 일부에 대해 다른 타입의 이온을 주입하기 위한 것이다.

본 예는 근본적으로 CMOS 반도체 장치의 제조 공정을 설명하는 것인데, 응용에 따라서는 게이트 전극은 임의의 반도체층에 대응한다.

언급하였듯이, 다수의 게이트 전극층 중 어느 일부는 제2⒞도에서 “A”로 표시되었고, “B”의 영역은 그 반대의 도전형의 불순물 이온이 주입되는 영역을 지칭한다.따라서 A의 영역에 대해 포토레지스트층(4)을 부분 코팅하여 이 영역에 포함된 경화된 포토레지스트층⑶과 함께 스택형 포토레지스트층(SP)을 형성한다. 그러면 제1타입 (예를 들면 n형) 이온 주입으로부터 “A”영역이 보호되고, 제1타입 이온 주입이 행해지는 영역(B)의 게이트 전극 또한 경화된 포토레지스트층(3)에 의해 보호된다.

그러면, 제1타입, 즉 보론과 같은 불순물 이온을 기판 전면에 조사하여 “B”영역의 게이트 전극 양면의 반도체 영역에서 P⁺형 소오스/드레인 영역(5)이 형성되도록 한다. 반복 서술하지만 소오스/드레인 영역이 형성되지만 제2타입 MOS 트랜지스터 영역과 제1타입 MOS 트랜지스터의 게이트 전극들이 이온 주입으로부터 영향을 받지 않는다.

이때 제2의 포토레지스트층(4)은 경화되지 않은 상태에 있다. 그러므로 상기 스택형으로 도포된 포토레지스트층(4)은 현상에 의해 제거되더라도 게이트 전극 위의 경화된 포토레지스트층(3)은 제거되지 않고 잔유하게 된다.

이와 같이 포토레지스트층(4)이 제거된 상태가 제1d도에 단면으로 도시되었다. 도면에서 보듯이 “B”영역에서 P타입 MOS 트랜지스터의 기본구조가 성립되었다. 이어서 n타입 MOS트랜지스터들을 “A”영역에 형성하기 위해서 상기 공정 수순을 반복하는데 이때 제1b도의 조건이 제1d도에서 그대로 나타나 있으므로 반복적으로 바로 진행될 수 있다. 이때 “A”영역에 대해 사용될 수 있는 불순물 이온은 인과 같은 것으로 n형이다.

제1e도에서 “B”영역의 스택형 레지스트(SP)의 상층 레지스트(4)를 현상하여 제거하고, 따라서 게이트 전극 위에는 경화된 레지스트층(3)이 잔유하게 된다.

이 경화된 레지스트층(3) 또한 제거되어야 하므로, 현상이 아닌 애싱(ashing) 또는 산 세정 등의 물리적 방법등으로 제거할 수 있다.

따라서 제1f도는 PMOS와 NMOS 트랜지스터가 동일 기판에 형성된 것을 나타내고 있고 게이트 전극이 이온 주입으로부터 공정중에 보호되었기 때문에 가 MOS 트랜지스터의 채널 영역에는 종래 공정에 따른 불필요한 이온들이 없으므로 요구되는 바 문턱전압이 유지된다.

Claims (6)

1. 포토레지스트층을 사용하여 패턴 형성된 다수의 선택된 반도체층의 일부에 따른 타입의 이온을 주입하기 위하여 상기 포토레지스트층을 경화시키는 단계, 상기 이온 주입의 공정으로부터 보호되는 영역 전체에 대해 다시 포토레지스트층을 도포하여 이중의 스택(stack) 포토레지스트층을 형성하고, 이온을 주입하는 단계, 상기 스택형으로 도포된 포토레지스트층을 제거하므로서, 상기 패턴 형성된 다수의 반도체층 상의 경화된 포토레지스트층을 노출시키는 단계, 상기 이온 주입시 사용된 이온과 다른 타입의 이온을 주입하기 위해서 상기의 공정을 다수회 반복하여 공정을 진행시켜, 패턴 형성된 반도체층에 대해서 이온 주입으로부터 보호도되록 함을 특징으로 하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 상기 다수의 패턴 형성된 반도체층 위에 도포되는 포토레지스트층은 하드베이크(경화)되거나 또는 자외광선이 조사됨을 특징으로 하는 반도체 장치의 제조방법.
3. 제1항에 있어서, 상기 이온 주입을 위한 포토레지스트층은 현상에 의해 제거되고, 다수의 반도체층상의 경화된 포토레지스트층은 스트립하여 제거됨을 특징으로 하는 반도체 장치의 제조방법.
4. 반도체 기판 위에 게이트 절연층과 도전층을 형성하고 이 위에 포토레지스트층을 도포하여 게이트 전극을 형성하도록 패터닝 하는 단계, 상기 포토레지스트층을 경화시키고, 제1타입의 불순물 이온을 선택된 영역에 주입하도록 타영역에 대해 다시 포토레지스트층을 형성하는 단계, 제1타입의 불순물 이온을 주입하여 상기 게이트 전극 주위에 소오스/드레인 영역을 형성하고 상기 도포된 포토레지스트층을 현상하여 제거하는 단계, 제2타입의 불순물 이온을 주입하도록 상기의 포토레지스트층 형성 단계와, 이온 주입단계 및 사용된 포토레지스트층을 제거하는 각각의 공정을 행하는 단계, 상기 형성된 모스 트랜지스터의 게이트 전극상의 경화된 포토레지스트층은 트립하여 제거하는 단계로 이루어짐을 특징으로 하는 모스 트랜지스터의 제조 방법.
5. 제5항에 있어서, 상기의 게이트 전극은 자기 정합형의 실리사이드 구조인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
6. 제4항에 있어서, 상기 제1타입의 불순물 이온은 p형이며, 제2타입의 불순물 이온은 n형인 것을 특징으로 하는 모스 트랜지스터의 제조방법.