KR0172828B1 - 반도체 소자의 웰 제조방법 - Google Patents
반도체 소자의 웰 제조방법 Download PDFInfo
- Publication number
- KR0172828B1 KR0172828B1 KR1019950058881A KR19950058881A KR0172828B1 KR 0172828 B1 KR0172828 B1 KR 0172828B1 KR 1019950058881 A KR1019950058881 A KR 1019950058881A KR 19950058881 A KR19950058881 A KR 19950058881A KR 0172828 B1 KR0172828 B1 KR 0172828B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductivity type
- forming
- region
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000002513 implantation Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 7
- 239000007943 implant Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 공정을 단순화 하고 절연특성을 개선하는데 적합하도록 한 반도체 소자의 웰(Well) 제조방법에 관한 것이다. 이를 위한 본 발명의 반도체 소자의 웰 제조방법은 제1도전형 기판위에 산화막을 형성하고 고에너지를 이용한 이온주입 공정으로 상기 제 1 도전형 기판내에 제 2 도전형 제 1 불순물 주입층을 형성하는 단계, 상기 산화막위에 제1감광막을 패터닝하여 고에너지를 이용한 이온주입 공정으로 상기 제 2 도전형 제 1 불순물 주입층의 소정영역에 제 1 도전형 제 1 불순물 영역 영역을 형성하는 단계, 상기 산화막위에 질화막층을 형성하고 패터닝 하여 소자격리 영역에 필드 산화막을 형성하는 단계, 상기 필드 산화막이 형성된 기판 전면에 제 2 감광막을 도포하고 패터닝 하여 이온주입 공정으로 상기 제 1 도전형 제 1 불순물 영역 및 제 2 도전형 제 1 불순물 주입층위에 제 1 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 필드 산호막이 형성된 기판 전면에 제 3 감광막을 도포하고 패터닝 하여 이온주입 공정으로 상기 제 1 도전형 제 2 불순물 주입층에 이웃하는 양쪽 영역에 제 2 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 남아 있는 질화막을 제거하는 단계, 어닐링 공정으로 상기 제 1, 제 2 도전형 제 2 불순물 주입층을 확산하여 제 1, 제 2 도전형 웰을 형성하는 단계를 포함하여 이루어진다.
따라서, 공정이 간단하고 절연특성을 개선할 수 있다.
Description
제1도는 종래의 반도체 소자의 웰 제조 공정단면도.
제2도는 본 발명의 반도체 소자의 웰 제조 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 산화막
3 : 제 1N형 불순물 주입층 4 : 제 1 감광막
5 : P형 불순물 영역 6 : 질화막
7 : 필드 산화막 8 : 제 2 감광막
9 : 제 3 감광막 10 : 제2N형 불순물 주입층
11 : P웰 12 : N웰
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 공정을 단순화 하고 절연특성을 개선하는데 적합하도록 한 반도체 소자의 웰(Well) 제조방법에 관한 것이다. 이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 웰 제조방법을 설명하면 다음과 같다.
제1도는 종래의 반도체 소자의 웰 제조 공정단면도이다.
제1도 (a)와 같이, 반도체 기판(1)위에 산화막과 질화막을 형성하고 사진석판술 및 식각공정으로 섬 모양의 필드영역을 정의하여 필드영역의 상기 질화막을 선택적으로 제거한 후 열산화 공정으로 상기 필드영역에 복수개의 필드 산화막(2)을 형성한다.
제1도 (b)와 같이, 상기 남아 있는 질화막을 제거하여 상기 각 필드 산화막(2) 사이의 활성영역중 하나의 활성영역만 노출되도록 상기 기판(1) 전면에 제 1 감광막(3)을 패터닝 하고 상기 노출된 활성영역에 인(P＋) 이온주입을 하여 제 1 N형 불순물 주입층(4)을 형성한다.
제1도 (c)와 같이, 상기 제 1 감광막(3)을 제거하고 상기 제 1 N형 불순물 주입층(4)의 충분한 깊이를 확보하기 위해 온도 약 1200℃에서 장시간 웰 드라이브 인(Well Drive-in) 확산공정을 실시하여 N 쉴드(Shield)영역(4a)을 형성한다.
제1도 (d)와 같이, 상기 N 쉴드영역(4a)의 일부 및 N 쉴드영역(4a) 양측의 활성영역을 제외한 기판(1) 전면에 제 2 감광막(5)을 패터닝 하고 상기 기판 전면에 보론(B＋) 이온주입을 하여 상기 N 쉴드영역(4a)내 및 N 쉴드영역(4a) 양측에 P형 불순물 주입층(6)을 형성한다.
제1도 (e)와 같이, 상기 P형 불순물 주입층(6)이 형성된 활성영역에만 남도록 제 3 감광막(7)을 패터닝 하고 노출된 활성영역에 인(P＋) 이온주입을 하여 제 2 N형 불순물 주입층(8)을 형성한다.
제1도 (f)와 같이, 상기 감광막(7)을 제거하고 어닐(Anneal) 공정을 실시하여 상기 P형 불순물 주입층(6) 및 제 2 N형 불순물 주입층(8)을 충분한 깊이로 확산시킴으로써 상기 N 쉴드영역(4a)내 및 N 쉴드영역(4a) 양측에 P웰(9)을 형성하고 제 2 N형 불순물 주입층(8)에 N웰(10)을 형성한다.
그러나 이와 같은 종래의 반도체 소자의 웰 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 필드 절연막 형성후 고에너지(High Energy) 이온주입을 통해 웰용 및 ITF(Implant Through Field Oxide)용 이온주입을 실시하면 상기 필드 산화막 주변부의 표면 근처에는 이온농도가 작아 절연(Isolation) 특성이 약화된다.
둘째, N 쉴드(Shield) 형성시 고온, 장시간의 웰 드라이브 인 공정이 필요하므로 공정이 복잡하다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 공정을 단수화 하고 절연특성을 개선하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 웰 제조방밥은 제 1 도전형 기판위에 산화막을 형성하고 고에너지를 이용한 이온주입 공정으로 상기 제 1 도전형 기판내에 제 2 도전형 제 1 불순물 주입층을 형성하는 단계, 상기 산화막위에 제 1 감광막을 패터닝 하여 고에너지를 이용한 이온주입 공정으로 상기 제 2 도전형 제 1 불순물 주입층의 소정영역에 제 1 도전형 제 1 불순물 영역을 형성하는 단계, 상기 산화막위에 질화막층을 형성하고 패터닝 하여 소자격리 영역에 필드 산화막을 형성하는 단계, 상기 필드 산화막이 형성된 기판 전면에 제 2 감광막을 도포하고 패터닝 하여 이온주입 공정으로 상기 제 1 도전형 제 1 불순물 영역 및 제 2 도전형 제 1 불순물 주입층위에 제 1 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 필드 산화막이 형성된 기판 전면에 제 3 감광막을 도포하고 패터닝 하여 이온주입 공정으로 상기 제 1 도전형 제 2 불순물 주입층에 이웃하는 양쪽 영역에 제 2 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 남아 있는 질화막을 제거하는 단계, 어닐링 공정으로 상기 제 1, 제 2 도전형 제 2 불순물 주입층을 확산하여 제 1, 제 2 도전형 웰을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 반도체 소자의 웰 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도 (a)와 같이 P형 기판(1)위에 열산화 공정으로 산화막(2)을 형성하고 상기 P형 기판(1) 전면에 고에너지(High Energy) 이온(P＋)을 주입하여 상기 P형 기판(1)내에 N형 불순물 주입층(3)을 형성한다.
제2도 (b)와 같이, 상기 산화막(2)위에 제 1 감광막(4)을 도포하고 노광 및 현상 공정으로 상기 산화막(2)의 소정영역이 노출되도록 상기 제 1 감광막(4)을 패터닝 한다.
그리고 노출된 산화막(2)위에 고에너지 이온(B＋)을 주입하여 상기 P형 기판(1)내의 제 1 N형 불순물 주입층(3)에 P형 불순물 영역(5)을 형성한다.
제2도 (c)와 같이, 상기 제 1 감광막(4)을 제거하고 상기 산화막(2)위에 질화막(6)을 형성한다.
그리고 사진석판술 및 식각공정으로 섬 모양의 필드영역을 정의하여 필드영역의 상기 질화막(6)을 선택적으로 제거한 후 열산화 공정으로 상기 필드영역에 복수개의 필드 산화막(7)을 형성한다.
제2도 (d)와 같이, 상기 필드 산화막(7)이 형성된 기판(1) 전면에 제 2 감광막(8)을 도포하고 패터닝 하여 상기 제 2 감광막(8)을 마스크로 상기 기판(1) 전면에 IFT(Implant Through Field Oxide) P웰용 이온(B＋) 주입을 실시하여 상기 P형 불순물 영역(5)과 제 1 N형 불순물 주입층(3)의 기판(1)내에 P형 불순물 주입층(5a)을 형성한다.
제2도 (e)와 같이, 상기 필드 산화막(7)이 형성된 기판(1) 전면에 제 3 감광막(9)을 도포하고 패터닝 하여 상기 제 3 감광막(9)을 마스크로 상기 기판(1) 전면에 ITF(Implant Through Field Oxide) N웰용 이온(P＋) 주입을 실시하여 상기 P형 불순물 영역(5a)에 이웃하는 양쪽 영역에 제 2 N형 불순물 주입층(10)을 형성한다.
제2도 (f)와 같이, 상기 감광막(9) 및 질화막(6)을 제거하고 어닐(Anneal) 공정으로 상기 P형 불순물 주입층(5a)과 제 2 N형 불순물 주입층(10)을 확산시켜 P형 웰(11)과 N형 웰(12)을 형성하여 트리플 웰(Triple Well)을 완성한다.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 웰 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, N 쉴드영역과 N쉴드영역내에 P웰 영역을 미리 형성하여 어닐공정시 어닐시간을 줄일 수 있고 확산공정을 최적화 할 수 있다.
둘째, 국부산화(LOCOS) 공정시 질화막을 제거하지 않은 상태에서 ITF 이온주입을 실함으로써 필드 산화막 주변부의 절연특성을 재선할 수 있다.
셋째, 종래와 같이 N 쉴드형성시 장시간의 웰 드라이브 인(Well Drive-In) 공정이 필요치 않아 공정을 단순화 할 수 있다.
Claims (1)
- 제 1 도전형 기판위에 산화막을 형성하고 고에너지를 이용한 이온주입 공정으로 상기 제 1 도전형 기판내에 제 2 도전형 제 1 불순물 주입층을 형성하는 단계, 상기 산화막위에 제 1 감광막을 패터닝 하여 고에너지를 이용한 이온주입 공정으로 상기 제 2 도전형 제 1 불순물 주입층의 소정영역에 제 1 도전형 제 1 불순물 영역을 형성하는 단계, 상기 산화막위에 질화막층을 형성하고 패터닝 하여 소자격리 영역에 필드 산화막을 형성하는 단계, 상기 필드 산화막이 형성된 기판 전면에 제 2 감광막을 도포하고 패터닝 하여 이온주입 공정으로 상기 제 1 도전형 제 1 불순물 영역 및 제 2 도전형 제 1 불순물 주입층위에 제 1 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 필드 산화막이 형성된 기판 전면에 제 3 감광막을 도포하고 패터닝 하여 이온주입 공정으로 상기 제 1 도전형 제 2 불순물 주입층에 이웃하는 양쪽 영역에 제 2 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 남아 있는 질화막을 제거하는 단계, 상기 남아 있는 질화막을 제거하는 단계, 어닐링 공정으로 상기 제 1, 제 2 도전형 제 2 불순물 주입층을 확산하여 제 1, 제 2 도전형 웰을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 웰 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058881A KR0172828B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 웰 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058881A KR0172828B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 웰 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053894A KR970053894A (ko) | 1997-07-31 |
| KR0172828B1 true KR0172828B1 (ko) | 1999-02-01 |
Family
ID=19445106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950058881A KR0172828B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 웰 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172828B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058881A patent/KR0172828B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053894A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| US4450021A (en) | Mask diffusion process for forming Zener diode or complementary field effect transistors | |
| US6143669A (en) | Method of growing gate oxides | |
| KR0172828B1 (ko) | 반도체 소자의 웰 제조방법 | |
| KR0163800B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| CN111668299B (zh) | Ldmos器件的制造方法 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR100186513B1 (ko) | 반도체 소자의 제조방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100252903B1 (ko) | 반도체 소자의 제조방법 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100309477B1 (ko) | 반도체장치 제조방법 | |
| KR100290876B1 (ko) | 반도체 소자의 제조방법 | |
| KR100223829B1 (ko) | 씨모스 소자의 웰 형성방법 | |
| KR100205346B1 (ko) | 반도체 장치의 웰 제조 방법 | |
| KR100271794B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100232900B1 (ko) | 반도체 소자의 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR940002779B1 (ko) | 고압 반도체 소자의 제조방법 | |
| KR0165355B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100370118B1 (ko) | 반도체소자의웰제조방법 | |
| KR0179023B1 (ko) | 모스소자의 격리방법 | |
| KR20010019155A (ko) | 반도체장치의 웰 형성방법 | |
| KR20040002122A (ko) | 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |