KR100370118B1 - 반도체소자의웰제조방법 - Google Patents
반도체소자의웰제조방법 Download PDFInfo
- Publication number
- KR100370118B1 KR100370118B1 KR1019950058910A KR19950058910A KR100370118B1 KR 100370118 B1 KR100370118 B1 KR 100370118B1 KR 1019950058910 A KR1019950058910 A KR 1019950058910A KR 19950058910 A KR19950058910 A KR 19950058910A KR 100370118 B1 KR100370118 B1 KR 100370118B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- well
- layer
- substrate
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 238000002513 implantation Methods 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 공정을 단순화하고 격리(Isolation) 특성을 개선하는데 적합하도록 한 반도체 소자의 웰 제조방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자 웰 제조방법은 제 1 도전형 기판위에 산화 막과 질화막을 차례로 형성하고 상기 질화막을 패터닝 하여 소자격리 영역에 필드 산화막을 형성하는 단계, 상기 필드 산화막을 포함한 기판 전면에 제 1 감광막을 도포하여 제 2 도전형 웰 영역을 패터닝 하는 단계, 상기 제 2 도전형 웰 영역의 제 1 도전형 기판내에 고에너지를 이용한 이온주입 공정으로 제 2 도전형 제 1 불순물 주입층을 형성하고 저에너지를 이용한 이온주입 공정으로 제 2 도전형 제 1 불순물 주입층위에 제 2 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 필드 산화막을 포함한 기판 전면에 제 2 감광막을 도포하여 제 1 도전형 웰 영역을 패터닝 하는 단계, 상기 제 1 도전형 웰 영역의 제 1 도전형 기판내에 고에너지를 이용한 이온주입 공정으로 제 1 도전형 제 1 불순물 주입층을 형성하고 저에너지를 이용한 이온주입 공정으로 제 1 도전형 제 1 불순물 주입층위에 제 1 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 남아 있는 질화막 및 산화막을 제거하는 단계, 어닐링 공정으로 상기 제 1 도전형 제 1, 제 2 불순물 주입층과, 제 2 도전형 제 1, 제 2 불순물 주입층을 확산하여 제 1, 제 2 도전형 웰을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 공정을 단순화하고 격리(isolation) 특성을 개선하는데 적합하도록 한 반도체 소자의 웰 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 웰 제조방법을 설명하면 다음과 같다.
제 1 도는 종래의 반도체 소자의 웰 제조공정 단면도이다.
제 1 도 (a)와 같이, 기판(1)위에 산화막(2)과 질화막(3) 및 감광막(4)을 차례로 증착하고 노광 및 현상공정으로 섬 모양의 필드영역을 정의하여 필드영역의 상기 질화막(3)을 선택적으로 제거한다.
제 1 도 (b)와 같이, 상기 기판(1)을 열산화하여 필드영역에 필드 산화막(5)을 형성하고 활성영역의 상기 질화막(3)과 감광막(4)을 제거하고 소프트-에러-레이트(Soft-Error-Rate) 및 래치-업(Latch-Up) 특성을 개선하기 위해 상기 산화막(2)을 포함한 기판(1) 전면에 고(High)에너지 이온주입을 하여 상기 기판(1)내에 제 1 웰(Well)(6)을 형성한다.
그리고, 펀치-스루우-스톱(Punch-Through-Stop) 및 격리특성을 개선하기 위해 상기 산화막(2)을 포함한 기판(1) 전면에 중간(Medium) 에너지 이온주입을 하여 상기 제 1 웰(Well)(6)내에 제 2 웰(Well)(7)을 형성한다.
제 1 도 (c)와 같이, 상기 MOSFET의 특성을 맞추기 위해 상기 산화막(2)을 포함한 기판(1) 전면에 저에너지 문턱전압 조절용 이온주입을 하여 상기 기판(1)의 활성영역에 문턱전압 주입층(8)을 형성한다.
그리고 상기 산화막(2) 두께의 변화 가능성 때문에 상기 산화막(2)을 제거하고 다시 새로운 산화막(2a)을 형성하고 상기 활성영역의 산화막(2a)위에 게이트 전극(9)을 형성한다.
제 1 도 (d)와 같이, 상기 게이트 전극(9)을 포함한 기판(1) 전면에 이온주입을 하여 상기 게이트 전극(9) 양측에 소오스/드레인 영역(10)을 형성한다.
그러나 이와 같은 종래의 반도체 소자의 웰 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 필드 산화막 형성후 웰 형성을 위한 이온주입시 격리(Isolation)특성을 개선하기 위해 주입된 도펀트(Dopant)들이 필드 산화막 밑에 존재할 때 필드 산화막의 가장자리에는 도펀트(Dopant)들이 존재하지 않게 되어 이로 인해 격리 (Isolation) 특성이 저하된다.
둘째, 산화막의 두께의 변화 가능성 때문에 다시 새로운 산화막 형성시 종래의 산화막을 제거할 때 필드 산화막도 함께 제거되어 격리특성이 나빠진다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 공정을 단순화하고 격리특성을 개선하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 웰 제조방법은 제 1 도전형 기판위에 산화막과 질화막을 차례로 형성하고 상기 질화막을 패터닝 하여 소자격리 영역에 필드 산화막을 형성하는 단계, 상기 필드 산화막을 포함한 기판전면에 제 1 감광막을 도포하여 제 2 도전형 웰 영역을 패터닝 하는 단계, 상기 제 2 도전형 웰 영역의 제 1 도전형 기판내에 고에너지를 이용한 이온주입 공정으로 제 2 도전형 제 1 불순물 주입층을 형성하고 저에너지를 이용한 이온주입 공정으로 제 2 도전형 제 1 불순물 주입층위에 제 2 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 필드 산화막을 포함한 기판 전면에 제 2 감광막을 도포하여 제 1 도전형 웰 영역을 패터닝 하는 단계, 상기 제 1 도전형 웰 영역의 제 1 도전형 기판내에고에너지를 이용한 이온주입 공정으로 제 1 도전형 제 1 불순물 주입층을 형성하고 저에너지를 이용한 이온주입 공정으로 제 1 도전형 제 1 불순물 주입층위에 제 1 도전형 제 2 불순물 주입층을 형성하는 단계, 상기 남아 있는 질화막 및 산화막을 제거하는 단계, 어닐링 공정으로 상기 제 1 도전형 제 1, 제 2 불순물 주입층과 제 2 도전형 제 1, 제 2 불순물 주입층을 확산하여 제 1, 제 2 도전형 웰을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 반도체 소자 웰 제조방법은 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 2 도는 본 발명의 반도체 소자 웰 제조공정 단면도이다.
제 2 도 (a)와 같이, 기판(11)위에 산화막(12)과 질화막(13) 및 제 1 감광막을 차례로 증착하고 노광 및 현상공정으로 섬 모양의 필드영역을 정의하여 필드영역의 상기 질화막(13)을 선택적으로 제거한다.
그리고 상기 기판(11)을 열산화하여 필드영역에 필드 산화막(14)을 형성한다.
제 2 도 (b)와 같이, 상기 질화막(13)을 제거하지 않고 기판(11) 전면에 제 2 감광막(15)을 도포하고 상기 제 2 감광막(15)을 패터닝하여 N웰(Well) 영역을 정의한다.
그리고 정의된 N웰 영역에 고에너지 이온주입을 하여 상기 기판(11)내에 제 1 n형 불순물 주입층(15)을 형성하고 저에너지 이온주입을 하여 상기 제 1 n형 불순물 주입층(16)위에 제 2 n형 불순물 주입층(17)을 형성한다.
이때, 고에너지 이온주입은 약 0.5~4.0MeV의 에너지로 하고 도즈(Dose)량은 약 1012-1014로 하며 저에너지 이온주입은 도크(Dose)가 필드 산화막(14) 밑에 위치할 수 있도록 필드 산화막(14) 두께에 따라 에너지를 조절하며 도즈량은 1011~1014로 한다.
그리고, 상기 질화막(13)은 저에너지 이온주입으로 도펀트(Dopant)들을 필드 산화막(14) 하부에 위치시킬 때 채널(Channel)영역의 원하는 위치에 도펀트들을 위치시킬 수 있도록 두께를 조절한다.
제 2 도 (c)와 같이, 상기 질화막(13)을 포함한 기판(11) 전면에 제 3 감광막(18)을 도포하고, 상기 제 3 감광막(18)을 패터닝하여 P웰 영역을 정의한다.
그리고 정의된 P웰 영역에 고에너지 이온주입을 하여 상기 기판(11)내에 제 1 p형 불순물 주입층(19)을 형성하고, 저에너지 이온주입을 하여 상기 제 1 p형 불순물 주입층(19)위에 제 2 p형 불순물 주입층(20)을 형성한다.
이때, 고에너지 이온주입은 약 0.5~4.0MeV의 에너지로 하고 도즈(Dose)량은 약 1012~1014로 하며 저에너지 이온주입은 도즈량을 1011~1014로 한다.
제 2 도 (d)와 같이, 상기 기판(11)위에 남아 있는 질화막(13) 및 산화막 (12)을 제거하고 고온에서 열처리 공정인 웰 드라이브-인(Well Drive-in) 공정을 실시하여 상기 제 1, 제 2 n형 불순물 주입층(16)(17)과 제 1, 제 2 p형 불순물 주입층(19)(20)을 확산시켜 N웰(21)과 P웰(22)을 형성한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 웰 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 질화막을 제거하지 않는 상태에서 저에너지 이온주입을 함으로써 주입된 도펀트(Dopant)들을 필드 산화막의 하부와 측면에 가깝게 위치시킬 수 있어 격리(Isolation) 특성을 효율적으로 개선할 수 있다.
둘째, 종래의 산화막 성장 및 제거 등의 공정을 단축함으로써 공정을 단순화하고 필드 산화막의 제거량도 줄일 수 있어 격리특성을 크게 개선할 수 있다.
제 1 도는 종래의 반도체 소자의 웰 제조 공정단면도
제 2 도는 본 발명의 반도체 소자의 웰 제조 공정단면도
*도면의 주요부분에 대한 부호의 설명*
11 : 기판 12 : 산화막
13 : 질화막 14 : 필드 산화막
15 : 제 2 감광막 16 : 제 1 n형 불순물 주입층
17 : 제 2 n형 불순물 주입층 18 : 제 3 감광막
19 : 제 1 p형 불순물 주입층 20 : 제 2 p형 불순물 주입층
21 : N웰 22 : P웰
Claims (4)
- 제 1 도전형 기판위에 산화막과 질화막을 차례로 형성하고 상기 질화막을 패터닝 하여 소자격리 영역에 필드 산화막을 형성하는 단계,상기 필드 산화막을 포함한 기판 전면에 제 1 감광막을 도포하여 제 2 도전형 웰 영역을 패터닝 하는 단계,상기 제 2 도전형 웰 영역의 제 1 도전형 기판내에 고에너지를 이용한 이온주입 공정으로 제 2 도전형 제 1 불순물 주입층을 형성하고 저에너지를 이용한 이온주입 공정으로 제 2 도전형 제 1 불순물 주입층위에 제 2 도전형 제 2 불순물 주입층을 형성하는 단계,상기 필드 산화막을 포함한 기판 전면에 제 2 감광막을 도포하여 제 1 도전형 웰 영역을 패터닝 하는 단계,상기 제 1 도전형 웰 영역의 제 1 도전형 기판내에 고에너지를 이용한 이온주입 공정으로 제 1 도전형 제 1 불순물 주입층을 형성하고 저에너지를 이용한 이온주입 공정으로 제 1 도전형 제 1 불순물 주입층위에 제 1 도전형 제 2 불순물 주입층을 형성하는 단계,상기 남아 있는 질화막 및 산화막을 제거하는 단계,어닐링 공정으로 상기 제 1 도전형 제 1, 제 2 불순물 주입층과 제 2 도전형제 1, 제 2 불순물 주입층을 확산하여 제 1, 제 2 도전형 웰을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 웰 제조방법.
- 제 1 항에 있어서,질화막의 두께는 저에너지 이온주입시 원하는 도펀트들의 위치에 따라 조절하는 것을 특징으로 하는 반도체 소자의 웰 제조방법.
- 제 1 항에 있어서,고에너지 이온주입은 약 0.5~4.0MeV의 에너지로 하고 도즈량은 약 1012~1014로 하는 것을 특징으로 하는 반도체 소자의 웰 제조방법.
- 제 1 항에 있어서,저에너지 이온주입은 필드 산화막의 두께에 따라 조절하고 도즈량은 약 1011~1014로 하는 것을 특징으로 하는 반도체 소자의 웰 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058910A KR100370118B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체소자의웰제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058910A KR100370118B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체소자의웰제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053439A KR970053439A (ko) | 1997-07-31 |
| KR100370118B1 true KR100370118B1 (ko) | 2003-03-28 |
Family
ID=37416423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950058910A KR100370118B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체소자의웰제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370118B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058910A patent/KR100370118B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053439A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925914A (en) | Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance | |
| KR20000068441A (ko) | 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터 | |
| US4462151A (en) | Method of making high density complementary transistors | |
| KR100370118B1 (ko) | 반도체소자의웰제조방법 | |
| KR20010016838A (ko) | 모스 트랜지스터의 불순물 주입영역 형성 방법 | |
| KR100295914B1 (ko) | 모스트랜지스터제조방법및구조 | |
| CN112071751A (zh) | 一种半导体器件的制造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| KR20040019167A (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100253562B1 (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR100339419B1 (ko) | 앨디디(ｌｄｄ)구조의 트랜지스터 제조방법 | |
| KR100325444B1 (ko) | 저도핑드레인구조의모스트랜지스터제조방법 | |
| KR100451463B1 (ko) | 이중 게이트산화막을 가진 반도체소자의 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR940001399B1 (ko) | 고집적 반도체 트랜지스터의 구조 및 제조방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR100358126B1 (ko) | 트랜지스터제조방법 | |
| KR19980039470A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |