JP2009515332A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2009515332A JP2009515332A JP2008538469A JP2008538469A JP2009515332A JP 2009515332 A JP2009515332 A JP 2009515332A JP 2008538469 A JP2008538469 A JP 2008538469A JP 2008538469 A JP2008538469 A JP 2008538469A JP 2009515332 A JP2009515332 A JP 2009515332A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- dopant
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 91
- 239000002019 doping agent Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims description 22
- 230000015556 catabolic process Effects 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 9
- 210000000746 body region Anatomy 0.000 claims description 6
- 230000005669 field effect Effects 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 101000830956 Homo sapiens Three-prime repair exonuclease 1 Proteins 0.000 description 2
- 102100024855 Three-prime repair exonuclease 1 Human genes 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0886—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本発明の方法は、例えばラテラル型の高耐圧電界効果トランジスタ(HV−FET)等の半導体デバイスを製造するための安価な方法を開示する。該方法は、第1導電型の基板(1)を具え、−第1ドーパントを注入して、前記基板中に第2導電型の第1領域(2)を形成し(そしてこれを拡散し)、−第1導電型の第2領域(3)を形成し、第1領域(2)と第2領域(3)とがpn接合を形成する。第2領域(3)は、基板の表面(4)で第2ドーパントを注入することにより形成される表面層である。それに続いて、表面層が、表面層(3)上に第1導電型の第1エピタキシャル層(5)を形成することにより覆われる。高価な高エネルギー注入機(MeV)の使用は、互いの表面に配置された一つ以上の領域の製造において省略することができ、それによりコストの低減が得られる。
Description
本発明は、表面を有する第1導電型の基板を具える半導体デバイスの製造方法であって、(a)第1ドーパントを注入して、前記基板中に第2導電型の第1領域を形成し、(b)該第1領域中に第2ドーパントを注入して、前記第1導電型の第2領域を形成し、該第1領域と該第2領域とがpn接合を形成している、半導体デバイスの製造方法に関するものである。
米国特許第4,754,310号(図6、7)には、複数の交互p−n層をドリフト領域に有する横方向HV−FETが示されている。高耐圧FETは、交互導電型の複数のエピタキシャル層を用いて製造される。交互導電型の第1および第2領域の交互配置構造は、ドリフト領域を高耐圧トランジスタ中に形成し、空乏ドリフト領域にわたって生じる高電圧を運ぶ。この方法では、複数の並列経路がドリフト領域の電流および低いオン状態の抵抗に寄与すると同時に、荷電平衡が的確であれば、リサーフ(Resurf)の原理が高い降伏電圧を可能にする。この方法の不都合な点は、上面から様々な層の深さへのアクセスが若干難しいことであり、これに対し、この出願ではV溝を用いる。他の不都合な点は、エピタキシーの使用により、ドリフト領域中の各層においてかなり重要なドーパントの投与量の精密制御性が低いことである。
米国特許第6,509,220号には、ドリフト領域に一つ以上の伝導チャネルを有する高耐圧絶縁ゲート型電界効果トランジスタの製造方法が開示されている。この出願では、異なる垂直深さで配置された複数の埋め込み層を形成するように、拡張ドレイン中の伝導チャネルを、第2導電型の深いウェル(ディープウェル)またはエピタキシャル層中へ第1導電型のドーパントを連続的に深く注入して形成する。第2導電型の深いウェルまたはエピタキシャル層を、第1導電型の基板の中または上に形成する。第2導電型の第2エピタキシャル層を、深いウェルまたはエピタキシャル層上に形成することができ、そして第1導電型の深い注入を繰り返して、第1の複数の埋め込み層に対して積み重なった並行関係で第2の複数の埋め込み層を形成する。拡張ドレイン中の積層したp−n層は、HVFETのドリフト領域を形成する。HVFETがONモードの時、ドリフト電流がソースとドレインとの間を流れる。ドリフト領域は、当該ドリフト領域がOFFモードであれば、空乏する。
既知の方法の不都合な点は、異なる垂直深さで配置した第1導電型の層の形成に、高エネルギー注入機が必要なことである。MeV域の高エネルギー注入機は、非常に高価で、そしてそれらは半導体製造ラインで一般に利用できない。高エネルギーイオンのマスキングが、益々難しくなる。更に、高エネルギーイオンに起因する注入損傷は、信頼性の問題を生じ得る。
本発明の目的は、特に、従来技術より安価な、冒頭で述べたようなタイプのデバイスの製造方法を提供することである。
本発明に従う方法の目的は、第1導電型の第2領域が、基板の表面で第2ドーパントを注入することによって形成される表面層であることにより達成される。続いて、該表面層は、該表面層上の第1導電型のエピタキシャル層により覆われる。
本発明は、第1導電型の第2領域が表面における比較的低エネルギーの注入により形成され、そしてその後にその表面層上において同じ第1導電型のエピタキシャル層のエピタキシャル成長が続くという見識に基づく。表面での注入とエピタキシャル成長との組み合わせは、数MeVの高エネルギー注入の使用を回避する。ウェハ当りのコストの減少が得られる。MeV域の高エネルギー注入を省略することにより、該方法は従来のウェハ製造に適用できる。このことは、異なる世界中のウェハ工場で半導体デバイスを製造するための柔軟性において著しい利点を示す。
更に、基板に対して垂直方向に異なる深さの層を一層以上形成するための高エネルギー注入が除外されることで、注入損傷が減る。より信頼性のあるデバイスが得られる。
その上、第1導電型のエピタキシャル層の使用により、第1導電型の他の層、および基板に対する深さでのアクセスがより容易になる。
米国特許第4,754,310号の従来技術の方法において、ドリフト領域のp−n層はエピタキシャル成長のみにより形成される。既知の方法において、エピタキシャル成長中のドーパント濃度は、非常に良好には制御できず、特に、リサーフ(RESURF;表面電界緩和)原理に基づく高耐圧デバイスに使用される比較的低いドーパント濃度に対して向いていない。
本発明にかかる方法において、第1導電型の第1エピタキシャル層に第3ドーパントを注入して、第1エピタキシャル層中に第2導電型の第3領域を形成し、該第3領域は第2領域とpn接合を形成する。ドーパント濃度の改良された制御は、(例えばn型の)注入を用いて、第1エピタキシャル層(例えばp型)の(比較的低い)ドーパント濃度を超過すること(オーバードーピング)により得ることができる。この方法は、リサーフ目的で使用するp−n層のドーパント原子の緻密な制御を可能にする。リサーフは、逆バイアス電圧下のp−n層が早期の内部絶縁破壊(降伏)の起こる前に完全に空乏した場合に得られる。空乏領域は、層のpおよびn部分の双方のドーパント濃度に対して非常に敏感である。そのため、降伏に対する電界の臨界値を超えることなく完全に空乏したp−n層を得るためには、ドーパント濃度の良好な制御が非常に重要である。
RESURFに適した方法の特定の有利な態様において、第1エピタキシャル層は高オーミックである。これは、エピタキシャル成長中に比較的低濃度のドーパント原子を組み込むことを意味する。高オーミックなエピタキシャル層は、良く制御された逆導電型のイオンの注入と、そしてそれに続く任意の拡散とを組み合わせて用いられ得る。高オーミックエピタキシャル層中のドーパント濃度がとても小さいから、これらの少量を補償するために必要なドーパント原子は多くない。この方法によれば、低濃度領域で非常に良好な制御を有する非常に低いドーパント濃度が可能である。特に、5e16at/cm3以下のドーパント濃度を、非常に良好な制御性で容易に得ることができる。他方で、第1エピタキシャル層のいくつかのドープは、以下に示すようにデバイス分離および本体/基板への接触に有益である。
エピタキシャル成長と、それに続く逆導電型のドーパントを用いたエピタキシャル層のオーバードーピングとを組み合わせた表面注入を用いた交互p−n層の形成は、一回以上繰り返すことができる。この方法で複数の積層p−n層を基板上に形成し得る。HVFETの拡張ドレインにおいてこれらの積層p−n層を適用することにより、第2型の層の数を増加させることにより、利点が著しくなり、ON抵抗(Ron)が減る。
好ましくは、第1導電型はp型である。p型基板をp型エピタキシャル層と組み合わせて使用することにより、n型トランジスタを電気的に絶縁する安易な手段が可能になる。接合分離は、ディープトレンチ分離より非常に容易且つ安価である。ディープトレンチ分離は、従来技術で開示されているようにp型基板をn型エピ層と組み合わせた場合に、任意選択的に適用される。
好ましくは、第1および追加のエピ層の厚みは、4.5μm未満である。エピ層の厚さを厚くなり過ぎないように選択することで、エピ層のドーパント濃度をオーバードーピングするために逆導電型のドーパント原子を第1エピタキシャル層中に拡散させるためには、制限された温度量のみが要求される。エピ層を薄くすると、エピ層中でドーパント原子を拡散させるために必要な温度量が低くなり、そしてオーバードープされたエピ層中のドーパント濃度の制御が良好になる。既に述べたように、ドーパント濃度の良好な制御は、リサーフ(RESURF)デバイスにおいて非常に重要である。
第1および追加のエピタキシャル層の成長は、好ましくは1150℃以下の温度で行われる。第1エピタキシャル層は、第1導電型の高ドープ表面層上で成長する。第1エピタキシャル層のエピタキシャル成長工程を開始した際に、表面層からのドーパント原子の偏析および/または蒸発を制限するために、温度は好ましくは1150℃以下にすべきである。ドーパント原子(特に、ホウ素)の偏析を減らすための代替手段は、EPIリアクタを準備し、そして一般的になされている全ての追加の温度工程、例えばH2焼成または炉アニール工程等を省略することである。
表面層を形成するための第2ドーパントの注入エネルギーは、好ましくは350keV以下である。
上記のような製造方法は、高耐圧ラテラルMOSFETまたは二重拡散型MOS(LDMOS)トランジスタに有利に適用することができる。LDMOSにおいて、ソースはボディ領域により囲まれ、双方はポリシリコンのゲートに対して自己整合している。拡張ドレインは、互いの表面に配置された複数のp−n層を備える。電流が第2型の全てのドリフト層へ流入することを可能にするドリフト電流路を有するために、全ての他の垂直に配置された第1導電型の層をソースおよびドレイン側でマスキングすることにより遮断するのも望ましい。例えば、第2領域(それは例えばp型である)に孔を残しておくことで、第1領域と、第3領域並びにソースおよびドレインとを接続することが可能になる。LDMOSトランジスタのソースおよびドレイン領域への良好な接続は、低ON抵抗を得ることと同様に、チャネルを通る最適な電流の流れにとって重要である。
高耐圧用途に関して、ラテラルHV−FETまたはHV−LDMOSトランジスタは、交差指型構造を有することができる。特定の有利な態様は、フィンガーの幅を超えて、第1導電型の第2領域(および/または高次)と、基板またはMOS−ウェル若しくはボディとの局所的接触がなされている場合に得られる。この局所的接触は、高速スイッチングにおけるより迅速な充電および放電を可能にする。
他の有利な態様において、ドリフト領域中の第1導電型の第2領域(および/または高次)は、第1導電型の一層以上のエピタキシャル層を介してウェルまたはボディ領域、並びに基板と局所的接触するために、ソースの下まで延在することができる。
エピタキシー後のボディ処理および第2型の層間の垂直接続への要求により、エピタキシーがp−nリサーフ層間のかなりのドープ補償をもたらした後に、適当な温度量が要求される。従って、第1導電型の補償第2領域が存在しないソースおよびドレインのn接続領域でマスク希釈ドープを使用することは、望ましい。従って、第1領域は、以下に説明されるような、互いに分離したいくつかの領域を横方向に備えることができる。
本発明のこれらの、および他の態様が、以下に記載する実施形態を参照して理解され、そして明らかになるであろう。
図1は、本発明にかかる方法の第1の有利な実施形態を示す。p型Si基板1にn型ドーパント原子をマスクして注入し、第1領域2を形成する。この一例のP原子は、100keVの注入エネルギー、および約6e12at/cm2のドーズ量で使用する。リサーフ(RESURF)に関し、注入ドーズ量は、好ましくは1e12at/cm2と1e13at/cm2との間の範囲である。1150℃での540分間の高温拡散工程は、n型ドーパント原子をp型基板のより深くへと追いやり、それにより深いn型領域2を形成する(ここでディープリサーフn、DRNと標識付けする。図1A参照。)。
第2領域3を、例えばホウ素またはインジウム等のp型ドーパントをマスクして基板1の表面4に注入することにより形成する(図1B)。ここで、ホウ素は100〜180keVのエネルギーおよび約6e12at/cm2のドーズ量で注入される。リサーフに関し、注入ドーズ量は好ましくは1e12at/cm2と1e13at/cm2との間の範囲である。従って、表面4にp型層が形成される。任意選択的に、ホウ素ドーパント原子を、拡散、または次の工程でのエピタキシャル成長中に活性化できる。p型第2領域3のドーパントのプロファイルを、ここではリサーフp、RPと表示する。
表面4上に、2〜4μmの厚みを有するp型Siエピタキシャル層5を、1150℃で、エピタキシャル成長させる(図1C)。
続いて、この層に100〜300keVのP原子を約1.4e12at/cm2のドーズ量で注入し、そして任意選択的に拡散させ、n型ドーパントを第3領域6(ここではDRN2と標識付けする)に与える(図1D)。処理を完了した後、DRNおよびRP層の正味のドーズ量はそれぞれ約2e12at/cm2であり、DRN2層は約1e12at/cm2である。そして、処理後の第3領域(DRN2)のシート抵抗は、約6kΩ/□である。好ましくは、第3領域に対する注入ドーズ量は0.5e12cm−2と1e13cm−2との間の範囲である。
本発明にかかる方法はSi基板に限定されない。例えば、SiC、Ge、SiGe、InP、GaAs、GaN等の何れの半導体基板も用いることができる。pn接合が半導体基板に形成できる限りは、リサーフの原理を適用することができる。
p型エピタキシャル層を表面に有するディープリサーフN(DRN)およびリサーフP層(RP)の形成と、それに続くn型注入(DRN2に対する)とは、例えばバイポーラトランジスタ、IGBT、ラテラルMOSFET、およびDMOSFET等の多くの半導体デバイスの製造に有利に使用できる。
図2は、ソース(S)とドレイン(D)との間に二つのn型ドリフト電流路2(DRN)および6(DRN2)を中間p層3(RP)と共に備えるp基板1上に拡張ドレインを有するラテラル二重拡散型MOSFETの特定の有利な例の概略断面を示す。
図1bに示すような3つの層(1(n)、2(p)、3(n))の形成の後、ラテラルHV−MOSFET処理を続ける。局所的フィールド酸化物20を、好ましくは約1μmの厚みでロコスで形成し、ゲート酸化物21およびn+ドープポリシリコンゲート22をフィールド板と共にソース側23に、そして任意にドレイン側2にも形成する。注入、好ましくはポリシリコンゲートへの自己整合、およびそれに続く分散により、p型ボディおよびラテラルチャネル領域(好ましくはDMOS型)25を形成し、その後に、n+ソース26の注入、好ましくはポリシリコンゲートに対する自己整合、並びにn+ドレイン27、好ましくはロコスフィールド酸化物に対する自己整合が続く。金属間誘電体層を堆積、好ましくは約1μmの厚さのTEOSまたはLTO酸化物により形成し、その後に、コンタクト窓の開口、並びにフィールド板28を有するソース、ゲート(図示せず)、およびフィールド板29を有するドレインに対するメタライゼーションの堆積およびエッチングが続く。これは、誘電体スクラッチプロテクションにより覆われ、また、HV安定性も高め、そこにはボンドパッド用の孔が作られている。
ON状態において、電子は、ソースおよびMOSチャネルからドレインへ二つのnチャネルドリフト領域を通って流れる(二重経路)。ここで、HVMOSFETの総ON状態抵抗(Ron)は、並列の二つの抵抗からなり;これは、デバイスのON抵抗を著しく低減する。HVDMOSトランジスタを、HV電力源のスイッチのように使用する。スイッチは、100〜500kHzでの電力変換を可能にする。これらの電力スイッチに関し、ON抵抗(Ron)および降伏電圧(BVds)値は、非常に重要なパラメータである。
ソースおよびドレイン側でのn接続は、好ましくは、図3に示すようなマスクパターニング(DRN−2a、DRN−2b)により得られる低減したドーパント濃度で設計される。いくつかの領域12における第1領域2の分離は、補償するP領域なしのn領域の双方のドープ量がかなり高いため、望ましい。
第1エピタキシャル層5は、エピタキシャル成長後の当初はp型である。P原子の拡散の後、nウェル6(DRN2)としての第3領域が形成される。このnウェルは、第2領域3と、第1エピタキシャル層5の上面との間に延在する。nウェルは、第2領域(RP)とpn接合を形成する。第1領域(DRN)のn型P原子は、第2領域(RP)の一定(大)量のp型濃度を補償する。この例では、DRNおよびRP層のドーパント濃度の約65%が補償される。p−n層におけるドーパント濃度は、リサーフに使用された場合に重要な意味を持つ。従って、B並びにPの双方の注入ドーズ量は、温度量との組み合わせで重要である。
第1導電型のエピタキシーの使用は、ボディ領域へのソース下での適当なデバイス分離に有利である。n領域は比較的深く、そしてp領域は比較的浅いことに留意しなければならない。米国特許第6,509,220号の従来技術において開示されているような浅いボディ分散を有する第2導電型のエピ層のために、浅いRP層はより困難になり得る。同様なことは、より多くの交互層を使用した場合に、当てはまる(以下参照)。
第1領域N層(DRN)、nウェル(DRN2)が上面にある第2領域P層(RP)を備えた拡張ドレインを有する図2のHVLDMOSTは、上記で説明したような方法を用いて製造できる。
図3は、第2領域14を除く位置上、ソース近傍、そして好ましくはドレイン16にもある、第1領域中におけるドーピングが低減されている図2のデバイスの断面を示す。破線は、外側拡散端を示す。従って、第1領域2は横方向にいくつかの領域に分裂している。
図4は、図3に示すようなLDMOSトランジスタ中の深さの関数としてシミュレーションした電流の流れを示す。シミュレーションした電流の流れの線は、Vds=0.1Vで計算した。
LDMOSを通る電流の流れは、様々な層のシート抵抗の比に依存する。NW2に関して計算したシート抵抗は、6.20kΩ/□であり、BNに関しては3.37kΩ/□であった。結果として、電流の流れの35%がNW2を通り、そして65%がBN層を通った。55μmのロコス長(またはドリフト長)に対し、Ron*A=9Ω.mm2の標準値を得ることができ、ここでAはデバイスの活性領域である。
図5に、55μmのドリフト長に対してシミュレーションした降伏電圧BVdsが692Vであることを示す。従って、シミュレーションしたLDMOSは、高電圧用途に非常に適している。ドリフト長を増加することにより(例えば65μmに)、降伏電圧が上昇する。不利益はもちろんOn抵抗の増加であり、Ron*A=12.4Ω.mm2を生じる。
図6は、本発明にかかる方法を用いたドリフト領域の第2の有利な実施形態を示し、ここでは3つの並列経路を有する拡張ドレインドリフト領域を製造する。第1n型領域2(DRN)と第2p型領域3(RP)とをマスクして付加した後、接合部分4上に、僅かに薄いp型エピタキシー5と、今回はマスクを用いた、もう少し多くのエネルギーおよび拡散を有する第3n型領域6(図6D、DRN2)の注入とが続き、p型の第4領域を、マスクを用いて注入する(図6E、RP2)。この後、接合部分8上に、n型の第5領域を得るためにブランケットn型層(10)で注入された(図6G、DRN3)第2p型エピタキシャル層9を成長させる(図6F)。
図7のLDMOSトランジスタの概略図は、本発明にかかる方法が三重経路LDMOSデバイスにどのように適用できるかを示す。この場合も同様に、示されているような(DRN−2a、DRNN−2b;DRN2−6a、DRN2−6b)、ソースおよびドレインのn層間の垂直接合の位置で、p層を補償することなく、マスクパターンによるnドーズ量を多少希釈することが望ましい。p型エピタキシーの使用は今、適当なデバイス分離および交互p型層の接地のための、RP−3a、RP2−7a、およびボディ/基板の間の接続をより容易にする。
ここで、ON状態においては、3つのn型ドリフト電流路が存在する(DRN、DRN2、およびDRN3)。3つのn型領域は2つのp型領域(RPおよびRP2)により分離されている。
図8は、第2領域を除く位置上、ソース近傍、そして好ましくはドレインにある、第1領域中におけるドーピングが低減されている図7のデバイスの断面を示す。破線は外側拡散端を示す。
図8の三重経路LDMOSにおける深さの関数としてシミュレーションしたドーパント濃度を、図9に示す。一点鎖線は、活性リン濃度(n型)を示し、そして破線は活性ホウ素濃度(p型)を示す。描かれた線は、深さの関数としての正味のドーパント濃度に関する。
三重経路LDMOSにおいて深さの関数としてシミュレーションした電流の流れを、図10に示す。非常に良好な電流分布がVds=0.1Vで示される。具体的なn型層のシート抵抗は、NW2=6k/sq、NW=3.5k/sq、およびBN=3.62k/sqである。これらのn型層を通って流れる電流は、シート抵抗の値に従う。NW2を通って流れる電流の百分率は20%で、NWは40%、そしてBNは40%である。三重経路LDMOSTのON抵抗は、Vds=0.1V、Vgs=14Vで抽出され、Ron*A=5.7Ω.mm2となった。
図11は、対応する降伏電圧のシミュレーションを示す。55μmのドリフト長に対し、計算された降伏電圧は652Vである。降伏電圧の更なる上昇が、BN中の電界線がドレインへと移るのが速過ぎないように注意することにより可能である。従って、ここでは6.5e12at/cm2であるBN注入ドーズ量を、約720Vの降伏電圧BVdsを得るために僅かに適合させる。
図12は、高速スイッチング用に準備された三重経路LDMOSTの実施形態を示す。三重経路LDMOST(図12a)は、フィンガー構造を有する。「ソースでのN接続」は、図8に示すように、DRNおよびDRN2層に希釈されたn領域14を備える。
フィンガーの幅を局所的に超え、RP/RP2は「ソースでのN接続」を通って延在する(図12b)。従って、ドリフト領域中のRP/RP2層と、ボディ/基板との間の局所的接触がなされる。局所的接触は、高速スイッチングでのより迅速な充電および放電を可能にする。局所的接触は、W有効性を1〜2%だけ減らす。
LDMOSTの更に改良した実施形態は、以下に示される手段の一つ以上を含むことにより得られる。
ソースフィンガーチップ(先端)において、ドープ移行および接合屈曲の効果を円滑にするために、n層は少々引っ込み、および/またはマスク希釈され、そしてp層は依然としてより多く存在する。これらのソースフィンガーチップは、不活性で(ソースがない)、そしてSからDまでの距離が長い。
ドレインフィンガーチップにおいても、SからDまでの距離が長く、そしてフィールド板が伸ばされていても良い。ドレインフィンガーチップは周囲にソースを有さず、このフィンガーチップで電流の濃度を制限するのにふさわしい。
本発明にかかる方法は、集積回路上の他のトランジスタの製造と組み合わせることができる。上記のLDMOSTは、HV−NJFET、CMOS回路、および/またはHV−PMOSと組み合わせることができる。LDMOSTへの小規模な変更は望ましい。
例えば、ドレインフィンガーチップにHV−NJFETを含むことができ、それは低電圧(LV)制御セクションまたはチップに電流を起動するのに特に有益である。
CMOS回路を集積することも可能である。この場合、ソースを囲繞するボディ領域を、ポリゲートを付加する前に注入及び拡散させたPウェルにより置換でき、そのPウェルも、LVNMOSおよびCMOSに使用できる。
また、集積HV−PMOS回路も可能である。これは、非分離一次(スイッチング)側で分離出力(二次)を検出するための例として有用である。
上述した実施形態は本発明を限定することなく説明するものであり、そして当業者は添付した特許請求の範囲の範囲から逸脱することなく多くの代替実施形態を設計できることに留意しなければならない。特許請求の範囲において、丸括弧間に設けられたいずれの参照符号も請求項を限定するように理解されてはならない。「備える」という動詞の使用およびその活用は、請求項に記載されたもの以外の構成要素または工程の存在を排除しない。構成要素の前に置かれた冠詞「a」または「an」は、その構成要素の複数の存在を排除しない。特定の手段が互いに異なる従属項で引用されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示さない。
Claims (11)
- 表面を有する第1導電型の基板を具える、半導体デバイスの製造方法であって、
a)第1ドーパントを注入して、前記基板中に第2導電型の第1領域を形成し、
b)該第1領域中に第2ドーパントを注入して、前記第1導電型の第2領域を形成し、
該第1領域と該第2領域とがpn接合を形成しており、
前記第2領域は、前記基板の表面で前記第2ドーパントを注入することにより形成される表面層であり、そして続いて該表面層が、
c)該表面層上に前記第1導電型の第1エピタキシャル層を形成すること
により被覆されていることを特徴とする、方法。 - d)前記第1エピタキシャル層に第3ドーパントを注入して、該第1エピタキシャル層中に前記第2導電型の第3領域を形成し、該第3領域が前記第2領域とpn接合を形成するように、前記第3ドーパントの拡散後には該第3領域が前記第1エピタキシャル層を通じて延在していること
を特徴とする、請求項1に記載の方法。 - e)前記第3領域中に第4ドーパントを注入して、前記第1導電型の第4領域を形成し、前記第3領域と該第4領域とがpn接合を形成すること
を特徴とする、請求項2に記載の方法。 - 前記工程c)、d)およびe)をもうn回繰り返すことにより複数の積層pn接合を前記基板上に形成し、
nは整数であり、
前記第1エピタキシャル層はnで更新され、前記第3領域はn+1で更新され、そして前記第4領域はn+2で更新されていること
を特徴とする、請求項1、2または3に記載の方法。 - 前記第1導電型がp型であり、前記第2導電型がn型であることを特徴とする、請求項1〜4の何れかに記載の方法。
- 前記エピタキシャル層の厚さが4.5μm未満であることを特徴とする、請求項1または4に記載の方法。
- 前記エピタキシャル層を1150℃以下の温度で成長させることを特徴とする、請求項1、4または6に記載の方法。
- 前記ドーパントの注入エネルギーが350keV以下であることを特徴とする、請求項1に記載の方法。
- 前記半導体デバイスがFETであり、そしてソース領域が第2導電型からなり、ドレイン領域が第2導電型からなり、そして、前記第1および第2ドーパントの注入の間にマスクを使用して前記第1および第2領域を形成し、該第1および第2領域が前記ソース領域とドレイン領域との間に位置して、拡張ドレイン領域を形成する、請求項1〜8の何れかに記載の方法。
- 前記第1領域が横方向に互いに離れたいくつかの領域を備える、請求項9に記載の方法。
- 前記半導体デバイスが高耐圧FETであり、そして前記第1導電型のボディ領域を前記ソース領域の周りに形成し、該ボディ領域が前記第1導電型の前記第2領域への局所接続を介して前記基板に接続されている、請求項9または10に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05110255 | 2005-11-02 | ||
PCT/IB2006/053960 WO2007052196A1 (en) | 2005-11-02 | 2006-10-27 | Method of manufacturing a semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009515332A true JP2009515332A (ja) | 2009-04-09 |
Family
ID=37724711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008538469A Withdrawn JP2009515332A (ja) | 2005-11-02 | 2006-10-27 | 半導体デバイスの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080093641A1 (ja) |
EP (1) | EP1946378B1 (ja) |
JP (1) | JP2009515332A (ja) |
CN (1) | CN101300679B (ja) |
WO (1) | WO2007052196A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093482A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2018517306A (ja) * | 2015-04-10 | 2018-06-28 | 無錫華潤上華科技有限公司 | 横方向拡散金属酸化物半導体電界効果トランジスタ |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004649A (ja) * | 2006-06-21 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8106451B2 (en) * | 2006-08-02 | 2012-01-31 | International Rectifier Corporation | Multiple lateral RESURF LDMOST |
US7790589B2 (en) * | 2007-04-30 | 2010-09-07 | Nxp B.V. | Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors |
US7960222B1 (en) * | 2007-11-21 | 2011-06-14 | National Semiconductor Corporation | System and method for manufacturing double EPI N-type lateral diffusion metal oxide semiconductor transistors |
US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
CN102099920B (zh) | 2008-07-22 | 2014-11-12 | Nxp股份有限公司 | 具有场板的ldmos |
CN101969074B (zh) | 2010-10-28 | 2012-07-04 | 电子科技大学 | 一种高压ldmos器件 |
US8476127B2 (en) * | 2010-10-28 | 2013-07-02 | Texas Instruments Incorporated | Integrated lateral high voltage MOSFET |
US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
TWI449159B (zh) | 2011-04-18 | 2014-08-11 | Episil Technologies Inc | 功率橫向雙擴散金氧半導體元件 |
US9214457B2 (en) | 2011-09-20 | 2015-12-15 | Alpha & Omega Semiconductor Incorporated | Method of integrating high voltage devices |
US9660053B2 (en) * | 2013-07-12 | 2017-05-23 | Power Integrations, Inc. | High-voltage field-effect transistor having multiple implanted layers |
US9299832B2 (en) * | 2013-12-17 | 2016-03-29 | Texas Instruments Incorporated | High voltage lateral DMOS transistor with optimized source-side blocking capability |
CN104810398B (zh) * | 2014-01-29 | 2018-06-22 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
US9455332B2 (en) * | 2014-03-06 | 2016-09-27 | Texas Instruments Incorporated | LDMOS transistor and method of forming the LDMOS transistor with improved Rds*Cgd |
CN103904121A (zh) * | 2014-03-31 | 2014-07-02 | 电子科技大学 | 一种横向高压器件及其制造方法 |
CN103915503A (zh) * | 2014-03-31 | 2014-07-09 | 电子科技大学 | 一种横向高压mos器件及其制造方法 |
CN106409676A (zh) * | 2015-07-29 | 2017-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其制造方法 |
US10622284B2 (en) | 2016-06-24 | 2020-04-14 | Infineon Technologies Ag | LDMOS transistor and method |
US9875933B2 (en) | 2016-06-24 | 2018-01-23 | Infineon Technologies Ag | Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures |
US10050139B2 (en) | 2016-06-24 | 2018-08-14 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor and method |
US9960229B2 (en) | 2016-06-24 | 2018-05-01 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor |
US10242932B2 (en) | 2016-06-24 | 2019-03-26 | Infineon Technologies Ag | LDMOS transistor and method |
DE102016115758B3 (de) | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | Halbleitervorrichtung, enthaltend eine Superjunction-Struktur |
US9893146B1 (en) * | 2016-10-04 | 2018-02-13 | Monolithic Power Systems, Inc. | Lateral DMOS and the method for forming thereof |
US10714594B2 (en) * | 2017-11-15 | 2020-07-14 | Texas Instruments Incorporated | Transistors with oxide liner in drift region |
EP4053910A1 (en) * | 2021-03-01 | 2022-09-07 | Infineon Technologies Dresden GmbH & Co . KG | Method of producing a transistor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355007A (en) * | 1990-11-23 | 1994-10-11 | Texas Instruments Incorporated | Devices for non-volatile memory, systems and methods |
US6894349B2 (en) * | 2001-06-08 | 2005-05-17 | Intersil Americas Inc. | Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide |
US6831332B2 (en) * | 2002-05-25 | 2004-12-14 | Sirenza Microdevices, Inc. | Microwave field effect transistor structure |
US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
JP4250144B2 (ja) * | 2003-03-19 | 2009-04-08 | サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト | 高ドープのチャネル伝導領域を持つ半導体装置とその製造方法 |
KR100948139B1 (ko) * | 2003-04-09 | 2010-03-18 | 페어차일드코리아반도체 주식회사 | 높은 브레이크다운 전압 및 낮은 온 저항을 위한 다중전류 이동 경로를 갖는 수평형 이중-확산 모스 트랜지스터 |
US6838731B1 (en) * | 2003-04-09 | 2005-01-04 | Sirenza Microdevices, Inc. | Microwave transistor structure having step drain region |
JP2006525667A (ja) * | 2003-05-02 | 2006-11-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高周波数用途向けの電界効果トランジスタを備えた電子デバイス |
JP3888997B2 (ja) * | 2003-12-12 | 2007-03-07 | 松下電器産業株式会社 | 半導体装置 |
US7187033B2 (en) * | 2004-07-14 | 2007-03-06 | Texas Instruments Incorporated | Drain-extended MOS transistors with diode clamp and methods for making the same |
-
2006
- 2006-10-27 WO PCT/IB2006/053960 patent/WO2007052196A1/en active Application Filing
- 2006-10-27 JP JP2008538469A patent/JP2009515332A/ja not_active Withdrawn
- 2006-10-27 EP EP06809727A patent/EP1946378B1/en active Active
- 2006-10-27 CN CN2006800405459A patent/CN101300679B/zh active Active
-
2007
- 2007-04-30 US US11/742,375 patent/US20080093641A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093482A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2018517306A (ja) * | 2015-04-10 | 2018-06-28 | 無錫華潤上華科技有限公司 | 横方向拡散金属酸化物半導体電界効果トランジスタ |
JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1946378A1 (en) | 2008-07-23 |
CN101300679A (zh) | 2008-11-05 |
US20080093641A1 (en) | 2008-04-24 |
CN101300679B (zh) | 2010-09-01 |
EP1946378B1 (en) | 2012-12-12 |
WO2007052196A1 (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009515332A (ja) | 半導体デバイスの製造方法 | |
JP6713453B2 (ja) | カスケードされたリサーフ注入及び二重バッファを備えるldmosデバイスのための方法及び装置 | |
US9466700B2 (en) | Semiconductor device and method of fabricating same | |
US9105657B2 (en) | Methods for producing near zero channel length field drift LDMOS | |
CN100533769C (zh) | 半导体装置及其制造方法 | |
US6888207B1 (en) | High voltage transistors with graded extension | |
US20060001122A1 (en) | Semiconductor device and method for manufacturing the same | |
KR20100067834A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100592749B1 (ko) | 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법 | |
US7986004B2 (en) | Semiconductor device and method of manufacture thereof | |
CN109473477A (zh) | 半导体装置 | |
KR20140142809A (ko) | 반도체 전력소자 및 이를 제조하는 방법 | |
JP5478993B2 (ja) | 高耐圧半導体装置及びその製造方法 | |
JP4171251B2 (ja) | 半導体装置及びその製造方法 | |
US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
JP5834200B2 (ja) | 半導体装置 | |
US10312368B2 (en) | High voltage semiconductor devices and methods for their fabrication | |
CN100353563C (zh) | 高耐电压的半导体器件以及制造该器件的方法 | |
JPH04239760A (ja) | 半導体装置の製造法 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
US11239318B2 (en) | High-voltage drain expended MOS transistor | |
KR20090025757A (ko) | Dmos 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090907 |