TWI449159B - 功率橫向雙擴散金氧半導體元件 - Google Patents

功率橫向雙擴散金氧半導體元件 Download PDF

Info

Publication number
TWI449159B
TWI449159B TW100113398A TW100113398A TWI449159B TW I449159 B TWI449159 B TW I449159B TW 100113398 A TW100113398 A TW 100113398A TW 100113398 A TW100113398 A TW 100113398A TW I449159 B TWI449159 B TW I449159B
Authority
TW
Taiwan
Prior art keywords
region
substrate
mos device
lateral double
trench
Prior art date
Application number
TW100113398A
Other languages
English (en)
Other versions
TW201244058A (en
Inventor
Chung Yeh Lee
Pei Hsun Wu
Shiang Wen Huang
Original Assignee
Episil Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Episil Technologies Inc filed Critical Episil Technologies Inc
Priority to TW100113398A priority Critical patent/TWI449159B/zh
Priority to CN2011101635639A priority patent/CN102751326A/zh
Priority to US13/169,058 priority patent/US8853738B2/en
Publication of TW201244058A publication Critical patent/TW201244058A/zh
Application granted granted Critical
Publication of TWI449159B publication Critical patent/TWI449159B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

功率橫向雙擴散金氧半導體元件
本發明是有關於一種電壓大於400V的高壓元件，且特別是有關於一種具有較小之終端區(terminal area)面積的功率橫向雙擴散金氧半導體(power lateral double diffusion MOS；power LDMOS)元件。
半導體產業隨著時代的進步，高壓元件例如功率橫向雙擴散金氧半導體元件已廣泛應用於許多電子系統中。一般而言，功率橫向雙擴散金氧半導體元件包括多個源極區域、多個汲極區域及多個閘極。源極區域與汲極區域交替配置。相鄰的源極區域與汲極區域之間配置有一個閘極。此外，功率橫向雙擴散金氧半導體元件具有主動區(active region)及終端區(terminal area)。
於終端區之耐高壓最脆弱的轉角部分，由於電場太強，習知的作法是加大設計規則(design rule)，使得電場不會過度集中。可以加大終端區中汲極區域之末端至終端區外圍的垂直距離，此垂直距離至少大於80μm。或者，可以加大終端區中汲極區域之末端至終端區外圍的水平距離，此水平距離至少大於120μm。然而，此兩種作法均會浪費大量面積，減少競爭力。
有鑑於此，本發明提供一種例如功率橫向雙擴散金氧半導體元件的高壓元件，可以有效地縮小元件之終端區的面積，進而提升元件的集基度。
本發明提供一種功率橫向雙擴散金氧半導體元件，包括基底、多數個條狀的源極區域、多數個條狀的汲極區域、多數個閘極及多數個第一溝渠絕緣結構。基底具有指尖區、手指區及手掌區。源極區域配置於手指區的基底中且更延伸至指尖區及手掌區的基底中。相鄰的源極區域在指尖區中彼此相連，且最外側的兩個源極區域在手掌區中彼此相連。汲極區域配置於手指區的基底中，其中汲極區域的末端更延伸至手掌區的基底中。相鄰的汲極區域在手掌區中彼此相連。源極區域與汲極區域交替配置。閘極配置於手指區的基底上，且相鄰的源極區域與汲極區域之間配置有一個閘極。第一溝渠絕緣結構配置在指尖區的基底中，且分別環繞汲極區域的末端。
在本發明之一實施例中，上述各第一溝渠絕緣結構呈弧形。
在本發明之一實施例中，上述第一溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
在本發明之一實施例中，上述功率橫向雙擴散金氧半導體元件更包括多數個第二溝渠絕緣結構，配置在指尖區的基底中，且分別位於汲極區域的末端與第一溝渠絕緣結構之間。
在本發明之一實施例中，上述第二溝渠絕緣結構與第 一溝渠絕緣結構具有相同的形狀及材料。
在本發明之一實施例中，上述功率橫向雙擴散金氧半導體元件更包括多數個第三溝渠絕緣結構，配置在手掌區的基底中，且環繞源極區域的末端。
在本發明之一實施例中，上述各第三溝渠絕緣結構呈弧形。
在本發明之一實施例中，上述第三溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
在本發明之一實施例中，上述功率橫向雙擴散金氧半導體元件更包括多數個第四溝渠絕緣結構，配置在手掌區的基底中，且分別位於源極區域的末端與第三溝渠絕緣結構之間。
在本發明之一實施例中，上述第四溝渠絕緣結構與第三溝渠絕緣結構具有相同的形狀及材料。
在本發明之一實施例中，上述功率橫向雙擴散金氧半導體元件更包括多數個第五溝渠絕緣結構，配置在手掌區的基底中，且位於源極區域的轉角處。
在本發明之一實施例中，上述各第五溝渠絕緣結構呈弧形。
在本發明之一實施例中，上述第五溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
本發明另提供一種高壓元件，包括基底、多數個條狀的源極區域、多數個條狀的汲極區域、多數個閘極及多數個第一溝渠絕緣結構。基底具有主動區及終端區。源極區 域配置於主動區的基底中且其末端更延伸至終端區的基底中。汲極區域配置於主動區的基底中且其末端更延伸至終端區的基底中。源極區域與汲極區域交替配置。閘極配置於主動區的基底上，且相鄰的源極區域與汲極區域之間配置有一個閘極。第一溝渠絕緣結構配置在終端區的基底中，且分別環繞汲極區域的末端、源極區域的末端或汲極區域與源極區域的末端。
在本發明之一實施例中，上述各第一溝渠絕緣結構呈弧形。
在本發明之一實施例中，上述第一溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
在本發明之一實施例中，上述功率橫向雙擴散金氧半導體元件更包括多數個第二溝渠絕緣結構，配置在終端區的基底中，且分別位於汲極區域的末端或源極區域的末端與第一溝渠絕緣結構之間。
在本發明之一實施例中，上述第二溝渠絕緣結構與第一溝渠絕緣結構具有相同的形狀及材料。
在本發明之一實施例中，上述功率橫向雙擴散金氧半導體元件更包括多數個第三溝渠絕緣結構，配置在終端區的基底中，且位於源極區域的轉角處。
在本發明之一實施例中，上述各第三溝渠絕緣結構呈弧形。
在本發明之一實施例中，上述第三溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
基於上述，藉由於高壓元件(例如功率橫向雙擴散金氧半導體元件)的終端區中配置至少一溝渠絕緣結構，可以有效解決末端或轉角部分之電場太強的問題。此外，於本發明之終端區中，汲極區域之末端至終端區外圍的垂直距離可以從至少大於80μm縮小至0~50μm。如此一來，可以有效減小終端區的設計準則，縮小元件之終端區的面積，進而提升元件的集基度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
第一實施例
圖1為根據本發明第一實施例所繪示之功率橫向雙擴散金氧半導體元件的上視示意圖。圖1A沿圖1中A-A'線所繪示的剖面示意圖。為清楚及方便說明起見，圖1中僅繪示源極區域、汲極區域與溝渠絕緣結構。
請參照圖1及圖1A，第一實施例之功率橫向雙擴散金氧半導體元件100包括基底102、多數個條狀的源極區域104、多數個條狀的汲極區域106、多數個閘極108、多數個溝渠絕緣結構110以及多數個溝渠絕緣結構210。
基底102包括第一磊晶層101及位於第一磊晶層101上的第二磊晶層103。第一磊晶層101例如是P型磊晶層。第二磊晶層103例如是N型磊晶層。基底102具有指尖區102a、手指區102b及手掌區102c。就功能性而言，指尖 區102a為汲極中心(drain center)，手指區102b為主動區(active region)，且手掌區102c為源極中心(source center)。就設計佈局而言，手指區102b又稱平面區(planar region)，而指尖區102a及手掌區102c又稱圓柱區(cylindrical region)或終端區(terminal area)。
源極區域104例如是N型重摻雜區，其配置於手指區102b的基底102中且更延伸至指尖區102a及手掌區102c的基底102中。具體而言，源極區域104配置於基底102的第二磊晶層103中。相鄰的源極區域104在指尖區102a中彼此相連。最外側的兩個源極區域104在手掌區102c中彼此相連。
汲極區域106例如是N型重摻雜區，其配置於手指區102b的基底102中。具體而言，汲極區域106配置於基底102的第二磊晶層103中。此外，汲極區域106的末端107更延伸至手掌區102c的基底102中。相鄰的汲極區域106在手掌區102c中彼此相連。這些源極區域104與這些汲極區域106交替配置。
閘極108配置於手指區102b的基底102上，且相鄰的源極區域104與汲極區域106之間配置有一個閘極108。閘極108的材料例如是摻雜多晶矽。在一實施例中，每一閘極108與基底102之間更配置一閘氧化層109。
溝渠絕緣結構110配置在指尖區102a的基底102中。具體而言，溝渠絕緣結構110配置於第二磊晶層103及部份的第一磊晶層101中。在此實施例中，溝渠絕緣結構110 呈弧形，且環繞汲極區域106在指尖區102a的末端107。此外，基於製程裕度的考量，溝渠絕緣結構110可以更延伸配置於手指區102b的基底102中(未繪示)。溝渠絕緣結構110的材料例如是氧化矽、氮化矽、多晶矽或其組合。在一實施例中，溝渠絕緣結構110內可填入氧化矽。在另一實施例中，溝渠絕緣結構110內可填入氮化矽。在又一實施例中，溝渠絕緣結構110內可先成長熱氧化物再填入多晶矽。
溝渠絕緣結構210配置在手掌區102c的基底102中。具體而言，溝渠絕緣結構210配置於第二磊晶層103及部份的第一磊晶層101中。在此實施例中，溝渠絕緣結構210呈弧形，且環繞源極區域104在手掌區102c的末端105。此外，基於製程裕度的考量，溝渠絕緣結構210可以更延伸配置於手指區102b的基底102中(未繪示)。溝渠絕緣結構210的材料例如是氧化矽、氮化矽、多晶矽或其組合。溝渠絕緣結構210與溝渠絕緣結構110的材料可以相同或不同。
此外，本發明亦不對溝渠絕緣結構110及溝渠絕緣結構210的形狀作限制。本領域具有通常知識者應了解，溝渠絕緣結構110的形狀亦可以為U型、V型、馬蹄形或任意形狀，只要能有效避免源極區域104之末端105附近或汲極區域106之末端107附近的電場集中現象即可。
另外，第一實施例之功率橫向雙擴散金氧半導體元件100可以更包括其他通常知識者所熟知的構件，如至少一 隔離結構114、至少一井區116、至少一井區118、至少一埋層120、至少一摻雜區122等等，如圖1A所示。
隔離結構114配置於源極區域104與汲極區域106之間的基底102上。閘極108更延伸配置於部份隔離結構114上。隔離結構114包括場氧化物(FOX)結構或淺溝渠隔離(STI)結構。
井區116例如是P型井區，其配置於基底102的第二磊晶層103中。源極區域104配置於井區116中。井區116更延伸至閘極108下方的基底102中。
井區118例如是N型井區，其配置於基底102的第二磊晶層103中。汲極區域106配置於井區118中。井區118與隔離結構114可以重疊或不重疊。
埋層120例如是P型埋層，其配置於基底102之第一磊晶層101與第二磊晶層103的接面，並與井區116連接。
摻雜區122例如是P型淡摻雜區，其配置在隔離結構114下方之基底102的第二磊晶層103中。
在第一實施例中，由於溝渠絕緣結構110環繞汲極區域106在指尖區102a的末端107，因此汲極區域106於指尖區102a中之末端107至指尖區102a外圍的垂直距離d可以縮小至小於80μm也不會發生電場過度集中的問題。具體而言，垂直距離d介於0至50μm之間。
此外，在上述實施例中，源極區域104於手掌區102c的轉角呈半圓狀，因此不會發生電場過度集中的問題。然而，請參見圖2，當源極區域104於手掌區102c的轉角105a 接近直角時，於轉角105a處會有電場過度集中的現象。在一實施例中，溝渠絕緣結構510可以進一步配置在手掌區102c的基底102中，且位於源極區域104的轉角105a處，以避免電場過度集中的現象，如圖2所示。溝渠絕緣結構510呈弧形，且其材料例如是氧化矽、氮化矽、多晶矽或其組合。
基於相同的邏輯，當源極區域104與汲極區域106的末端或任何轉角發生電場過度集中的問題時，均可以於這些位置處配置本發明之溝渠絕緣結構，以有效解決電場過度集中的問題。
第二實施例
圖3為根據本發明第二實施例所繪示之功率橫向雙擴散金氧半導體元件的上視示意圖。為清楚及方便說明起見，圖3中僅繪示源極區域、汲極區域與溝渠絕緣結構。第二實施例之功率橫向雙擴散金氧半導體元件與第一實施例之功率橫向雙擴散金氧半導體元件類似，以下就不同處說明，相同處則不再贅述。
請參照圖3，第二實施例之功率橫向雙擴散金氧半導體元件200包括基底102、多數個條狀的源極區域104、多數個條狀的汲極區域106、多數個閘極108以及多數個溝渠絕緣結構110、多數個溝渠絕緣結構210、多數個溝渠絕緣結構310、多數個溝渠絕緣結構410、多數個溝渠絕緣結構510以及多數個溝渠絕緣結構610。
溝渠絕緣結構110配置在指尖區102a的基底102中，且環繞汲極區域106在指尖區102a的末端107。
溝渠絕緣結構210配置在手掌區102c的基底102中，且環繞源極區域104在手掌區102c的末端105。
溝渠絕緣結構310配置在指尖區102a的基底102中，且分別位於汲極區域106的末端107與溝渠絕緣結構110之間。溝渠絕緣結構310與溝渠絕緣結構110具有相同的形狀及材料。在一實施例中，溝渠絕緣結構310可以更延伸配置於手指區102b的基底102中(未繪示)。
溝渠絕緣結構410配置在手掌區102a的基底102中，且分別位於源極區域104的末端105與溝渠絕緣結構210之間。溝渠絕緣結構410與溝渠絕緣結構210具有相同的形狀及材料。在一實施例中，溝渠絕緣結構410可以更延伸配置於手指區102b的基底102中(未繪示)。
在第二實施例中，由於溝渠絕緣結構110與溝渠絕緣結構310環繞汲極區域106在指尖區102a的末端107，因此汲極區域106於手掌區102c中之末端107至指尖區102a外圍的垂直距離d可以縮小至小於80μm也不會發生電場過度集中的問題。具體而言，垂直距離d介於0至50μm之間。
在一實施例中，如圖4所示，當源極區域104於手掌區102c的轉角105a接近直角時，溝渠絕緣結構510及溝渠絕緣結構610可以進一步配置在手掌區102c的基底102中，且位於源極區域104的轉角105a處，以避免電場過度 集中的現象。
在上述實施例中，是以兩指形狀的功率橫向雙擴散金氧半導體元件為例來說明之，但並不用以限定本發明。本領域具有通常知識者應了解，依製程需求，本發明之功率橫向雙擴散金氧半導體元件可以為三指、五指或多指形狀，以增加其耐壓程度。
另外，在上述實施例中，是在源極區域104與汲極區域106的末端或任何轉角處配置一或兩個溝渠絕緣結構。當然，也可以依製程設計，於這些位置處配置兩個以上的溝渠絕緣結構，以多重溝渠絕緣結構的配置來有效地解決電場過度集中的問題。
此外，要特別注意的是，本發明並不限於僅應用於功率橫向雙擴散金氧半導體元件，也可以應用於其他具有主動區及終端區的高壓元件。舉例來說，圖1~4中包括主動區及終端區的A區或B區可以應用在高壓元件中，以上述方式解決轉角部分之電場太強的問題。具體言之，A區包括上述之部分指尖區102a及部分手指區102b，而B區包括上述之部分手掌區102c及部分手指區102b。
综上所述，藉由於高壓元件(例如功率橫向雙擴散金氧半導體元件)的終端區中配置至少一溝渠絕緣結構，可以有效解決末端或轉角部分之電場太強的問題。此外，於本發明之終端區中，汲極區域之末端至終端區外圍的垂直距離可以從至少大於80μm縮小至0~50μm。如此一來，可以有效減小終端區的設計準則，縮小元件之終端區的面 積，進而提升元件的集基度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a、200、200a‧‧‧功率橫向雙擴散金氧半導體元件
101‧‧‧第一磊晶層
102‧‧‧基底
102a‧‧‧指尖區
102b‧‧‧手指區
102c‧‧‧手掌區
103‧‧‧第二磊晶層
104‧‧‧源極區域
105‧‧‧源極區域的末端
105a‧‧‧源極區域的轉角
106‧‧‧汲極區域
107‧‧‧汲極區域的末端
108‧‧‧閘極
109‧‧‧閘氧化層
110、210、310、410、510、610‧‧‧溝渠絕緣結構
114‧‧‧隔離結構
116、118‧‧‧井區
120‧‧‧埋層
122‧‧‧摻雜區
d‧‧‧距離
圖1為根據本發明第一實施例所繪示之功率橫向雙擴散金氧半導體元件的上視示意圖。
圖1A沿圖1中A-A'線所繪示的剖面示意圖。
圖2為根據本發明一實施例所繪示之功率橫向雙擴散金氧半導體元件的上視示意圖。
圖3為根據本發明第二實施例所繪示之功率橫向雙擴散金氧半導體元件的上視示意圖。
圖4為根據本發明一實施例所繪示之功率橫向雙擴散金氧半導體元件的上視示意圖。
100‧‧‧功率橫向雙擴散金氧半導體元件
102‧‧‧基底
102a‧‧‧指尖區
102b‧‧‧手指區
102c‧‧‧手掌區
104‧‧‧源極區域
105‧‧‧源極區域的末端
106‧‧‧汲極區域
107‧‧‧汲極區域的末端
110、210‧‧‧溝渠絕緣結構
d‧‧‧距離

Claims (21)

  1. 一種功率橫向雙擴散金氧半導體元件，包括：一基底，具有一指尖區、一手指區及一手掌區；多數個條狀的源極區域，配置於該手指區的該基底中且更延伸至該指尖區及該手掌區的該基底中，其中相鄰的源極區域在該指尖區中彼此相連，且最外側的兩個源極區域在該手掌區中彼此相連；多數個條狀的汲極區域，配置於該手指區的該基底中，其中該些汲極區域的末端更延伸至該手掌區的該基底中，相鄰的汲極區域在該手掌區中彼此相連，且該些源極區域與該些汲極區域交替配置；多數個閘極，配置於該手指區的該基底上，且相鄰的源極區域與汲極區域之間配置有一個閘極；以及多數個第一溝渠絕緣結構，配置在該指尖區的該基底中，且分別環繞該些汲極區域的末端。
  2. 如申請專利範圍第1項所述之功率橫向雙擴散金氧半導體元件，其中各第一溝渠絕緣結構呈弧形。
  3. 如申請專利範圍第1項所述之功率橫向雙擴散金氧半導體元件，其中該些第一溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
  4. 如申請專利範圍第1項所述之功率橫向雙擴散金氧半導體元件，更包括多數個第二溝渠絕緣結構，配置在該指尖區的該基底中，且分別位於該些汲極區域的末端與該些第一溝渠絕緣結構之間。
  5. 如申請專利範圍第4項所述之功率橫向雙擴散金氧半導體元件，其中該些第二溝渠絕緣結構與該些第一溝渠絕緣結構具有相同的形狀及材料。
  6. 如申請專利範圍第1項所述之功率橫向雙擴散金氧半導體元件，更包括多數個第三溝渠絕緣結構，配置在該手掌區的該基底中，且環繞該些源極區域的末端。
  7. 如申請專利範圍第6項所述之功率橫向雙擴散金氧半導體元件，其中各第三溝渠絕緣結構呈弧形。
  8. 如申請專利範圍第6項所述之功率橫向雙擴散金氧半導體元件，其中該些第三溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
  9. 如申請專利範圍第6項所述之功率橫向雙擴散金氧半導體元件，更包括多數個第四溝渠絕緣結構，配置在該手掌區的該基底中，且分別位於該些源極區域的末端與該些第三溝渠絕緣結構之間。
  10. 如申請專利範圍第9項所述之功率橫向雙擴散金氧半導體元件，其中該些第四溝渠絕緣結構與該些第三溝渠絕緣結構具有相同的形狀及材料。
  11. 如申請專利範圍第1項所述之功率橫向雙擴散金氧半導體元件，更包括多數個第五溝渠絕緣結構，配置在該手掌區的該基底中，且位於該些源極區域的轉角處。
  12. 如申請專利範圍第11項所述之功率橫向雙擴散金氧半導體元件，其中各第五溝渠絕緣結構呈弧形。
  13. 如申請專利範圍第12項所述之功率橫向雙擴散 金氧半導體元件，其中該些第五溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
  14. 一種功率橫向雙擴散金氧半導體元件，包括：一基底，具有一主動區及一終端區；多數個條狀的源極區域，配置於該主動區的該基底中且其末端更延伸至該終端區的該基底中；多數個條狀的汲極區域，配置於該主動區的該基底中且其末端更延伸至該終端區的該基底中，該些源極區域與該些汲極區域交替配置；多數個閘極，配置於該主動區的該基底上，且相鄰的源極區域與汲極區域之間配置有一個閘極；以及多數個第一溝渠絕緣結構，配置在該終端區的該基底中，且分別環繞該些汲極區域的末端、該些源極區域的末端或該些汲極區域與該些源極區域的末端。
  15. 如申請專利範圍第14項所述之功率橫向雙擴散金氧半導體元件，其中各第一溝渠絕緣結構呈弧形。
  16. 如申請專利範圍第14項所述之功率橫向雙擴散金氧半導體元件，其中該些第一溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
  17. 如申請專利範圍第14項所述之功率橫向雙擴散金氧半導體元件，更包括多數個第二溝渠絕緣結構，配置在該終端區的該基底中，且分別位於該些汲極區域的末端或該些源極區域的末端與該些第一溝渠絕緣結構之間。
  18. 如申請專利範圍第17項所述之功率橫向雙擴散 金氧半導體元件，其中該些第二溝渠絕緣結構與該些第一溝渠絕緣結構具有相同的形狀及材料。
  19. 如申請專利範圍第14項所述之功率橫向雙擴散金氧半導體元件，更包括多數個第三溝渠絕緣結構，配置在該終端區的該基底中，且位於該些源極區域的轉角處。
  20. 如申請專利範圍第19項所述之功率橫向雙擴散金氧半導體元件，其中各第三溝渠絕緣結構呈弧形。
  21. 如申請專利範圍第19項所述之功率橫向雙擴散金氧半導體元件，其中該些第三溝渠絕緣結構的材料包括氧化矽、氮化矽、多晶矽或其組合。
TW100113398A 2011-04-18 2011-04-18 功率橫向雙擴散金氧半導體元件 TWI449159B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100113398A TWI449159B (zh) 2011-04-18 2011-04-18 功率橫向雙擴散金氧半導體元件
CN2011101635639A CN102751326A (zh) 2011-04-18 2011-06-17 功率横向双扩散金氧半导体元件及高压元件
US13/169,058 US8853738B2 (en) 2011-04-18 2011-06-27 Power LDMOS device and high voltage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100113398A TWI449159B (zh) 2011-04-18 2011-04-18 功率橫向雙擴散金氧半導體元件

Publications (2)

Publication Number Publication Date
TW201244058A TW201244058A (en) 2012-11-01
TWI449159B true TWI449159B (zh) 2014-08-11

Family

ID=47005808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100113398A TWI449159B (zh) 2011-04-18 2011-04-18 功率橫向雙擴散金氧半導體元件

Country Status (3)

Country Link
US (1) US8853738B2 (zh)
CN (1) CN102751326A (zh)
TW (1) TWI449159B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
TWI562378B (en) * 2015-06-24 2016-12-11 Episil Technologies Inc Semiconductor device
TWI667791B (zh) * 2017-11-21 2019-08-01 世界先進積體電路股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
US10790365B2 (en) 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US20050179108A1 (en) * 2003-03-10 2005-08-18 Zia Hossain LDMOS transistor with enhanced termination region for high breakdown voltage with on-resistance
TW200529429A (en) * 2004-02-24 2005-09-01 System General Corp High voltage LDMOS transistor having an isolated structure
US20080093641A1 (en) * 2005-11-02 2008-04-24 Adrianus Willem Ludikhuize Method of manufacturing a multi-path lateral high-voltage field effect transistor
TW201025457A (en) * 2008-12-30 2010-07-01 Vanguard Int Semiconduct Corp Semiconductor structure and fabrication method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967305A (en) * 1969-03-27 1976-06-29 Mcdonnell Douglas Corporation Multichannel junction field-effect transistor and process
US6982461B2 (en) * 2003-12-08 2006-01-03 Semiconductor Components Industries, L.L.C. Lateral FET structure with improved blocking voltage and on resistance performance and method
US20060163650A1 (en) * 2005-01-27 2006-07-27 Ling Ma Power semiconductor device with endless gate trenches
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
CN101789041A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 一种可提高布图效率和集成度的器件版图

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US20050179108A1 (en) * 2003-03-10 2005-08-18 Zia Hossain LDMOS transistor with enhanced termination region for high breakdown voltage with on-resistance
TW200529429A (en) * 2004-02-24 2005-09-01 System General Corp High voltage LDMOS transistor having an isolated structure
US20080093641A1 (en) * 2005-11-02 2008-04-24 Adrianus Willem Ludikhuize Method of manufacturing a multi-path lateral high-voltage field effect transistor
TW201025457A (en) * 2008-12-30 2010-07-01 Vanguard Int Semiconduct Corp Semiconductor structure and fabrication method thereof

Also Published As

Publication number Publication date
CN102751326A (zh) 2012-10-24
TW201244058A (en) 2012-11-01
US20120261752A1 (en) 2012-10-18
US8853738B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
JP7466938B2 (ja) ボディ領域拡張部を用いた炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド
CN102318045B (zh) 改良式击穿电压的边缘端点
CN102163621B (zh) 半导体器件以及制造半导体器件的方法
JP6139356B2 (ja) 半導体装置
US8217454B2 (en) Semiconductor device
CN105448961B (zh) 超结器件的终端保护结构
TWI449159B (zh) 功率橫向雙擴散金氧半導體元件
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
US10192958B2 (en) Cellular layout for semiconductor devices
TWI567978B (zh) 超接面半導體元件
US9018638B2 (en) MOSFET device
US9711636B2 (en) Super-junction semiconductor device
EP2860761A1 (en) Semiconductor device
JP2004140086A (ja) トレンチゲート型半導体装置
TWI271859B (en) High power semiconductor device capable of preventing parasitical bipolar transistor from turning on
JP2013229382A (ja) 半導体装置
JP7147510B2 (ja) スイッチング素子
JP5638340B2 (ja) 半導体装置
TWI842061B (zh) 碳化矽半導體元件
JP7291679B2 (ja) 半導体装置
JP5456147B2 (ja) 半導体装置
TWI582939B (zh) 半導體結構
TWI527192B (zh) 半導體結構及其形成方法
CN117438449A (zh) 一种超级结mos结构及制作方法
TWI540724B (zh) 高壓金氧半導體電晶體元件