CN117438449A - 一种超级结mos结构及制作方法 - Google Patents

一种超级结mos结构及制作方法 Download PDF

Info

Publication number
CN117438449A
CN117438449A CN202311448963.3A CN202311448963A CN117438449A CN 117438449 A CN117438449 A CN 117438449A CN 202311448963 A CN202311448963 A CN 202311448963A CN 117438449 A CN117438449 A CN 117438449A
Authority
CN
China
Prior art keywords
source
polysilicon
region
well region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311448963.3A
Other languages
English (en)
Inventor
陈开宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202311448963.3A priority Critical patent/CN117438449A/zh
Publication of CN117438449A publication Critical patent/CN117438449A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种超级结MOS结构及制作方法，该方法包括：提供第一导电类型外延层，外延层中具有第二导电类型的掺杂柱和阱区，阱区位于掺杂柱上方，阱区中具有第一导电类型源区，阱区外围具有JFET区；于外延层上形成栅氧层，于栅氧层上形成多晶硅材料层；刻蚀多晶硅材料层以形成栅极多晶硅和源极多晶硅，在水平方向上，栅极多晶硅与阱区交叠，源极多晶硅与JFET区交叠；于外延层上形成源极，源极与源区电连接，且源极与源极多晶硅电连接。本发明中源极多晶硅作为横向屏蔽栅，能够降低栅漏之间的交叠面积，减小栅漏电容，使得开关损耗降低，开关速度提高；并且，源极多晶硅还能起到场板作用，能够将表面电场往下延伸，进一步提高击穿电压。

Description

一种超级结MOS结构及制作方法
技术领域
本发明属于半导体技术领域，涉及一种超级结MOS结构及制作方法。
背景技术
功率半导体器件广泛应用于手机、电脑、照明及液晶电视机等消费电子产品的电源或适配器中。传统的功率半导体器件存在击穿电压与导通电阻的矛盾，即功率半导体器件的导通电阻由于受击穿电压的限制而存在一个极限，为了打破这种限制，有学者提出超级结MOS管(Super Junction MOSFET)器件。超级结MOS管作为一种先进的功率MOSFET器件技术，通过引入P型柱，使其与N型柱相互耗尽，优化体内电场，增强抗击穿电压能力，使得超级结MOS管可以追求更低的导通电阻，但是对于开关损耗等性能，引入超级结并未有明显的改善。
因此，如何提供一种超级结MOS结构及制作方法，以使超级结MOS管具有低导通电阻的同时，且具有低开关损耗、高开关速度，成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超级结MOS结构及制作方法，用于解决现有技术中超级结MOS管开关损耗大、开关速度低的问题。
为实现上述目的及其他相关目的，本发明提供一种超级结MOS结构的制作方法，包括以下步骤：
提供第一导电类型外延层，所述外延层中具有第二导电类型掺杂柱和第二导电类型阱区，所述阱区位于所述掺杂柱上方，其中，所述阱区中具有第一导电类型源区，所述阱区的外围具有第一导电类型JFET区；
于所述外延层上形成栅氧层，于所述栅氧层上形成多晶硅材料层；
刻蚀所述多晶硅材料层以形成栅极多晶硅和源极多晶硅，在水平方向上，所述栅极多晶硅与所述阱区交叠，所述源极多晶硅与所述JFET区交叠；
于所述外延层上形成源极，所述源极与所述源区电连接，且所述源极与所述源极多晶硅电连接。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
可选地，所述掺杂柱的数量为多个，所述阱区的数量为多个，多个所述阱区一一对应的设置于所述掺杂柱的上方。
可选地，相邻的所述阱区包括第一阱区和第二阱区，所述多晶硅材料层覆盖所述第一阱区和所述第二阱区，刻蚀所述多晶硅材料层后形成第一栅极多晶硅、第二栅极多晶硅和所述源极多晶硅，在水平方向上，所述第一栅极多晶硅与所述第一阱区交叠，所述第二栅极多晶硅与所述第二阱区交叠，所述源极多晶硅位于所述第一栅极多晶硅和所述第二栅极多晶硅之间。
可选地，形成所述源极之前，还包括形成绝缘层的步骤，所述绝缘层覆盖所述栅极多晶硅和所述源极多晶硅。
可选地，所述外延层形成于第一导电类型衬底上，其中，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述源区的掺杂浓度大于外延层的掺杂浓度。
本发明还提供一种超级结MOS结构，包括：
第一导电类型外延层，所述外延层中具有第二导电类型掺杂柱和第二导电类型阱区，所述阱区位于所述掺杂柱上方，其中，所述阱区中具有第一导电类型源区，所述阱区的外围具有第一导电类型JFET区；
栅氧层，位于所述外延层的上方；
栅极多晶硅，位于所述栅氧层上方，在水平方向上，所述栅极多晶硅与所述阱区交叠；
源极多晶硅，位于所述栅氧层上方，在水平方向上，所述栅极多晶硅与所述JFET区交叠；
源极，位于所述外延层上方，所述源极与所述源区电连接，且所述源极与所述源极多晶硅电连接。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
可选地，所述掺杂柱的数量为多个，所述阱区的数量为多个，多个所述阱区一一对应的设置于所述掺杂柱的上方。
可选地，还包括第一导电类型衬底，所述衬底位于所述外延层的下方，其中，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述源区的掺杂浓度大于外延层的掺杂浓度。
如上所述，本发明的超级结MOS结构及制作方法中，源极多晶硅作为横向的屏蔽栅，能够降低栅漏之间的交叠面积，减小栅漏电容，使得开关损耗降低，开关速度提高；并且，源极多晶硅还能够起到场板的作用，能够将表面电场往下延伸，进一步提高击穿电压。
附图说明
图1显示为本发明的超级结MOS结构的制作方法工艺流程图。
图2显示为本发明的超级结MOS结构的制作方法中提供外延层的示意图。
图3显示为本发明的超级结MOS结构的制作方法中形成栅氧层和多晶硅材料层的示意图。
图4显示为本发明的超级结MOS结构的制作方法中形成栅极多晶硅和源极多晶硅的示意图。
图5显示为本发明的超级结MOS结构的制作方法中形成栅极的示意图。
元件标号说明
1 外延层
2 掺杂柱
3 阱区
300 第一阱区
301 第二阱区
4 源区
5 JFET区
6 衬底
8 多晶硅材料层
9 栅极多晶硅
900 第一栅极多晶硅
901 第二栅极多晶硅
10 源极多晶硅
11 源极
12 绝缘层
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种超级结MOS结构的制作方法，请参阅图1，显示为该制作方法的工艺流程图，包括以下步骤：
S1：提供第一导电类型外延层，所述外延层中具有第二导电类型掺杂柱和第二导电类型阱区，所述阱区位于所述掺杂柱上方，其中，所述阱区中具有第一导电类型源区，所述阱区的外围具有第一导电类型JFET区；
S2：于所述外延层上形成栅氧层，于所述栅氧层上形成多晶硅材料层；
S3：刻蚀所述多晶硅材料层以形成栅极多晶硅和源极多晶硅，在水平方向上，所述栅极多晶硅与所述阱区交叠，所述源极多晶硅与所述JFET区交叠；
S4：于所述外延层上形成源极，所述源极与所述源区电连接，且所述源极与所述源极多晶硅电连接。
首先，请参阅图2，执行步骤S1：提供第一导电类型外延层1，所述外延层1中具有第二导电类型掺杂柱2和第二导电类型阱区3，所述阱区3位于所述掺杂柱2上方，其中，所述阱区3中具有第一导电类型源区4，所述阱区3的外围具有第一导电类型JFET区5。
作为示例，所述外延层1形成于第一导电类型衬底6上，所述衬底6可以为硅衬底、锗衬底或硅锗化合物衬底，也可以为砷化镓衬底或氮化镓衬底，或者本领域技术人员已知的其他半导体衬底；所述外延层1与所述衬底6的材质相同(同质外延)，或者所述外延层1与所述衬底6的材质不同(异质外延)，根据需求进行选择。具体地，本实施例中，所述衬底6采用硅衬底，所述外延层1采用硅外延层。
作为示例，所述第一导电类型为N型，所述第二导电类型为P型，或者所述第一导电类型为P型，所述第二导电类型为N型。具体地，本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
作为示例，所述衬底6为N型重掺杂作为漏区，所述外延层1为N型轻掺杂作为漂移区。
作为示例，所述掺杂柱2为P型轻掺杂，所述掺杂柱2的数量为多个，相邻的所述掺杂柱2之间的所述外延层1可以看作是N型柱，所述掺杂柱2作为P型柱与所述N型柱相互耗尽，优化体内电场，增强抗击穿电压能力。
作为示例，一个所述超级结MOS结构中设置多个元胞，即设置多个所述阱区3，多个所述阱区3一一对应的设置于所述掺杂柱2的上方，所述阱区3为P型掺杂。
作为示例，所述源区4为N型重掺杂，所述JFET区5为N型掺杂。
接着，请参阅图3，执行步骤S2：于所述外延层1上形成栅氧层7，于所述栅氧层7上形成多晶硅材料层8。
作为示例，采用沉积工艺或热氧化工艺形成所述栅氧层7，所述栅氧层7的材质包括二氧化硅。
作为示例，采用沉积工艺形成所述多晶硅材料层8，定义相邻的所述阱区为第一阱区300和第二阱区301，其中，所述多晶硅材料层8覆盖相邻的所述第一阱区300和所述第二阱区301。
接着，请参阅图4，执行步骤S3：刻蚀所述多晶硅材料层8以形成栅极多晶硅9和源极多晶硅10，在水平方向上，所述栅极多晶硅9与所述阱区3交叠，所述源极多晶硅10与所述JFET区5交叠。
作为示例，刻蚀所述多晶硅材料层8后将所述多晶硅材料层8划分为三部分，第一部分作为第一栅极多晶硅900位于所述第一阱区300上方，第二部分作为第二栅极多晶硅901位于所述第二阱区301上方，第三部分作为所述源极多晶硅10位于所述JFET区5上方，即所述源极多晶硅10位于所述第一栅极多晶硅900和所述第二栅极多晶硅901之间；在水平方向上，所述第一栅极多晶硅900与所述第一阱区300交叠，所述第二栅极多晶硅901与所述第二阱区301交叠。
接着，请参阅图5，执行步骤S4：于所述外延层1上形成源极11，所述源极11与所述源区4电连接，且所述源极11与所述源极多晶硅10电连接。
作为示例，形成所述源极11之前，还包括形成绝缘层12的步骤，所述绝缘层12覆盖所述栅极多晶硅9和所述源极多晶硅10；具体地，所述绝缘层12包括氧化硅层。需要说明的是，图5的示意图为剖面视图，从剖面视图中看所述源极多晶硅10与所述源极11绝缘隔离，在版图的其它区域所述源极多晶硅10通过导电通孔与所述源极11电连接。
作为示例，所述源极多晶硅10与所述源极11电连接，所述源极多晶硅10两侧的所述栅极多晶硅与栅极电连接，所述源极多晶硅10作为横向的屏蔽栅，能够降低栅漏之间的交叠面积，减小栅漏电容(米勒电容)Cgd，使得开关损耗降低，开关速度提高；并且，所述源极多晶硅10还能够起到场板的作用，能够将表面电场往下延伸，进一步提高击穿电压。
作为示例，形成所述源极11后，还包括于所述衬底6的下表面形成漏极的步骤。
至此，制得一种超级结MOS结构，请参阅图5，所述超级结MOS结构包括第一导电类型外延层1、栅氧层7、栅极多晶硅9、源极多晶硅10和源极11，其中，所述外延层1中具有第二导电类型掺杂柱2和第二导电类型阱区3，所述阱区3位于所述掺杂柱2上方，所述阱区3中具有第一导电类型源区4，所述阱区3的外围具有第一导电类型JFET区5；所述栅氧层7位于所述外延层1的上方；所述栅极多晶硅9位于所述栅氧层7上方，在水平方向上，所述栅极多晶硅9与所述阱区3交叠；所述源极多晶硅10位于所述栅氧层7上方，在水平方向上，所述栅极多晶硅10与所述JFET区5交叠；所述源极11位于所述外延层1上方，所述源极11与所述源区4电连接，且所述源极11与所述源极多晶硅10电连接。
作为示例，还包括第一导电类型衬底6，所述衬底6位于所述外延层1的下方，所述衬底6可以为硅衬底、锗衬底或硅锗化合物衬底，也可以为砷化镓衬底或氮化镓衬底，或者本领域技术人员已知的其他半导体衬底；所述外延层1与所述衬底6的材质相同(同质外延)，或者所述外延层1与所述衬底6的材质不同(异质外延)，根据需求进行选择。具体地，本实施例中，所述衬底6采用硅衬底，所述外延层1采用硅外延层。
作为示例，所述第一导电类型为N型，所述第二导电类型为P型，或者所述第一导电类型为P型，所述第二导电类型为N型。具体地，本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
作为示例，所述衬底6为N型重掺杂作为漏区，所述外延层1为N型轻掺杂作为漂移区。
作为示例，所述掺杂柱2为P型轻掺杂，所述掺杂柱2的数量为多个，相邻的所述掺杂柱2之间的所述外延层1可以看作是N型柱，所述掺杂柱2作为P型柱与所述N型柱相互耗尽，优化体内电场，增强抗击穿电压能力。
作为示例，一个所述超级结MOS结构中设置多个元胞，即设置多个所述阱区3，多个所述阱区3一一对应的设置于所述掺杂柱2的上方，所述阱区3为P型掺杂。
作为示例，所述源区4为N型重掺杂，所述JFET区5为N型掺杂。
作为示例，还包括绝缘层12，所述绝缘层12覆盖所述栅极多晶硅9和所述源极多晶硅10；具体地，所述绝缘层12包括氧化硅层。需要说明的是，图5的示意图为剖面视图，从剖面视图中看所述源极多晶硅10与所述源极11绝缘隔离，在版图的其它区域所述源极多晶硅10通过导电通孔与所述源极11电连接。
综上所述，本发明的超级结MOS结构及制作方法中，源极多晶硅作为横向的屏蔽栅，能够降低栅漏之间的交叠面积，减小栅漏电容，使得开关损耗降低，开关速度提高；并且，源极多晶硅还能够起到场板的作用，能够将表面电场往下延伸，进一步提高击穿电压。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种超级结MOS结构的制作方法，其特征在于，包括以下步骤：
提供第一导电类型外延层，所述外延层中具有第二导电类型掺杂柱和第二导电类型阱区，所述阱区位于所述掺杂柱上方，其中，所述阱区中具有第一导电类型源区，所述阱区的外围具有第一导电类型JFET区；
于所述外延层上形成栅氧层，于所述栅氧层上形成多晶硅材料层；
刻蚀所述多晶硅材料层以形成栅极多晶硅和源极多晶硅，在水平方向上，所述栅极多晶硅与所述阱区交叠，所述源极多晶硅与所述JFET区交叠；
于所述外延层上形成源极，所述源极与所述源区电连接，且所述源极与所述源极多晶硅电连接。
2.根据权利要求1所述的超级结MOS结构的制作方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
3.根据权利要求1所述的超级结MOS结构的制作方法，其特征在于：所述掺杂柱的数量为多个，所述阱区的数量为多个，多个所述阱区一一对应的设置于所述掺杂柱的上方。
4.根据权利要求3所述的超级结MOS结构的制作方法，其特征在于：相邻的所述阱区包括第一阱区和第二阱区，所述多晶硅材料层覆盖所述第一阱区和所述第二阱区，刻蚀所述多晶硅材料层后形成第一栅极多晶硅、第二栅极多晶硅和所述源极多晶硅，在水平方向上，所述第一栅极多晶硅与所述第一阱区交叠，所述第二栅极多晶硅与所述第二阱区交叠，所述源极多晶硅位于所述第一栅极多晶硅和所述第二栅极多晶硅之间。
5.根据权利要求1所述的超级结MOS结构的制作方法，其特征在于：形成所述源极之前，还包括形成绝缘层的步骤，所述绝缘层覆盖所述栅极多晶硅和所述源极多晶硅。
6.根据权利要求1所述的超级结MOS结构的制作方法，其特征在于：所述外延层形成于第一导电类型衬底上，其中，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述源区的掺杂浓度大于外延层的掺杂浓度。
7.一种超级结MOS结构，其特征在于，包括：
第一导电类型外延层，所述外延层中具有第二导电类型掺杂柱和第二导电类型阱区，所述阱区位于所述掺杂柱上方，其中，所述阱区中具有第一导电类型源区，所述阱区的外围具有第一导电类型JFET区；
栅氧层，位于所述外延层的上方；
栅极多晶硅，位于所述栅氧层上方，在水平方向上，所述栅极多晶硅与所述阱区交叠；
源极多晶硅，位于所述栅氧层上方，在水平方向上，所述栅极多晶硅与所述JFET区交叠；
源极，位于所述外延层上方，所述源极与所述源区电连接，且所述源极与所述源极多晶硅电连接。
8.根据权利要求7所述的超级结MOS结构，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
9.根据权利要求7所述的超级结MOS结构，其特征在于：所述掺杂柱的数量为多个，所述阱区的数量为多个，多个所述阱区一一对应的设置于所述掺杂柱的上方。
10.根据权利要求7所述的超级结MOS结构，其特征在于：还包括第一导电类型衬底，所述衬底位于所述外延层的下方，其中，所述衬底的掺杂浓度大于所述外延层的掺杂浓度，所述源区的掺杂浓度大于外延层的掺杂浓度。
CN202311448963.3A 2023-11-02 2023-11-02 一种超级结mos结构及制作方法 Pending CN117438449A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311448963.3A CN117438449A (zh) 2023-11-02 2023-11-02 一种超级结mos结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311448963.3A CN117438449A (zh) 2023-11-02 2023-11-02 一种超级结mos结构及制作方法

Publications (1)

Publication Number Publication Date
CN117438449A true CN117438449A (zh) 2024-01-23

Family

ID=89556456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311448963.3A Pending CN117438449A (zh) 2023-11-02 2023-11-02 一种超级结mos结构及制作方法

Country Status (1)

Country Link
CN (1) CN117438449A (zh)

Similar Documents

Publication Publication Date Title
CN109155337B (zh) 使用沟道区延伸部在碳化硅金属氧化物半导体（mos）器件单元中的电场屏蔽
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
TWI475614B (zh) 溝渠裝置結構及製造
US9472622B2 (en) Semiconductor device and method for fabricating the same
TWI415173B (zh) 低米勒電容之超級接面功率電晶體製造方法
US9299788B2 (en) Multi-gate VDMOS transistor
WO2010036942A2 (en) Power mosfet having a strained channel in a semiconductor heterostructure on metal substrate
US20130207183A1 (en) Semiconductor device and method of fabricating the same
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN114429985B (zh) 具有栅场板结构的横向功率器件及其制备方法
CN117438449A (zh) 一种超级结mos结构及制作方法
CN114203824A (zh) 一种超结功率半导体器件及其制造方法
CN111293163B (zh) 横向扩散金属氧化物半导体场效应晶体管
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
CN221008958U (zh) 一种mosfet
US20240047563A1 (en) Semiconductor device
CN219937052U (zh) 一种超结器件和电子器件
EP4411829A1 (en) Power semiconductor device and method for producing a power semiconductor device
CN210015858U (zh) 超结器件结构
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
CN115377207A (zh) 具有肖特基二极管的半导体器件及其制造方法
CN103258845B (zh) 半导体结构及其形成方法
CN103579298B (zh) 高压半导体元件的场元件
CN115513295A (zh) 一种带有屏蔽栅的nldmos结构
CN101685832A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination