CN114203824A - 一种超结功率半导体器件及其制造方法 - Google Patents

一种超结功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN114203824A
CN114203824A CN202111509641.6A CN202111509641A CN114203824A CN 114203824 A CN114203824 A CN 114203824A CN 202111509641 A CN202111509641 A CN 202111509641A CN 114203824 A CN114203824 A CN 114203824A
Authority
CN
China
Prior art keywords
region
type
terminal protection
conductive type
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111509641.6A
Other languages
English (en)
Other versions
CN114203824B (zh
Inventor
朱袁正
周锦程
李宗清
叶鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN202111509641.6A priority Critical patent/CN114203824B/zh
Publication of CN114203824A publication Critical patent/CN114203824A/zh
Application granted granted Critical
Publication of CN114203824B publication Critical patent/CN114203824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种超结功率半导体器件，包括有源区和包围有源区的第一终端保护区、第二终端保护区和第三终端保护区，第一终端保护区内的第一导电类型外延层的表面设有至少一条第二导电类型的第一阱区，其顶部设有从有源区内延伸出的第一导电类型柱与第二导电类型柱；第二终端保护区内的第一导电类型外延层的顶部间隔交替设置有第一导电类型柱与第二导电类型柱，第一导电类型柱和/或第二导电类型柱内设有若干第二导电类型的第二阱区，在第三终端保护区内设置有第二导电类型的第三阱区，第三阱区设置在第一阱区在X方向上延长部分与第二阱区在Y方向延长部分相交重叠的位置。本发明能够提高超结功率半导体器件的终端击穿电压，提升终端的可靠性。

Description

一种超结功率半导体器件及其制造方法
技术领域
本发明涉及一种功率半导体结构，具体涉及一种超结功率半导体器件及其制造方法。
背景技术
超结金属氧化物半导体场效应晶体管（简称SJ MOSFET）由N柱与P柱互相间隔设置形成，通常N柱与P柱越窄，N柱与P柱的掺杂浓度就能越大，这样，SJ MOSFET的特征导通电阻就能越小，但是随着N柱掺杂浓度的增加，SJ MOSFET的终端的设计就会越来越困难，如果还使用单纯的N柱与P柱互相间隔排列式的终端，SJ MOSFET的终端击穿电压就会远低于元胞击穿电压。
为了获得更小的特征导通电阻，需要设计一种击穿电压较高的SJ MOSFET终端结构。
发明内容
本发明的目的在于针对现有技术的不足，提供了一种超结功率半导体器件及其制造方法。本发明的功率器件包括有源区和包围有源区的第一终端保护区、第二终端保护区和第三终端保护区，第一终端保护区、第二终端保护区和第三终端保护区内的第一阱区、第二阱区与第三阱区能够有效降低器件击穿时的峰值电场，提高终端保护区的击穿电压，能够适用于高掺杂浓度的N型柱与P型柱组成的超结结构，并且在P型柱的宽度出现波动的情况下，器件的击穿点不会出现在终端保护区内，提高了器件的可靠性，能够解决现有技术中存在的SJ MOSFET终端击穿电压低的问题。
为实现以上技术目的，本发明实施例采用的技术方案是：
第一方面，本发明实施例提供了一种超结功率半导体器件，其表面设有源极金属与栅极金属，在角落区域内包括有源区和包围所述有源区的第一终端保护区、第二终端保护区和第三终端保护区，所述有源区包括第一导电类型衬底，在所述第一导电类型衬底上方设有第一导电类型外延层，在所述第一导电类型外延层的顶部间隔交替设置有条形的第一导电类型柱与第二导电类型柱，在所述第一导电类型柱的顶部设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，在所述第一导电类型柱的顶部设有沟槽，所述沟槽穿透第一导电类型源区与第二导电类型体区，所述沟槽内设置导电多晶硅，所述导电多晶硅通过栅氧层与第一导电类型源区、第二导电类型体区、第一导电类型柱绝缘，在所述第一导电类型柱与第二导电类型柱的上方设有绝缘介质层，在所述绝缘介质层的上方设有源极金属，在所述绝缘介质层内设置通孔，所述源极金属通过所述通孔与第一导电类型源区、第二导电类型体区、第二导电类型柱欧姆接触；
所述有源区内的第二导电类型柱延伸的方向为Y方向，与所述第二导电类型柱延伸方向垂直的方向为X方向，所述第一终端保护区内的第一导电类型外延层的顶部设有从有源区内延伸出的第一导电类型柱与第二导电类型柱，在所述第一导电类型外延层的表面，设有至少一条第二导电类型的第一阱区，所述第一阱区之间互相平行分布且沿着X轴方向延伸；
所述第二终端保护区内的第一导电类型外延层的顶部间隔交替设置有条形的第一导电类型柱与条形的第二导电类型柱，所述第一导电类型柱与第二导电类型柱沿着Y轴方向延伸，在所述第一导电类型柱和/或第二导电类型柱内设有若干第二导电类型的第二阱区，所述第二阱区之间互相平行分布，且沿着Y轴方向延伸；
所述第三终端保护区内的第一导电类型外延层的顶部设有从第二终端保护区内延伸出的第一导电类型柱与第二导电类型柱，在所述第三终端保护区内，所述第一终端保护区内的第一阱区在X方向上的延长部分与所述第二终端保护区内的第二阱区在Y方向的延长部分相交并重叠，在所述相交重叠的位置设置第二导电类型的第三阱区，所述第三阱区位于所述第一导电类型外延层的顶部。
进一步地，所述第一阱区的宽度为0.5-20 μm。
进一步地，所述第二阱区的宽度为0.1-5 μm。
进一步地，所述第一终端保护区位于所述有源区的Y方向上，所述第二终端保护区位于所述有源区的X方向上，所述第一终端保护区和第二终端保护区分别与所述有源区邻接；所述第一终端保护区位于所述第三终端保护区的X方向上，所述第二终端保护区位于所述第三终端保护区的Y方向上，所述第三终端保护区与所述第一终端保护区、第二终端保护区邻接。
进一步地，所述第一阱区设置在所述第一导电类型柱和/或第二导电类型柱内。
进一步地，所述第三阱区设置在所述第一导电类型柱和/或第二导电类型柱的顶部。
进一步地，所述功率器件为N型功率器件或P型功率器件，当所述功率器件为N型功率器件时，第一导电类型为N型，第二导电类型为P型；当所述功率器件为P型功率器件时，第一导电类型为P型，第二导电类型为N型。
第二方面，本发明实施例提供了一种超结功率半导体器件的制造方法，包括以下步骤：
步骤S1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后使用第一块光刻板选择性注入第二导电类型杂质，退火后形成第二导电类型体区、第二阱区、第一阱区与第三阱区；
步骤S2、使用第二块光刻板选择性刻蚀出深沟槽；
步骤S3、淀积第二导电类型单晶硅，所述第二导电类型单晶硅填充满步骤S2形成的深沟槽，形成第二导电类型柱；
步骤S4、使用第三块光刻板选择性刻蚀出栅极沟槽后，形成栅氧层、导电多晶硅，然后使用第四块光刻板选择性注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤S5、淀积绝缘介质，形成绝缘介质层；
步骤S6、使用第五块光刻板选择性刻蚀出通孔，然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属和栅极金属。
第三方面，本发明实施例提供了另一种超结功率半导体器件的制造方法，包括以下步骤：
步骤S1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，使用第一块光刻板选择性刻蚀出深沟槽，然后淀积第二导电类型单晶硅，形成第二导电类型柱；
步骤S2、使用第二块光刻板选择性刻蚀出栅极沟槽后，形成栅氧层、导电多晶硅；
步骤S3、使用第三块光刻板选择性注入第二导电类型杂质，退火后形成第二导电类型体区、第二阱区、第一阱区与第三阱区；
步骤S4、使用第四块光刻板选择性注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤S5、淀积绝缘介质，形成绝缘介质层；
步骤S6、使用第五块光刻板选择性刻蚀出通孔，然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属和栅极金属。
与现有技术相比，本发明具有以下优点：
1、本发明的超结功率半导体器件包括有源区和包围有源区的第一终端保护区、第二终端保护区和第三终端保护区，第一终端保护区、第二终端保护区和第三终端保护区内的第一阱区、第二阱区与第三阱区能够有效降低器件击穿时的峰值电场，提高终端保护区的击穿电压，能够适用于高掺杂浓度的N型柱与P型柱组成的超结结构，并且在P型柱的宽度出现波动的情况下，器件的击穿点不会出现在终端保护区内，提高了器件的可靠性。
2、本发明与现有工艺兼容，并且可以应用于超低压的超结半导体器件。
附图说明
图1是本发明实施例提供的超结功率半导体器件的俯视结构示意图。
图2是本发明实施例1的功率半导体器件在图1中的角落区域005的俯视结构示意图。
图3是本发明实施例2的功率半导体器件在图1中的角落区域005的俯视结构示意图。
图4是本发明实施例3的功率半导体器件在图1中的角落区域005的俯视结构示意图。
图5是本发明实施例4的功率半导体器件在图1中的角落区域005的俯视结构示意图。
图6是本发明设置第三阱区的方法的示意图。
图7是沿着图2中的虚线AA’截得的剖面结构示意图。
图8是沿着图2中的虚线BB’截得的剖面结构示意图。
图9是沿着图2、3、4、5中的虚线CC’截得的剖面结构示意图。
图10是沿着图3中的虚线AA’截得的剖面结构示意图。
图11是沿着图3中的虚线BB’截得的剖面结构示意图。
图12是沿着图4中的虚线AA’截得的剖面结构示意图。
图13是沿着图4中的虚线BB’截得的剖面结构示意图。
图14是沿着图5中的虚线AA’截得的剖面结构示意图。
图15是沿着图5中的虚线BB’截得的剖面结构示意图。
图16是形成实施例1功率半导体器件的P型体区、第二阱区的剖面结构示意图。
图17是实施例1的功率半导体器件刻蚀深沟槽的剖面结构示意图。
图18是实施例1的功率半导体器件形成P型柱的剖面结构示意图。
图19是实施例1的功率半导体器件形成栅氧层、导电多晶硅与N型源区的剖面结构示意图。
图20是实施例1的功率半导体器件形成绝缘介质层的剖面结构示意图。
图21是实施例2的功率半导体器件形成P型柱的剖面结构示意图。
图22是实施例2的功率半导体器件形成栅氧层、导电多晶硅的剖面结构示意图。
图23是实施例2的功率半导体器件形成P型体区、第二阱区的剖面结构示意图。
图24是实施例3的功率半导体器件形成P型体区、第二阱区的剖面结构示意图。
图25是实施例3的功率半导体器件刻蚀深沟槽的剖面结构示意图。
图26是实施例3的功率半导体器件形成P型柱的剖面结构示意图。
附图标记说明：001-有源区；002-第一终端保护区；003-第二终端保护区；004-第三终端保护区；005-角落区域；1-第一导电类型衬底；2-第一导电类型外延层；3-第一导电类型柱；4-第二导电类型柱；5-沟槽；6-第二导电类型体区；7-第一导电类型源区；8-导电多晶硅；9-栅氧层；10-绝缘介质层；11-源极金属；12-通孔；13-第二阱区；14-第一阱区；15-第三阱区；16-栅极金属；17-第一阱区在X方向上的延长部分；18-第二阱区13在Y方向的延长部分。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本发明包括以下两种实施例，以N型功率半导体器件为例进行说明。
实施例1
如图1所示，为本发明实施例提供的超结功率半导体器件的俯视结构示意图，其表面设有源极金属11与栅极金属16，在功率半导体器件的角落区域005内，如图2所示，包括有源区001和包围所述有源区001的第一终端保护区002、第二终端保护区003和第三终端保护区004，如图7所示为沿着图2中的虚线AA’截得的剖面结构示意图，所述有源区001包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，在所述N型柱3的顶部设有P型体区6，在所述P型体区6的表面设有N型源区7，在所述N型柱3的顶部设有沟槽5，所述沟槽5穿透N型源区7与P型体区6，所述沟槽5内设置导电多晶硅8，所述导电多晶硅8通过栅氧层9与N型源区7、P型体区6、N型柱3绝缘，在所述N型柱3与P型柱4的上方设有绝缘介质层10，在所述绝缘介质层10的上方设有源极金属11，在所述绝缘介质层10内设置通孔12，所述源极金属11通过所述通孔12与N型源区7、P型体区6、P型柱4欧姆接触；
如图2所示，所述有源区001内的P型柱4延伸的方向为Y方向，与所述P型柱4延伸方向垂直的方向为X方向，所述第一终端保护区002位于所述有源区001的Y方向上，所述第二终端保护区003位于所述有源区001的X方向上，所述有源区001与所述第一终端保护区002、第二终端保护区003邻接；所述第一终端保护区002位于所述第三终端保护区004的X方向上，所述第二终端保护区003位于所述第三终端保护区004的Y方向上，所述第三终端保护区004与所述第一终端保护区002、第二终端保护区003邻接；
如图2所示，所述第一终端保护区002内的N型外延层2的顶部设有从有源区001内延伸出的N型柱3与P型柱4，如图9所示为沿着图2中的虚线CC’截得的剖面结构示意图，在所述N型外延层2的表面，设有至少一条P型的第一阱区14，所述第一阱区14之间互相平行分布且沿着X轴方向延伸，所述第一阱区14只设置于N型柱3内；
如图2所示，所述第二终端保护区003内的N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，所述N型柱3与P型柱4沿着Y轴方向延伸，如图7所示为沿着图2中的虚线AA’截得的剖面结构示意图，在所述P型柱4的顶部靠近有源区001的一侧设有P型的第二阱区13，所述第二阱区13之间互相平行分布，且沿着Y轴方向延伸，所述第二阱区13只设置于N型柱3内；
如图2所示，所述第三终端保护区004内的N型外延层2的顶部设有从第二终端保护区003内延伸出的N型柱3与P型柱4，如图6所示，为设置第三阱区的方法的示意图，在所述第三终端保护区004内，所述第一终端保护区002内的第一阱区14在X方向上的延长部分17与所述第二终端保护区003内的第二阱区13在Y方向的延长部分18相交并重叠，在所述相交重叠的位置设置P型的第三阱区15，如图8所示为沿着图2中的虚线BB’截得的剖面结构示意图，所述第三阱区15位于所述N型柱3的顶部。
所述第一阱区14的宽度为0.5 μm。
所述第二阱区13的宽度为0.1μm。
一种超结功率半导体器件的制造方法，包括以下步骤：
步骤S1、如图16所示，提供N型衬底1，在所述N型衬底1上生长N型外延层2，然后使用第一块光刻板选择性注入P型杂质，退火后形成P型体区6和第二阱区13，并采用相同的方法形成第一阱区14与第三阱区15，如图8所示；
步骤S2、如图17所示，使用第二块光刻板选择性刻蚀出深沟槽；
步骤S3、如图18所示，淀积P型单晶硅，所述P型单晶硅填充满步骤S2形成的深沟槽，形成P型柱4；
步骤S4、如图19所示，使用第三块光刻板选择性刻蚀出栅极沟槽5后，形成栅氧层9、导电多晶硅8，然后使用第四块光刻板选择性注入N型杂质，激活后形成N型源区7；
步骤S5、如图20所示，淀积绝缘介质，形成绝缘介质层10；
步骤S6、如图7所示，使用第五块光刻板选择性刻蚀出通孔12，然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属11和栅极金属16。
实施例2
如图1所示，为本发明实施例提供的超结功率半导体器件的俯视结构示意图，其表面设有源极金属11与栅极金属16，在功率半导体器件的角落区域005内，如图3所示，包括有源区001和包围所述有源区001的第一终端保护区002、第二终端保护区003和第三终端保护区004，如图10所示为沿着图2中的虚线AA’截得的剖面结构示意图，所述有源区001包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，在所述N型柱3与P型柱4的顶部设有P型体区6，在所述P型体区6的表面设有N型源区7，在所述N型柱3的顶部设有沟槽5，所述沟槽5穿透N型源区7与P型体区6，所述沟槽5内设置导电多晶硅8，所述导电多晶硅8通过栅氧层9与N型源区7、P型体区6、N型柱3绝缘，在所述N型柱3与P型柱4的上方设有绝缘介质层10，在所述绝缘介质层10的上方设有源极金属11，在所述绝缘介质层10内设置通孔12，所述源极金属11通过所述通孔12与N型源区7、P型体区6欧姆接触；
如图3所示，所述有源区001内的P型柱4延伸的方向为Y方向，与所述P型柱4延伸方向垂直的方向为X方向，所述第一终端保护区002位于所述有源区001的Y方向上，所述第二终端保护区003位于所述有源区001的X方向上，所述有源区001与所述第一终端保护区002、第二终端保护区003邻接；所述第一终端保护区002位于所述第三终端保护区004的X方向上，所述第二终端保护区003位于所述第三终端保护区004的Y方向上，所述第三终端保护区004与所述第一终端保护区002、第二终端保护区003邻接；
如图3所示，所述第一终端保护区002内的N型外延层2的顶部设有从有源区001内延伸出的N型柱3与P型柱4，如图9所示为沿着图3中的虚线CC’截得的剖面结构示意图，在所述N型外延层2的表面，设有至少一条P型的第一阱区14，所述第一阱区14之间互相平行分布且沿着X轴方向延伸，所述第一阱区14设置于N型柱3与P型柱4内；
如图3所示，所述第二终端保护区003内的N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，所述N型柱3与P型柱4沿着Y轴方向延伸，如图10所示为沿着图2中的虚线AA’截得的剖面结构示意图，在所述P型柱4的顶部靠近有源区001的一侧设有P型的第二阱区13，所述第二阱区13之间互相平行分布，且沿着Y轴方向延伸，所述第二阱区13设置于N型柱3与P型柱4内；
如图3所示，所述第三终端保护区004内的N型外延层2的顶部设有从第二终端保护区003内延伸出的N型柱3与P型柱4，在所述第三终端保护区004内，如图6所示，所述第一终端保护区002内的第一阱区14在X方向上的延长部分17与所述第二终端保护区003内的第二阱区13在Y方向的延长部分18相交并重叠，在所述相交重叠的位置设置P型的第三阱区15，如图11所示为沿着图3中的虚线BB’截得的剖面结构示意图，所述第三阱区15位于所述N型柱3与P型柱4的顶部。
所述第一阱区14的宽度为5 μm。
所述第二阱区13的宽度为1 μm。
一种超结功率半导体器件的制造方法，包括以下步骤：
步骤S1、如图21所示，提供N型衬底1，在所述N型衬底1上生长N型外延层2，使用第一块光刻板选择性刻蚀出深沟槽，然后淀积P型单晶硅，形成P型柱4；
步骤S2、如图22所示，使用第二块光刻板选择性刻蚀出栅极沟槽5后，形成栅氧层9、导电多晶硅8；
步骤S3、如图23所示，使用第三块光刻板选择性注入P型杂质，退火后形成P型体区6、第二阱区13，并采用相同的方法形成第一阱区14与第三阱区15，如图11所示；
步骤S4、使用第四块光刻板选择性注入N型杂质，激活后形成N型源区7；
步骤S5、淀积绝缘介质，形成绝缘介质层10；
步骤S6、使用第五块光刻板选择性刻蚀出通孔12，然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属11和栅极金属16。
实施例3
如图1所示，为本发明实施例提供的超结功率半导体器件的俯视结构示意图，其表面设有源极金属11与栅极金属16，在功率半导体器件的角落区域005内，如图4所示，包括有源区001和包围所述有源区001的第一终端保护区002、第二终端保护区003和第三终端保护区004，如图12所示为沿着图4中的虚线AA’截得的剖面结构示意图，所述有源区001包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，在所述N型柱3的顶部设有P型体区6，在所述P型体区6的表面设有N型源区7，在所述N型柱3的顶部设有沟槽5，所述沟槽5穿透N型源区7与P型体区6，所述沟槽5内设置导电多晶硅8，所述导电多晶硅8通过栅氧层9与N型源区7、P型体区6、N型柱3绝缘，在所述N型柱3与P型柱4的上方设有绝缘介质层10，在所述绝缘介质层10的上方设有源极金属11，在所述绝缘介质层10内设置通孔12，所述源极金属11通过所述通孔12与N型源区7、P型体区6、P型柱4欧姆接触；
如图4所示，所述有源区001内的P型柱4延伸的方向为Y方向，与所述P型柱4延伸方向垂直的方向为X方向，所述第一终端保护区002位于所述有源区001的Y方向上，所述第二终端保护区003位于所述有源区001的X方向上，所述有源区001与所述第一终端保护区002、第二终端保护区003邻接；所述第一终端保护区002位于所述第三终端保护区004的X方向上，所述第二终端保护区003位于所述第三终端保护区004的Y方向上，所述第三终端保护区004与所述第一终端保护区002、第二终端保护区003邻接；
如图4所示，所述第一终端保护区002内的N型外延层2的顶部设有从有源区001内延伸出的N型柱3与P型柱4，如图9所示为沿着图2中的虚线CC’截得的剖面结构示意图，在所述N型外延层2的表面，设有至少一条P型的第一阱区14，所述第一阱区14之间互相平行分布且沿着X轴方向延伸，所述第一阱区14只设置于N型柱3内；
如图4所示，所述第二终端保护区003内的N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，所述N型柱3与P型柱4沿着Y轴方向延伸，如图12所示为沿着图4中的虚线AA’截得的剖面结构示意图，在所述P型柱4的顶部的两侧设有P型的第二阱区13，所述第二阱区13之间互相平行分布，且沿着Y轴方向延伸，所述第二阱区13只设置于N型柱3内；
如图4所示，所述第三终端保护区004内的N型外延层2的顶部设有从第二终端保护区003内延伸出的N型柱3与P型柱4，在所述第三终端保护区004内，如图6所示，所述第一终端保护区002内的第一阱区14在X方向上的延长部分17与所述第二终端保护区003内的第二阱区13在Y方向的延长部分18相交并重叠，在所述相交重叠的位置设置P型的第三阱区15，如图13所示为沿着图4中的虚线BB’截得的剖面结构示意图，所述第三阱区15位于所述N型柱3的顶部。
所述第一阱区14的宽度为10 μm。
所述第二阱区13的宽度为3 μm。
一种超结功率半导体器件的制造方法，包括以下步骤：
步骤S1、如图24所示，提供N型衬底1，在所述N型衬底1上生长N型外延层2，然后使用第一块光刻板选择性注入P型杂质，退火后形成P型体区6、第二阱区13，并采用相同的方法形成第一阱区14与第三阱区15，如图13所示；
步骤S2、如图25所示，使用第二块光刻板选择性刻蚀出深沟槽；
步骤S3、如图26所示，淀积P型单晶硅，所述P型单晶硅填充满步骤S2形成的深沟槽，形成P型柱4；
步骤S4、使用第三块光刻板选择性刻蚀出栅极沟槽5后，形成栅氧层9、导电多晶硅8，然后使用第四块光刻板选择性注入N型杂质，激活后形成N型源区7；
步骤S5、淀积绝缘介质，形成绝缘介质层10；
步骤S6、使用第五块光刻板选择性刻蚀出通孔12，然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属11和栅极金属16。
实施例4
如图1所示，为本发明实施例提供的超结功率半导体器件的俯视结构示意图，其表面设有源极金属11与栅极金属16，在功率半导体器件的角落区域005内，如图5所示，包括有源区001和包围所述有源区001的第一终端保护区002、第二终端保护区003和第三终端保护区004，如图14所示为沿着图5中的虚线AA’截得的剖面结构示意图，所述有源区001包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，在所述N型柱3与P型柱4的顶部设有P型体区6，在所述P型体区6的表面设有N型源区7，在所述N型柱3的顶部设有沟槽5，所述沟槽5穿透N型源区7与P型体区6，所述沟槽5内设置导电多晶硅8，所述导电多晶硅8通过栅氧层9与N型源区7、P型体区6、N型柱3绝缘，在所述N型柱3与P型柱4的上方设有绝缘介质层10，在所述绝缘介质层10的上方设有源极金属11，在所述绝缘介质层10内设置通孔12，所述源极金属11通过所述通孔12与N型源区7、P型体区6欧姆接触；
如图5所示，所述有源区001内的P型柱4延伸的方向为Y方向，与所述P型柱4延伸方向垂直的方向为X方向，所述第一终端保护区002位于所述有源区001的Y方向上，所述第二终端保护区003位于所述有源区001的X方向上，所述有源区001与所述第一终端保护区002、第二终端保护区003邻接；所述第一终端保护区002位于所述第三终端保护区004的X方向上，所述第二终端保护区003位于所述第三终端保护区004的Y方向上，所述第三终端保护区004与所述第一终端保护区002、第二终端保护区003邻接；
如图5所示，所述第一终端保护区002内的N型外延层2的顶部设有从有源区001内延伸出的N型柱3与P型柱4，如图9所示为沿着图3中的虚线CC’截得的剖面结构示意图，在所述N型外延层2的表面，设有至少一条P型的第一阱区14，所述第一阱区14之间互相平行分布且沿着X轴方向延伸，所述第一阱区14设置于N型柱3与P型柱4内；
如图5所示，所述第二终端保护区003内的N型外延层2的顶部间隔设置条形的N型柱3与条形的P型柱4，所述N型柱3与P型柱4沿着Y轴方向延伸，如图14所示为沿着图2中的虚线AA’截得的剖面结构示意图，在所述P型柱4的顶部以及两侧设有P型的第二阱区13，所述第二阱区13之间互相平行分布，且沿着Y轴方向延伸，所述第二阱区13设置于N型柱3与P型柱4内；
如图5所示，所述第三终端保护区004内的N型外延层2的顶部设有从第二终端保护区003内延伸出的N型柱3与P型柱4，在所述第三终端保护区004内，如图6所示，所述第一终端保护区002内的第一阱区14在X方向上的延长部分17与所述第二终端保护区003内的第二阱区13在Y方向的延长部分18相交并重叠，在所述相交重叠的位置设置P型的第三阱区15，如图15所示为沿着图3中的虚线BB’截得的剖面结构示意图，所述第三阱区15位于所述N型柱3与P型柱4的顶部。
所述第一阱区14的宽度为20 μm。
所述第二阱区13的宽度为5 μm。
一种超结功率半导体器件的制造方法，包括以下步骤：
步骤S1、提供N型衬底1，在所述N型衬底1上生长N型外延层2，使用第一块光刻板选择性刻蚀出深沟槽，然后淀积P型单晶硅，形成P型柱4；
步骤S2、使用第二块光刻板选择性刻蚀出栅极沟槽5后，形成栅氧层9、导电多晶硅8；
步骤S3、使用第三块光刻板选择性注入P型杂质，退火后形成P型体区6、第二阱区13，并采用相同的方法形成第一阱区14与第三阱区15；
步骤S4、使用第四块光刻板选择性注入N型杂质，激活后形成N型源区7；
步骤S5、淀积绝缘介质，形成绝缘介质层10；
步骤S6、使用第五块光刻板选择性刻蚀出通孔12，然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属11和栅极金属16。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种超结功率半导体器件，其表面设有源极金属（11）与栅极金属（16），在角落区域（005）内包括有源区（001）和包围所述有源区（001）的第一终端保护区（002）、第二终端保护区（003）和第三终端保护区（004），所述有源区（001）包括第一导电类型衬底（1），在所述第一导电类型衬底（1）上方设有第一导电类型外延层（2），在所述第一导电类型外延层（2）的顶部间隔交替设置有条形的第一导电类型柱（3）与第二导电类型柱（4），在所述第一导电类型柱（3）的顶部设有第二导电类型体区（6），在所述第二导电类型体区（6）的表面设有第一导电类型源区（7），在所述第一导电类型柱（3）的顶部设有沟槽（5），所述沟槽（5）穿透第一导电类型源区（7）与第二导电类型体区（6），所述沟槽（5）内设置导电多晶硅（8），所述导电多晶硅（8）通过栅氧层（9）与第一导电类型源区（7）、第二导电类型体区（6）、第一导电类型柱（3）绝缘，在所述第一导电类型柱（3）与第二导电类型柱（4）的上方设有绝缘介质层（10），在所述绝缘介质层（10）的上方设有源极金属（11），在所述绝缘介质层（10）内设置通孔（12），所述源极金属（11）通过所述通孔（12）与第一导电类型源区（7）、第二导电类型体区（6）、第二导电类型柱（4）欧姆接触；
所述有源区（001）内的第二导电类型柱（4）延伸的方向为Y方向，与所述第二导电类型柱（4）延伸方向垂直的方向为X方向，其特征在于：所述第一终端保护区（002）内的第一导电类型外延层（2）的顶部设有从有源区（001）内延伸出的第一导电类型柱（3）与第二导电类型柱（4），在所述第一导电类型外延层（2）的表面，设有至少一条第二导电类型的第一阱区（14），所述第一阱区（14）之间互相平行分布且沿着X轴方向延伸；
所述第二终端保护区（003）内的第一导电类型外延层（2）的顶部间隔交替设置有条形的第一导电类型柱（3）与条形的第二导电类型柱（4），所述第一导电类型柱（3）与第二导电类型柱（4）沿着Y轴方向延伸，在所述第一导电类型柱（3）和/或第二导电类型柱（4）内设有若干第二导电类型的第二阱区（13），所述第二阱区（13）之间互相平行分布，且沿着Y轴方向延伸；
所述第三终端保护区（004）内的第一导电类型外延层（2）的顶部设有从第二终端保护区（003）内延伸出的第一导电类型柱（3）与第二导电类型柱（4），在所述第三终端保护区（004）内，所述第一终端保护区（002）内的第一阱区（14）在X方向上的延长部分与所述第二终端保护区（003）内的第二阱区（13）在Y方向的延长部分相交并重叠，在所述相交重叠的位置设置第二导电类型的第三阱区（15），所述第三阱区（15）位于所述第一导电类型外延层（2）的顶部。
2.根据权利要求1中所述的超结功率半导体器件，其特征在于，所述第一阱区（14）的宽度为0.5-20 μm。
3.根据权利要求1中所述的超结功率半导体器件，其特征在于，所述第二阱区（13）的宽度为0.1-5 μm。
4.根据权利要求1中所述的超结功率半导体器件，其特征在于，所述第一终端保护区（002）位于所述有源区（001）的Y方向上，所述第二终端保护区（003）位于所述有源区（001）的X方向上，所述第一终端保护区（002）和第二终端保护区（003）分别与所述有源区（001）邻接；所述第一终端保护区（002）位于所述第三终端保护区（004）的X方向上，所述第二终端保护区（003）位于所述第三终端保护区（004）的Y方向上，所述第三终端保护区（004）与所述第一终端保护区（002）、第二终端保护区（003）邻接。
5.根据权利要求1中所述的超结功率半导体器件，其特征在于，所述第一阱区（14）设置在所述第一导电类型柱（3）和/或第二导电类型柱（4）内。
6.根据权利要求1中所述的超结功率半导体器件，其特征在于，所述第三阱区（15）设置在所述第一导电类型柱（3）和/或第二导电类型柱（4）的顶部。
7.根据权利要求1-6中任一项所述的超结功率半导体器件，其特征在于，所述功率器件为N型功率器件或P型功率器件，当所述功率器件为N型功率器件时，第一导电类型为N型，第二导电类型为P型；当所述功率器件为P型功率器件时，第一导电类型为P型，第二导电类型为N型。
8.权利要求1所述的超结功率半导体器件的制造方法，其特征在于，包括以下步骤：
步骤S1、提供第一导电类型衬底（1），在所述第一导电类型衬底（1）上生长第一导电类型外延层（2），然后使用第一块光刻板选择性注入第二导电类型杂质，退火后形成第二导电类型体区（6）、第二阱区（13）、第一阱区（14）与第三阱区（15）；
步骤S2、使用第二块光刻板选择性刻蚀出深沟槽；
步骤S3、淀积第二导电类型单晶硅，所述第二导电类型单晶硅填充满步骤S2形成的深沟槽，形成第二导电类型柱（4）；
步骤S4、使用第三块光刻板选择性刻蚀出栅极沟槽（5）后，形成栅氧层（9）、导电多晶硅（8），然后使用第四块光刻板选择性注入第一导电类型杂质，激活后形成第一导电类型源区（7）；
步骤S5、淀积绝缘介质，形成绝缘介质层（10）；
步骤S6、使用第五块光刻板选择性刻蚀出通孔（12），然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属（11）和栅极金属（16）。
9.权利要求1所述的超结功率半导体器件的制造方法，其特征在于，包括以下步骤：
步骤S1、提供第一导电类型衬底（1），在所述第一导电类型衬底（1）上生长第一导电类型外延层（2），使用第一块光刻板选择性刻蚀出深沟槽，然后淀积第二导电类型单晶硅，形成第二导电类型柱（4）；
步骤S2、使用第二块光刻板选择性刻蚀出栅极沟槽（5）后，形成栅氧层（9）、导电多晶硅（8）；
步骤S3、使用第三块光刻板选择性注入第二导电类型杂质，退火后形成第二导电类型体区（6）、第二阱区（13）、第一阱区（14）与第三阱区（15）；
步骤S4、使用第四块光刻板选择性注入第一导电类型杂质，激活后形成第一导电类型源区（7）；
步骤S5、淀积绝缘介质，形成绝缘介质层（10）；
步骤S6、使用第五块光刻板选择性刻蚀出通孔（12），然后淀积金属，使用第六块光刻板选择性刻蚀金属，形成源极金属（11）和栅极金属（16）。
CN202111509641.6A 2021-12-10 2021-12-10 一种超结功率半导体器件及其制造方法 Active CN114203824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111509641.6A CN114203824B (zh) 2021-12-10 2021-12-10 一种超结功率半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111509641.6A CN114203824B (zh) 2021-12-10 2021-12-10 一种超结功率半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN114203824A true CN114203824A (zh) 2022-03-18
CN114203824B CN114203824B (zh) 2022-08-19

Family

ID=80652320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111509641.6A Active CN114203824B (zh) 2021-12-10 2021-12-10 一种超结功率半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN114203824B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123789A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 電力用半導体装置
CN102005475A (zh) * 2010-10-15 2011-04-06 无锡新洁能功率半导体有限公司 具有改进型终端的igbt及其制造方法
CN105448961A (zh) * 2015-11-17 2016-03-30 深圳尚阳通科技有限公司 超结器件的终端保护结构
CN106711191A (zh) * 2017-02-14 2017-05-24 无锡新洁能股份有限公司 具有终端保护区的超结半导体器件及其制造方法
CN108133965A (zh) * 2018-01-30 2018-06-08 无锡新洁能股份有限公司 一种深沟槽的功率半导体器件及其制作方法
CN108428732A (zh) * 2017-02-15 2018-08-21 深圳尚阳通科技有限公司 超结器件及其制造方法
CN108598152A (zh) * 2018-05-29 2018-09-28 电子科技大学 一种超结器件终端结构
CN112216744A (zh) * 2020-11-06 2021-01-12 无锡新洁能股份有限公司 高可靠性宽窗口的超结mosfet结构及制造方法
CN112420845A (zh) * 2020-11-30 2021-02-26 无锡新洁能股份有限公司 沟槽功率半导体器件及制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123789A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 電力用半導体装置
CN102005475A (zh) * 2010-10-15 2011-04-06 无锡新洁能功率半导体有限公司 具有改进型终端的igbt及其制造方法
CN105448961A (zh) * 2015-11-17 2016-03-30 深圳尚阳通科技有限公司 超结器件的终端保护结构
CN106711191A (zh) * 2017-02-14 2017-05-24 无锡新洁能股份有限公司 具有终端保护区的超结半导体器件及其制造方法
CN108428732A (zh) * 2017-02-15 2018-08-21 深圳尚阳通科技有限公司 超结器件及其制造方法
CN108133965A (zh) * 2018-01-30 2018-06-08 无锡新洁能股份有限公司 一种深沟槽的功率半导体器件及其制作方法
CN108598152A (zh) * 2018-05-29 2018-09-28 电子科技大学 一种超结器件终端结构
CN112216744A (zh) * 2020-11-06 2021-01-12 无锡新洁能股份有限公司 高可靠性宽窗口的超结mosfet结构及制造方法
CN112420845A (zh) * 2020-11-30 2021-02-26 无锡新洁能股份有限公司 沟槽功率半导体器件及制造方法

Also Published As

Publication number Publication date
CN114203824B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US10199455B2 (en) Dual-gate trench IGBT with buried floating P-type shield
US9048282B2 (en) Dual-gate trench IGBT with buried floating P-type shield
US8492867B2 (en) Semiconductor device including cell region and peripheral region having high breakdown voltage structure
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
CN104380471A (zh) 碳化硅半导体装置及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
JP6561611B2 (ja) 半導体装置
JP2017112134A (ja) 半導体装置
JP2014187226A (ja) 半導体装置
JPWO2019159657A1 (ja) 半導体装置
JP2023139265A (ja) 半導体装置
CN114023821B (zh) 超级结器件及其制造方法
CN106876439B (zh) 超结器件及其制造方法
CN114203824B (zh) 一种超结功率半导体器件及其制造方法
CN116741828A (zh) 沟渠式栅极晶体管组件
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
KR102246501B1 (ko) 반도체 전력 소자
CN109994549B (zh) 半导体功率器件
JP5638340B2 (ja) 半導体装置
CN212113722U (zh) 具有肖特基二极管的半导体器件
CN111146285A (zh) 半导体功率晶体管及其制造方法
WO2022044542A1 (ja) 半導体装置および半導体装置の製造方法
CN117727792B (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN114725219B (zh) 碳化硅沟槽栅晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant