CN111293163B - 横向扩散金属氧化物半导体场效应晶体管 - Google Patents
横向扩散金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN111293163B CN111293163B CN201811484634.3A CN201811484634A CN111293163B CN 111293163 B CN111293163 B CN 111293163B CN 201811484634 A CN201811484634 A CN 201811484634A CN 111293163 B CN111293163 B CN 111293163B
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor layer
- layer
- type
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 230000005669 field effect Effects 0.000 title claims abstract description 31
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 17
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 28
- 230000000694 effects Effects 0.000 abstract description 19
- 239000000969 carrier Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种横向扩散金属氧化物半导体场效应晶体管，包括底层半导体层、第一绝缘层、第一顶层半导体层、第二绝缘层、第二顶层半导体层、第一导电类型阱区、第二导电类型漏区、第二导电类型源区及栅区结构，阱区与漏区之间具有漂移区，漂移区中形成有超结结构，第一顶层半导体层中具有自第二导电类型源区向第二导电类型漏区掺杂浓度逐渐递增的第二导电类型掺杂埋层。本发明在第一顶层半导体层中形成N型渐变掺杂层，掺杂浓度由源区到漏区逐渐增加，可在靠近第二绝缘层的界面感应出多余的N型载流子，且多余的N型载流子浓度从源区到漏区逐渐增加，可有效填补由于衬底辅助耗尽效应引起的N型载流子浓度不足的问题。
Description
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种横向扩散金属氧化物半导体场效应晶体管。
背景技术
横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET，简称LDMOS)作为多子器件，由于具有良好的关断特性、高的输入阻抗、易于大规模集成电路兼容等优点，在许多领域取代传统的双极器件得到广泛的应用。对于LDMOS优化设计的最重要的目的就是在获得最大击穿电压的同时导通电阻尽可能小。由于此类多子器件导电层掺杂浓度和导电层厚度的乘积等于一常量，因此这两个参数往往是相互矛盾的，高的击穿电压必然带来高的导通电阻。然而，获得理想的击穿电压和比导通电阻性能的折中关键在于漂移区的优化设计。
横向双扩散金属氧化物半导体场效应管(LDMOS)由于具有易于与低压器件集成等优点，而成为智能功率集成电路和片上系统设计中的关键器件。其主要特征在于基区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区的掺杂类型与漏区一致，通过加入漂移区，可以起到分担击穿电压的作用，提高了LDMOS的击穿电压。LDMOS的优化目标是低的导通电阻，使传导损失最小化。超结(super junction)结构是交替排列的N型柱区区和P型柱区区，如果用超结结构来取代LDMOS的漂移区，就形成了超结LDMOS，简称SJ-LDMOS。
理论上，如果P/N柱区之间的电荷能够完美补偿，漂移区达到完全耗尽，则超结LDMOS可以获得比传统LDMOS更高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻，因此，超结器件可以在击穿电压和导通电阻两个关键参数之间取得一个很好的平衡。SOI LDMOS凭借速度快、线性度好、与CMOS工艺兼容及全介质隔离特性而成为最常用的功率器件之一。决定SOI LDMOS性能的主要参数包括导通电阻(Rsp)和击穿电压(BV)，二者相互制约，呈Rsp∝BV2.5的关系；超结LDMOS(SJ-LDMOS)打破了击穿电压与导通电阻的极限关系，使之改善为Rsp∝BV1.3。SJ-LDMOS将常规LDMOS的低掺杂n漂移区用交替掺杂的n柱区和p柱区代替，在保持高击穿电压的同时大幅降低比导通电阻。不过，由于衬底辅助耗尽效应(substrate-assisted depletion effects)的存在，降低了超结LDMOS器件的击穿电压。
所谓衬底辅助耗尽效应是指横向的超结由于受到纵向电场的影响，使超结中对称的P/N柱区不能同时被完全耗尽，其本质在于P/N柱区之间的电荷平衡被打破。对于SOI衬底来说，由于衬底的背栅作用，非均匀分布的电荷在纵向电场的作用下积累在埋氧层和硅的上下界面处，加大了P/N柱区之间的电荷差，导致P/N柱区无法在理论计算的击穿电压下同时完全耗尽。
因此如何抑制衬底辅助耗尽效应，是SJ-LDMOS能否实现最佳性能的关键问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种横向扩散金属氧化物半导体场效应晶体管，用于解决现有技术中由于衬底辅助耗尽效应而导致超结LDMOS器件的击穿电压降低的问题。
为实现上述目的及其他相关目的，本发明提供一种横向扩散金属氧化物半导体场效应晶体管，所述场效应晶体管包括：底层半导体层；第一绝缘层，位于所述底层半导体层之上；第一顶层半导体层，位于所述第一绝缘层之上；第二绝缘层，位于所述第一顶层半导体层之上；第二顶层半导体层，位于所述第二绝缘层之上；第一导电类型阱区，形成于所述第二顶层半导体层中；第二导电类型漏区，形成于所述第二顶层半导体层中，所述第一导电类型阱区与所述第二导电类型漏区之间具有漂移区，所述漂移区中形成有超结结构；第二导电类型源区，形成于所述第一导电类型阱区内，并与所述漂移区间隔形成沟道区；以及栅区结构，位于所述沟道区之上；其中，所述第一顶层半导体层中具有自所述第二导电类型源区向所述第二导电类型漏区掺杂浓度逐渐递增的第二导电类型掺杂埋层。
可选地，所述第一导电类型为P型导电类型，所述第二导电类型为N型导电类型。
可选地，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。
可选地，所述第二导电类型掺杂埋层自所述第二导电类型源区向所述第二导电类型漏区掺杂浓度呈线性递增。
可选地，所述第二导电类型掺杂埋层自所述第二导电类型源区向所述第二导电类型漏区掺杂浓度呈阶梯递增。
可选地，所述第二导电类型掺杂埋层的离子掺杂浓度范围介于1013～1015atom/cm3之间。
可选地，所述第一导电类型阱区中还具有第一导电类型接触区，其中，所述第一导电类型接触区的离子掺杂浓度大于所述第一导电类型阱区的离子掺杂浓度。
可选地，所述超结结构包括横向交替排列的第一导电类型柱区及第二导电类型柱区，所述第一导电类型柱区的宽度介于0.1～1微米之间，所述第二导电类型柱区的宽度介于0.1～1微米之间。
可选地，所述底层半导体层的厚度介于100～500微米之间，所述第一顶层半导体层的厚度介于5～20微米之间，所述第二顶层半导体层的厚度介于5～50微米之间。
可选地，所述栅区结构包括栅介质层和位于栅介质层之上的栅电极层，所述栅介质层包括高K介质层，所述栅电极层包括多晶硅层。
如上所述，本发明的横向扩散金属氧化物半导体场效应晶体管，具有以下有益效果：
本发明采用底层半导体层、第一绝缘层、第一顶层半导体层、第二绝缘层及第二顶层半导体层五层结构的SOI衬底结构制作超结横向扩散金属氧化物半导体场效应晶体管，在第一顶层半导体层中形成N型渐变掺杂层，掺杂浓度由源区到漏区逐渐增加，可在第一顶层半导体层靠近第二绝缘层的界面感应出多余的N型载流子，而且多余的N型载流子浓度从源区到漏区逐渐增加，可有效填补由于衬底辅助耗尽效应引起的N型载流子浓度不足的问题，从而实现对衬底辅助耗尽效应的抑制，提高器件的击穿电压。
本发明结构简单，与常规的SJ-LDMOS的制备工艺兼容，只需在制备五层结构的SOI衬底时，对第一顶层半导体层实现按器件从源区到漏区方向的线性掺杂，只需要增加一次光刻，一次离子注入及一次高温退火即可实现。
附图说明
图1显示为本发明的横向扩散金属氧化物半导体场效应晶体管的五层结构的SOI衬底结构的示意图。
图2显示为本发明的横向扩散金属氧化物半导体场效应晶体管的结构示意图。
图3显示为本发明的横向扩散金属氧化物半导体场效应晶体管的制作方法步骤流程示意图。
元件标号说明
101 底层半导体层
102 第一绝缘层
103 第一顶层半导体层
104 第二绝缘层
105 第二顶层半导体层
106 第二导电类型掺杂埋层
107 第一导电类型阱区
108 第二导电类型源区
109 沟道区
110 第二导电类型漏区
111 栅介质层
112 栅电极层
113 第一导电类型接触区
114 漂移区
115 第一导电类型柱区
116 第二导电类型柱区
S11～S17 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图2所示，本实施例提供一种横向扩散金属氧化物半导体场效应晶体管，所述场效应晶体管包括：底层半导体层101、第一绝缘层102、第一顶层半导体层103、第二绝缘层104、第二顶层半导体层105、第一导电类型阱区107、第二导电类型漏区110、第二导电类型源区108以及栅区结构。在本实施例中，所述第一导电类型为P型导电类型，所述第二导电类型为N型导电类型。
如图1所示，所述底层半导体层101可以为硅衬底、锗硅衬底、锗衬底、碳化硅衬底、Ⅲ-Ⅴ化合物衬底等半导体衬底，其厚度范围可以介于100～500微米之间，例如，其厚度可以为200微米、300微米、400微米等，所述底层半导体层101的掺杂浓度可以为1014～1015atom/cm3，所述底层半导体层101的材料、厚度及掺杂浓度等可依据需求设定，并不限于此处所列举的示例。
如图1所示，所述第一绝缘层102位于所述底层半导体层101之上。例如，所述第一绝缘层102可以为二氧化硅层等，其可通过如等离子增强化学气相沉积工艺或热氧化工艺等形成于所述底层半导体层101之上。
如图1所示，所述第一顶层半导体层103位于所述第一绝缘层102之上。例如，所述第一顶层半导体层103的材料可以为硅、锗硅、碳化硅Ⅲ-Ⅴ化合物等。在本实施例中，所述第一顶层半导体层103的材料为硅，所述第一顶层半导体层103的厚度可以介于5～20微米之间。
如图1所示，所述第二绝缘层104位于所述第一顶层半导体层103之上。所述第二绝缘层104的材料可以为二氧化硅等。
如图1所示，所述第二顶层半导体层105位于所述第二绝缘层104之上。例如，所述第二顶层半导体层105的材料可以为硅、锗硅、碳化硅Ⅲ-Ⅴ化合物等，在本实施例中，所述第二顶层半导体层105的材料为硅。所述第二顶层半导体层105的厚度可以介于5～50微米之间。
如图2所示，所述第一导电类型阱区107形成于所述第二顶层半导体层105中。
如图2所示，所述第二导电类型漏区110形成于所述第二顶层半导体层105中，所述第一导电类型阱区107与所述第二导电类型漏区110之间具有漂移区114，所述漂移区114中形成有超结结构。例如，所述超结结构包括横向交替排列的第一导电类型柱区115及第二导电类型柱区116，所述第一导电类型柱区115的宽度介于0.1～1微米之间，所述第二导电类型柱区116的宽度介于0.1～1微米之间。
如图2所示，所述第二导电类型源区108形成于所述第一导电类型阱区107内，并与所述漂移区114间隔形成沟道区109。
如图2所示，所述栅区结构位于所述沟道区109之上。
如图2所示，所述第一顶层半导体层103中具有自所述第二导电类型源区108向所述第二导电类型漏区110掺杂浓度逐渐递增的第二导电类型掺杂埋层106。
作为示例，所述第二导电类型掺杂埋层106自所述第二导电类型源区108向所述第二导电类型漏区110掺杂浓度呈线性递增。例如，所述第二导电类型掺杂埋层106的离子掺杂浓度范围介于1013～1015atom/cm3之间。例如，靠近所述第二导电类型源区108的第二导电类型掺杂埋层106的离子掺杂浓度可以为1013atom/cm3，然后朝所述第二导电类型漏区110逐渐增大至1015atom/cm3，线性递增的第二导电类型掺杂埋层106可以依据衬底辅助耗尽效应引起的N型载流子浓度不足的问题，作出最优的补偿浓度，从而大大提高器件的击穿电压。
本实施例在第一顶层半导体层103中形成N型渐变掺杂层，掺杂浓度由源区到漏区逐渐增加，可在第一顶层半导体层103靠近第二绝缘层104的界面感应出多余的N型载流子，而且多余的N型载流子浓度从源区到漏区逐渐增加，可有效填补由于衬底辅助耗尽效应引起的N型载流子浓度不足的问题，从而实现对衬底辅助耗尽效应的抑制。
如图2所示，所述第一导电类型阱区107中还具有第一导电类型接触区113，其中，所述第一导电类型接触区113的离子掺杂浓度大于所述第一导电类型阱区107的离子掺杂浓度，所述第一导电类型接触区113可有效降低接触电阻。
如图2所示，所述栅区结构包括栅介质层111和位于栅介质层111之上的栅电极层112，所述栅介质层111包括高K介质层，如所述栅介质层111可以为氮化硅(Si3N4)、二氧化铪(HfO2)、三氧化二铝(Al2O3)等介质材料，所述栅电极层112可以为多晶硅层。
如图3所示，本实施例还提供一种横向扩散金属氧化物半导体场效应晶体管的制作方法，包括步骤：
步骤1)S11，制作出包括底层半导体层101、第一绝缘层102、第一顶层半导体层103、第二绝缘层104、第二顶层半导体层105的衬底结构，在制作所述衬底结构时，通过光刻工艺及离子注入工艺对所述第一顶层半导体层103实现按器件从源区到漏区方向的线性掺杂。
步骤2)S12，通过离子注入工艺于所述第二顶层半导体层105中形成漂移区114。
步骤3)S13，通过光刻工艺在所述第二顶层半导体层105中形成第一导电类型阱区107。
步骤4)S14，对所述第二顶层半导体层105表面进行热氧化并淀积栅电极材料，通过光刻及刻蚀部分栅电极材料和栅介质层111形成栅区结构。
步骤5)S15，通过光刻工艺及离子注入工艺，在第二顶层半导体层105的漂移区114分别制作横向交替排列的第一导电类型柱区115及第二导电类型柱区116，形成超结结构。
步骤6)S16，通过光刻工艺及离子注入工艺于所述第二顶层半导体层105中形成第二导电类型源区108及第二导电类型漏区110。
步骤7)S17，通过光刻工艺及离子注入工艺于所述第二顶层半导体层105中形成第一导电类型接触区113。
实施例2
如图1～图2所示，本实施例提供一种横向扩散金属氧化物半导体场效应晶体管，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第二导电类型掺杂埋层106自所述第二导电类型源区108向所述第二导电类型漏区110掺杂浓度呈阶梯递增。本实施例采用阶梯递增，在有效抑制衬底辅助耗尽效应引起的N型载流子浓度不足的问题的同时，可有效降低工艺要求，降低制造成本。
实施例3
如图1～图2所示，本实施例提供一种横向扩散金属氧化物半导体场效应晶体管，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。
如上所述，本发明的横向扩散金属氧化物半导体场效应晶体管，具有以下有益效果：
本发明采用底层半导体层、第一绝缘层、第一顶层半导体层、第二绝缘层及第二顶层半导体层五层结构的SOI衬底结构制作超结横向扩散金属氧化物半导体场效应晶体管，在第一顶层半导体层中形成N型渐变掺杂层，掺杂浓度由源区到漏区逐渐增加，可在第一顶层半导体层靠近第二绝缘层的界面感应出多余的N型载流子，而且多余的N型载流子浓度从源区到漏区逐渐增加，可有效填补由于衬底辅助耗尽效应引起的N型载流子浓度不足的问题，从而实现对衬底辅助耗尽效应的抑制，提高器件的击穿电压
本发明结构简单，与常规的SJ-LDMOS的制备工艺兼容，只需在制备五层结构的SOI衬底时，对第一顶层半导体层实现按器件从源区到漏区方向的线性掺杂，只需要增加一次光刻，一次离子注入及一次高温退火即可实现。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种横向扩散金属氧化物半导体场效应晶体管，其特征在于，所述场效应晶体管包括：
底层半导体层；
第一绝缘层，位于所述底层半导体层之上；
第一顶层半导体层，位于所述第一绝缘层之上；
第二绝缘层，位于所述第一顶层半导体层之上；
第二顶层半导体层，位于所述第二绝缘层之上；
第一导电类型阱区，形成于所述第二顶层半导体层中；
第二导电类型漏区，形成于所述第二顶层半导体层中，所述第一导电类型阱区与所述第二导电类型漏区之间具有漂移区，所述漂移区中形成有超结结构；
第二导电类型源区，形成于所述第一导电类型阱区内，并与所述漂移区间隔形成沟道区；以及
栅区结构，位于所述沟道区之上；
其中，所述第一顶层半导体层中具有自所述第二导电类型源区向所述第二导电类型漏区掺杂浓度逐渐递增的第二导电类型掺杂埋层。
2.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述第一导电类型为P型导电类型，所述第二导电类型为N型导电类型。
3.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。
4.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述第二导电类型掺杂埋层自所述第二导电类型源区向所述第二导电类型漏区掺杂浓度呈线性递增。
5.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述第二导电类型掺杂埋层自所述第二导电类型源区向所述第二导电类型漏区掺杂浓度呈阶梯递增。
6.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述第二导电类型掺杂埋层的离子掺杂浓度范围介于1013～1015atom/cm3之间。
7.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述第一导电类型阱区中还具有第一导电类型接触区，其中，所述第一导电类型接触区的离子掺杂浓度大于所述第一导电类型阱区的离子掺杂浓度。
8.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述超结结构包括横向交替排列的第一导电类型柱区及第二导电类型柱区，所述第一导电类型柱区的宽度介于0.1～1微米之间，所述第二导电类型柱区的宽度介于0.1～1微米之间。
9.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述底层半导体层的厚度介于100～500微米之间，所述第一顶层半导体层的厚度介于5～20微米之间，所述第二顶层半导体层的厚度介于5～50微米之间。
10.根据权利要求1所述的横向扩散金属氧化物半导体场效应晶体管，其特征在于：所述栅区结构包括栅介质层和位于栅介质层之上的栅电极层，所述栅介质层包括高K介质层，所述栅电极层包括多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811484634.3A CN111293163B (zh) | 2018-12-06 | 2018-12-06 | 横向扩散金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811484634.3A CN111293163B (zh) | 2018-12-06 | 2018-12-06 | 横向扩散金属氧化物半导体场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111293163A CN111293163A (zh) | 2020-06-16 |
| CN111293163B true CN111293163B (zh) | 2023-11-10 |
Family
ID=71029718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811484634.3A Active CN111293163B (zh) | 2018-12-06 | 2018-12-06 | 横向扩散金属氧化物半导体场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111293163B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117766588B (zh) * | 2024-02-22 | 2024-04-30 | 南京邮电大学 | 具有延伸漏结构的超结双soi-ldmos器件及制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083278A (zh) * | 2006-10-25 | 2007-12-05 | 电子科技大学 | 一种具有双介质埋层的耐压层结构及采用双介质埋层的soi功率器件 |
| JP2008091689A (ja) * | 2006-10-03 | 2008-04-17 | Sharp Corp | 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路 |
| CN101442069A (zh) * | 2008-12-12 | 2009-05-27 | 南京邮电大学 | 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管 |
| CN102074579A (zh) * | 2009-11-17 | 2011-05-25 | 美格纳半导体有限会社 | 半导体装置 |
| CN102487083A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
| CN103441147A (zh) * | 2013-08-09 | 2013-12-11 | 电子科技大学 | 一种横向soi功率半导体器件 |
| CN105023938A (zh) * | 2015-08-25 | 2015-11-04 | 西华大学 | 一种soi横向功率器件耐压结构及其制备方法 |
| CN105789311A (zh) * | 2016-03-16 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 横向扩散场效应晶体管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8623732B2 (en) * | 2010-06-17 | 2014-01-07 | Freescale Semiconductor, Inc. | Methods of making laterally double diffused metal oxide semiconductor transistors having a reduced surface field structure |
| KR102389294B1 (ko) * | 2015-06-16 | 2022-04-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
-
2018
- 2018-12-06 CN CN201811484634.3A patent/CN111293163B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091689A (ja) * | 2006-10-03 | 2008-04-17 | Sharp Corp | 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路 |
| CN101083278A (zh) * | 2006-10-25 | 2007-12-05 | 电子科技大学 | 一种具有双介质埋层的耐压层结构及采用双介质埋层的soi功率器件 |
| CN101442069A (zh) * | 2008-12-12 | 2009-05-27 | 南京邮电大学 | 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管 |
| CN102074579A (zh) * | 2009-11-17 | 2011-05-25 | 美格纳半导体有限会社 | 半导体装置 |
| CN102487083A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
| CN103441147A (zh) * | 2013-08-09 | 2013-12-11 | 电子科技大学 | 一种横向soi功率半导体器件 |
| CN105023938A (zh) * | 2015-08-25 | 2015-11-04 | 西华大学 | 一种soi横向功率器件耐压结构及其制备方法 |
| CN105789311A (zh) * | 2016-03-16 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 横向扩散场效应晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111293163A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| US10090390B2 (en) | FinFET with trench field plate | |
| US10529849B2 (en) | High-voltage semiconductor device including a super-junction doped structure | |
| US8362550B2 (en) | Trench power MOSFET with reduced on-resistance | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
| TWI565052B (zh) | 半導體元件 | |
| CN104779290B (zh) | 半导体器件 | |
| US8669149B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN111293163B (zh) | 横向扩散金属氧化物半导体场效应晶体管 | |
| US20230326962A1 (en) | Super junction power device | |
| CN115332338B (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN111200014A (zh) | 结型场效应晶体管及其制作方法 | |
| TW201824558A (zh) | 半導體元件 | |
| CN111477681A (zh) | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN113745309A (zh) | 一种具有渐变浓度掺杂层的横向双扩散碳化硅场效应晶体管 | |
| TWI824365B (zh) | 感應超結電晶體 | |
| TWI770782B (zh) | 屏蔽閘極溝槽式金氧半場效電晶體 | |
| CN210015858U (zh) | 超结器件结构 | |
| US20210391416A1 (en) | Super junction power device and method of making the same | |
| TW201535747A (zh) | 半導體結構 | |
| CN114927560A (zh) | 屏蔽栅极沟槽金属氧化物半导体场效应晶体管 | |
| CN103258845B (zh) | 半导体结构及其形成方法 | |
| CN115332340A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |