CN221008958U - 一种mosfet - Google Patents
一种mosfet Download PDFInfo
- Publication number
- CN221008958U CN221008958U CN202322531169.7U CN202322531169U CN221008958U CN 221008958 U CN221008958 U CN 221008958U CN 202322531169 U CN202322531169 U CN 202322531169U CN 221008958 U CN221008958 U CN 221008958U
- Authority
- CN
- China
- Prior art keywords
- injection region
- layer
- region
- trench
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 230000005669 field effect Effects 0.000 title description 2
- 238000002347 injection Methods 0.000 claims abstract description 34
- 239000007924 injection Substances 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 7
- 238000002513 implantation Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请实施例提供了一种MOSFET，包括：多个间隔设置的沟槽，所述沟槽中设置有栅极接触孔，多个所述沟槽之间区域设置有第一注入区，在所述第一注入区中设置有第二注入区，所述第一注入区的掺杂类型与第二注入的掺杂类型不同。本申请的源极接触孔在源包尺寸发展越来越小的前提下，放弃传统刻蚀孔工艺，采用自对准接触工艺，通过欧姆接触来替代原先刻蚀孔工艺，在有源区内做出等比例交替式注入区，形成带通回路，可以减少工艺复杂度，形成导通阻抗更小的器件。
Description
技术领域
本申请各实施例属半导体技术领域，尤其涉及一种MOSFET。
背景技术
屏蔽栅极功率MOSFET在发展的过程中越来越朝着小型化的方向发展，越小的产品具有更小的导通阻抗。
现有技术中都是通过在源极设置接触孔以引出源极，但是此方法会导致芯片的尺寸较大进而会导致导通阻抗较大。
发明内容
为了解决或缓解现有技术中的问题。
本申请实施例还提供了一种MOSFET，包括：在外延层上设置的多个间隔设置的沟槽；
所述沟槽从下到上依次设置有源极多晶硅、介质层、栅极多晶硅和钝化层，所述源极多晶硅和介质层所在的沟槽侧壁从靠近沟槽侧壁到远离沟槽侧壁依次设置有第一氧化层、氮化硅层和第二氧化层，所述栅极多晶硅和钝化层所在的沟槽侧壁上只设置有第一氧化层；
多个相邻两个所述沟槽之间设置有第一注入区和第二注入区，所述第二注入区设置在所述第一注入区中，所述第一注入区和第二注入区的掺杂类型不同；
所述第二注入区所在的外延层上表面设置有第一金属层，通过所述第一金属层引出源极，每个所述沟槽中设置有接触孔，所述接触孔底部延申到栅极多晶硅，所述接触孔中填充有金属，所述接触孔的顶部设置有第二金属层，通过所述第二金属层引出栅极；通过所述外延层背面设置有第三金属层，通过第三金属层引出漏极。
作为本申请一优选实施例，所述第一注入区为P型掺杂，所述第二注入区为N型掺杂，所述第一注入区和第二注入区按比例交替排布。
与现有技术相比，本申请实施例提供了一种MOSFET，本申请的源极接触孔在源包尺寸发展越来越小的前提下，放弃传统刻蚀孔工艺，采用自对准接触工艺，通过欧姆接触来替代原先刻蚀孔工艺，在有源区内做出等比例交替式注入区，形成带通回路，可以减少工艺复杂度，形成导通阻抗更小的器件。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：
图1是本申请实施例提供的一种MOSFET版图的结构示意图；
图2是本申请实施例提供的一种MOSFET的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
如图1所示，本申请实施例提供了一种新型功率MOSFET版图，包括：多个间隔设置的沟槽01；
所述沟槽01中设置有栅极接触孔，多个所述沟槽01之间区域设置有第一注入区03，在所述第一注入区03中设置有第二注入区04，所述第一注入区03的掺杂类型与第二注入的掺杂类型不同。
在图1中可以看出，在相邻的两个沟槽01之间没有进行刻蚀接触孔，只是设置第一注入区03和第二注入区04以便通过第一金属层13引出源极。
第二方面，如图2所示，本申请实施例提供了一种通过第一方面的版图制备的MOSFET，包括：在外延层05上设置的多个间隔设置的沟槽01；
所述沟槽01从下到上依次设置有源极多晶硅09、第一介质层10、栅极多晶硅11和第二介质层12，所述源极多晶硅09和第一介质层10所在的沟槽01侧壁从靠近沟槽01侧壁到远离沟槽01侧壁依次设置有第一氧化层06、氮化硅层和第二氧化层08，所述栅极多晶硅11和第二介质层12所在的沟槽01侧壁上只设置有第一氧化层06；
多个相邻两个所述沟槽01之间设置有第一注入区03和第二注入区04，所述第二注入区04设置在所述第一注入区03中，所述第一注入区03和第二注入区04的掺杂类型不同；
所述第二注入区04所在的外延层05上表面设置有第一金属层13，通过所述第一金属层13引出源极，每个所述沟槽01中设置有接触孔，所述接触孔底部延申到栅极多晶硅11，所述接触孔中填充有金属，所述接触孔的顶部设置有第二金属层，通过所述第二金属层引出栅极；通过所述外延层05背面设置有第三金属层14，通过第三金属层14引出漏极。
在本申请实施例中，所述第一注入区03为P型掺杂，所述第二注入区04为N型掺杂，所述第一注入区03和第二注入区04按比例交替排布。
本申请实施例提供了一种新型功率MOSFET版图及MOSFET，源极不用刻蚀接触孔进行引出，本申请的源极接触孔在源包尺寸发展越来越小的前提下，放弃传统刻蚀孔工艺，采用自对准接触工艺，通过欧姆接触来替代原先刻蚀孔工艺，在有源区内做出等比例交替式注入区，形成带通回路，可以减少工艺复杂度，形成导通阻抗更小的器件。。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (2)
1.一种MOSFET，其特征在于，包括：在外延层上设置的多个间隔设置的沟槽；
所述沟槽从下到上依次设置有源极多晶硅、介质层、栅极多晶硅和钝化层，所述源极多晶硅和第一介质层所在的沟槽侧壁从靠近沟槽侧壁到远离沟槽侧壁依次设置有第一氧化层、氮化硅层和第二氧化层，所述栅极多晶硅和第二介质层所在的沟槽侧壁上只设置有第一氧化层；
多个相邻两个所述沟槽之间设置有第一注入区和第二注入区，所述第二注入区设置在所述第一注入区中，所述第一注入区和第二注入区的掺杂类型不同；
所述第二注入区所在的外延层上表面设置有第一金属层，通过所述第一金属层引出源极，每个所述沟槽中设置有接触孔，所述接触孔底部延申到栅极多晶硅，所述接触孔中填充有金属，所述接触孔的顶部设置有第二金属层，通过所述第二金属层引出栅极；通过所述外延层背面设置有第三金属层，通过第三金属层引出漏极。
2.如权利要求1所述的MOSFET，其特征在于，所述第一注入区为P型掺杂，所述第二注入区为N型掺杂，所述第一注入区和第二注入区按比例交替排布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322531169.7U CN221008958U (zh) | 2023-09-16 | 2023-09-16 | 一种mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322531169.7U CN221008958U (zh) | 2023-09-16 | 2023-09-16 | 一种mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221008958U true CN221008958U (zh) | 2024-05-24 |
Family
ID=91092658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322531169.7U Active CN221008958U (zh) | 2023-09-16 | 2023-09-16 | 一种mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221008958U (zh) |
-
2023
- 2023-09-16 CN CN202322531169.7U patent/CN221008958U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129822B2 (en) | High voltage field balance metal oxide field effect transistor (FBM) | |
| US7714383B2 (en) | Semiconductor device | |
| US8890280B2 (en) | Trench-type semiconductor power devices | |
| TWI487110B (zh) | 半導體裝置及其製造方法 | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US20200020798A1 (en) | Power mosfet with an integrated pseudo-schottky diode in source contact trench | |
| US11264269B1 (en) | Method of manufacturing trench type semiconductor device | |
| TWI697965B (zh) | 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法 | |
| CN110459539B (zh) | 集成esd保护的屏蔽栅沟槽mosfet及制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| TWI802048B (zh) | Ｌｄｍｏｓ電晶體及其製造方法 | |
| CN221008958U (zh) | 一种mosfet | |
| CN116031303A (zh) | 超结器件及其制作方法和电子器件 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN114141877A (zh) | 一种碳化硅ldmos及其制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN112349769A (zh) | 改善雪崩能力的超结终端结构及制造方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN117133791B (zh) | 一种自适应超结沟槽式mosfet器件及其制备方法 | |
| CN117673163B (zh) | 高短路耐量的超结mosfet及其制备方法、芯片 | |
| CN117855282B (zh) | 低压屏蔽栅mosfet及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |