CN114141877A - 一种碳化硅ldmos及其制造方法 - Google Patents
一种碳化硅ldmos及其制造方法 Download PDFInfo
- Publication number
- CN114141877A CN114141877A CN202111469561.2A CN202111469561A CN114141877A CN 114141877 A CN114141877 A CN 114141877A CN 202111469561 A CN202111469561 A CN 202111469561A CN 114141877 A CN114141877 A CN 114141877A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon carbide
- ldmos
- type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title description 6
- 229910044991 metal oxide Inorganic materials 0.000 title description 4
- 150000004706 metal oxides Chemical class 0.000 title description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 108091006146 Channels Proteins 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- -1 aluminum ions Chemical class 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 239000013067 intermediate product Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种碳化硅LDMOS及其制造方法，碳化硅LDMOS中的N+源区由内N+源区和外N+源区构成一体结构，环绕在P+欧姆接触区外部；外N+源区、P型沟道区和N型漂移区同时与绝缘介质层的外壁面连接，绝缘介质层内部为多晶硅沟槽；制造方法为：(1)N型掺杂的碳化硅晶片外延生长P型缓冲区等；(2)注入形成P型沟道区，生长栅氧介质层，制备多晶硅栅极；(3)注入形成N+源区和N+漏区，注入形成P+欧姆接触区；(4)刻蚀碳化硅，热氧化生长二氧化硅制成绝缘介质层，形成多晶硅沟槽；(5)通过淀积金属形成源极金属和漏极金属。本发明的碳化硅LDMOS器件能够减小器件的反向恢复时间，提高器件的反向恢复速度。
Description
技术领域
本发明属于横向双扩散金属氧化物半导体场效应管器件技术领域，特别涉及一种碳化硅LDMOS及其制造方法。
背景技术
LDMOS是横向双扩散金属氧化物半导体场效应管(Laterally Double-DiffusedMetal-Oxide-Semiconductor)的简称，由于其固有栅电荷小、易集成、与CMOS工艺兼容等优势，广泛应用于集成电路中。而碳化硅优异的材料特性，例如3倍宽的禁带宽度，10倍高的临界场强，3倍大的热导率以及2倍高的载流子饱和速度，使得碳化硅基LDMOS器件具有更小的导通电阻、更好的热稳定性以及更小的芯片面积，可替代硅基LDMOS，具有更广阔的应用前景。
然而，由于碳化硅基PN结的内建电势较大，约为硅基PN结的5倍，使得碳化硅LDMOS的反向恢复时间较长、反向恢复速度较慢，限制了器件在高频领域的应用。如何改善碳化硅LDMOS器件的反向恢复特性，一直是业界的研究方向之一。
发明内容
本发明针对现有碳化硅LDMOS技术中的不足，提出一种碳化硅LDMOS及其制造方法，通过集成一个由沟槽源极控制的沟道二极管结构(TMCD)，与寄生体二极管并联，提高LDMOS器件的反向恢复速度，减小其反向恢复电荷，改善LDMOS器件的反向恢复特性，使得LDMOS器件具有较高的开关速度。
本发明的碳化硅LDMOS包括一个N型漂移区4，在N型漂移区4上设有P型沟道区5、P+欧姆接触区9、N+源区、N+漏区10；P型沟道区5上依次为栅氧介质层6和多晶硅栅电极7；N型漂移区4下面依次为P型耐压区3、P型缓冲区2和N+衬底区1；其中，N+源区由内N+源区8和外N+源区13构成一体结构，环绕在P+欧姆接触区9外部；外N+源区13、P型沟道区5和N型漂移区4同时与绝缘介质层14的外壁面连接，绝缘介质层14为桶型结构，绝缘介质层14的内部为多晶硅沟槽15；绝缘介质层14、多晶硅沟槽15、P型沟道区5、N+源区和N型漂移区4共同构成一个MOS沟道二极管(TMCD)；该沟道二极管与寄生PN结体二极管并联。
上述的碳化硅LDMOS中，一个绝缘介质层14和一个多晶硅沟槽15同时用于两个碳化硅LDMOS元胞，其中半个绝缘介质层14和半个多晶硅沟槽15用于一个碳化硅LDMOS元胞。
上述的碳化硅LDMOS中，P+欧姆接触区9和N+源区上方同时与源极金属电极11连接，源极金属电极11延伸出N+源区之外的部分与多晶硅沟槽15顶部连接。
上述的碳化硅LDMOS中，绝缘介质层14由侧板部分和底板部分构成，侧板部分同时与外N+源区13、P型沟道区5和N型漂移区4连接，底部部分与N型漂移区4连接。
上述的碳化硅LDMOS中，N型漂移区4为轻掺杂的N型漂移区，其载流子浓度在1014～1016cm-3。
上述的碳化硅LDMOS中，N+漏区10顶部与漏极金属电极12连接。
上述的碳化硅LDMOS中，绝缘介质层14、多晶硅沟槽15、P型沟道区5、N+源区和N型漂移区4共同构成一个MOS沟道二极管(TMCD)；该沟道二极管与寄生PN结体二极管并联。
上述的碳化硅LDMOS中，绝缘介质层14的厚度小于栅氧介质层6的厚度。
上述的碳化硅LDMOS中，绝缘介质层14的材质为二氧化硅。
上述的碳化硅LDMOS中，P型耐压区3位于N型漂移区2与P型缓冲区4之间。
上述的碳化硅LDMOS中，源极金属电极11与多晶硅沟槽15、P+欧姆接触区9和N+源区接触；漏极金属电极12与N+漏区接触10。
本发明的碳化硅LDMOS的制造方法按以下步骤进行：
(1)对N型掺杂的碳化硅晶片1进行表面处理，然后依次外延生长P型缓冲区2、P型耐压区3和N型漂移区4；
(2)通过铝离子选择性注入形成P型沟道区5，采用PECVD(等离子增强化学气相淀积)方法生长栅氧介质层6，并在栅氧介质层上制备多晶硅栅极7；
(3)通过氮离子选择性注入形成N+源区和N+漏区10，通过铝离子选择性注入形成P+欧姆接触区9；
(4)采用ICP(感应耦合等离子体)方法刻蚀碳化硅，采用热氧化生长二氧化硅制成绝缘介质层14，采用多晶硅淀积形成多晶硅沟槽15；
(5)通过淀积金属形成源极金属11和漏极金属12，形成碳化硅LDMOS。
本发明的碳化硅LDMOS的使用方法为：
当LDMOS器件作为续流二极管应用时，控制MOS沟道二极管的开启电压低于寄生PN结体二极管的开启电压。
本发明的具有快恢复特性的碳化硅LDMOS的原理为：当LDMOS器件工作在续流状态时，由于TMCD的开启电压低于寄生体二极管的开启电压，TMCD优先导通，而TMCD是一种单极型器件，使得N型漂移区内的空穴载流子浓度急剧减小。
本发明的碳化硅LDMOS器件利用由源极沟槽、N+源区、P型沟道区以及N型漂移区组成的MOS沟道二极管，当LDMOS器件作为续流二极管应用时，减小器件内部寄生二极管正向导通时，N型漂移区内的空穴载流子数量，减小器件的反向恢复时间，提高器件的反向恢复速度。
附图说明
图1为传统的碳化硅LDMOS器件结构示意图；
图2为本发明的碳化硅LDMOS结构示意图；
图3为本发明的碳化硅LDMOS的制备方法步骤(1)的中间产品结构示意图；
图4为为本发明的碳化硅LDMOS的制备方法步骤(2)的中间产品结构示意图；
图5为本发明的碳化硅LDMOS的制备方法步骤(3)的中间产品结构示意图；
图6为本发明的碳化硅LDMOS的制备方法步骤(4)的中间产品结构示意图；
图中，1、N+衬底区，2、P型缓冲区，3、P型耐压区，4、N型漂移区，5、P型沟道区，6、栅氧介质层，7、多晶硅栅电极，8、内N+源区，9、P+欧姆接触区，10、N+漏区，11、源极金属电极，12、漏极金属电极，13、外N+源区，14、绝缘介质层，15、多晶硅沟槽。
具体实施方式
本发明实施例中，当LDMOS器件作为续流二极管应用时，N型漂移区内的空穴载流子数量接近与零，器件的反向恢复时间减少，器件的反向恢复速度提高。
本发明实施例中，图2中的虚线部分为MOS沟道二极管(TMCD)。
实施例1
传统的碳化硅LDMOS器件结构如图1所示；
本实施例的碳化硅LDMOS结构如图2所示，包括一个N型漂移区4，在N型漂移区4上设有P型沟道区5、P+欧姆接触区9、N+源区、N+漏区10；P型沟道区5上依次为栅氧介质层6和多晶硅栅电极7；N型漂移区4下面依次为P型耐压区3、P型缓冲区2和N+衬底区1；其中，N+源区由内N+源区8和外N+源区13构成一体结构，环绕在P+欧姆接触区9外部；外N+源区13、P型沟道区5和N型漂移区4同时与绝缘介质层14的外壁面连接，绝缘介质层14为桶型结构，绝缘介质层14的内部为多晶硅沟槽15；绝缘介质层14、多晶硅沟槽15、P型沟道区5、N+源区和N型漂移区4共同构成一个MOS沟道二极管(TMCD)；该沟道二极管与寄生PN结体二极管并联；
一个绝缘介质层14和一个多晶硅沟槽15同时用于两个碳化硅LDMOS元胞，其中半个绝缘介质层14和半个多晶硅沟槽15用于一个碳化硅LDMOS元胞；
P+欧姆接触区9和N+源区上方同时与源极金属电极11连接，源极金属电极11延伸出N+源区之外的部分与多晶硅沟槽15顶部连接。9和N+源区上方同时与源极金属电极11连接，源极金属电极11延伸出N+源区之外的部分与多晶硅沟槽15顶部连接；
绝缘介质层14由侧板部分和底板部分构成，侧板部分同时与外N+源区13、P型沟道区5和N型漂移区4连接，底部部分与N型漂移区4连接；
N型漂移区4为轻掺杂的N型漂移区；
N+漏区10顶部与漏极金属电极12连接；
绝缘介质层14、多晶硅沟槽15、P型沟道区5、N+源区和N型漂移区4共同构成一个MOS沟道二极管(TMCD)，如图2虚线部分所示，该沟道二极管与寄生PN结体二极管并联；
绝缘介质层14的厚度小于栅氧介质层6的厚度；
绝缘介质层14的材质为二氧化硅；
P型耐压区3位于N型漂移区2与P型缓冲区4之间；
源极金属电极11与多晶硅沟槽15、P+欧姆接触区9和N+源区接触；漏极金属电极12与N+漏区接触10；
制备方法为：
对N型掺杂的碳化硅晶片1进行表面处理，然后依次外延生长P型缓冲区2、P型耐压区3和N型漂移区4；结构如图3所示；
通过铝离子选择性注入形成P型沟道区5，采用PECVD(等离子增强化学气相淀积)方法生长栅氧介质层6，并在栅氧介质层上制备多晶硅栅极7；结构如图4所示；
通过氮离子选择性注入形成N+源区和N+漏区10，通过铝离子选择性注入形成P+欧姆接触区9；结构如图5所示；
采用ICP(感应耦合等离子体)方法刻蚀碳化硅，采用热氧化生长二氧化硅制成绝缘介质层14，采用多晶硅淀积形成多晶硅沟槽15；结构如图6所示；
通过淀积金属形成源极金属11和漏极金属12，形成碳化硅LDMOS；
使用方法为：
当LDMOS器件作为续流二极管应用时，控制MOS沟道二极管的开启电压低于寄生PN结体二极管的开启电压；
LDMOS器件的元胞宽度为15～20μm，N型漂移区的掺杂浓度为5×1015～2×1016cm-3，厚度为5～10μm，P型耐压区的掺杂浓度为1×1015～1×1016cm-3，厚度为3～5μm；P型缓冲区的掺杂浓度为5×1017～1×1018cm-3，厚度为1～3μm；P型沟道区的掺杂浓度为5×1016～4×1017cm-3，结深深度为1～2μm；所述P+欧姆接触区的掺杂浓度为5×1018～2×1019cm-3，结深深度为0.3～0.5μm，N+源区的掺杂浓度为1×1019～1×1020cm-3，结深深度为0.3～0.5μm；N+漏区的掺杂浓度为1×1019～1×1020cm-3，结深深度为0.5～1.0μm，栅氧介质层6的厚度为30～70nm，绝缘介质层14的厚度为10～40nm，多晶硅沟槽的深度为1.5～2.5μm，宽度为0.5～1.0μm。
本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调整和优化，皆应属本发明权利要求的涵盖范围。
Claims (8)
1.一种碳化硅LDMOS，包括一个N型漂移区，在N型漂移区上设有P型沟道区、P+欧姆接触区、N+源区、N+漏区；P型沟道区上依次为栅氧介质层和多晶硅栅电极；N型漂移区下面依次为P型耐压区、P型缓冲区和N+衬底区；其特征在于：N+源区由内N+源区和外N+源区构成一体结构，环绕在P+欧姆接触区外部；外N+源区、P型沟道区和N型漂移区同时与绝缘介质层的外壁面连接，绝缘介质层为桶型结构，绝缘介质层内部为多晶硅沟槽；绝缘介质层、多晶硅沟槽、P型沟道区、N+源区和N型漂移区共同构成一个MOS沟道二极管；该沟道二极管与寄生PN结体二极管并联。
2.根据权利要求1所述的一种碳化硅LDMOS，其特征在于所述的一个绝缘介质层和一个多晶硅沟槽同时用于两个碳化硅LDMOS元胞，其中半个绝缘介质层和半个多晶硅沟槽用于一个碳化硅LDMOS元胞。
3.根据权利要求1所述的一种碳化硅LDMOS，其特征在于所述的P+欧姆接触区和N+源区上方同时与源极金属电极连接，源极金属电极延伸出N+源区之外的部分与多晶硅沟槽顶部连接。
4.根据权利要求1所述的一种碳化硅LDMOS，其特征在于所述的绝缘介质层由侧板部分和底板部分构成，侧板部分同时与外N+源区、P型沟道区和N型漂移区连接，底部部分与N型漂移区连接。
5.根据权利要求1所述的一种碳化硅LDMOS，其特征在于所述的绝缘介质层、多晶硅沟槽、P型沟道区、N+源区和N型漂移区共同构成一个MOS沟道二极管；该沟道二极管与寄生PN结体二极管并联。
6.根据权利要求1所述的一种碳化硅LDMOS，其特征在于所述的绝缘介质层的厚度小于栅氧介质层的厚度。
7.一种权利要求1所述的碳化硅LDMOS的制造方法，其特征在于按以下步骤进行：
(1)对N型掺杂的碳化硅晶片进行表面处理，然后依次外延生长P型缓冲区、P型耐压区和N型漂移区；
(2)通过铝离子选择性注入形成P型沟道区，采用PECVD方法生长栅氧介质层，并在栅氧介质层上制备多晶硅栅极；
(3)通过氮离子选择性注入形成N+源区和N+漏区，通过铝离子选择性注入形成P+欧姆接触区；
(4)采用ICP方法刻蚀碳化硅，采用热氧化生长二氧化硅制成绝缘介质层，采用多晶硅淀积形成多晶硅沟槽；
(5)通过淀积金属形成源极金属和漏极金属，形成碳化硅LDMOS。
8.一种权利要求1所述的碳化硅LDMOS的使用方法，其特征在于当LDMOS器件作为续流二极管应用时，控制MOS沟道二极管的开启电压低于寄生PN结体二极管的开启电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111469561.2A CN114141877A (zh) | 2021-12-03 | 2021-12-03 | 一种碳化硅ldmos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111469561.2A CN114141877A (zh) | 2021-12-03 | 2021-12-03 | 一种碳化硅ldmos及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114141877A true CN114141877A (zh) | 2022-03-04 |
Family
ID=80387578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111469561.2A Pending CN114141877A (zh) | 2021-12-03 | 2021-12-03 | 一种碳化硅ldmos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114141877A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253924A (zh) * | 2023-11-20 | 2023-12-19 | 深圳天狼芯半导体有限公司 | 一种碳化硅ldmos及制备方法 |
-
2021
- 2021-12-03 CN CN202111469561.2A patent/CN114141877A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253924A (zh) * | 2023-11-20 | 2023-12-19 | 深圳天狼芯半导体有限公司 | 一种碳化硅ldmos及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| US8829608B2 (en) | Semiconductor device | |
| CN109920854B (zh) | Mosfet器件 | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US20060006458A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN109166916B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN116072546A (zh) | 集成sbd的碳化硅分裂栅沟槽mosfet及制备方法 | |
| WO2017219968A1 (zh) | 横向绝缘栅双极型晶体管及其制造方法 | |
| CN117497600B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN114141877A (zh) | 一种碳化硅ldmos及其制造方法 | |
| WO2019114201A1 (zh) | 一种低导通电阻的碳化硅功率半导体器件 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| KR20010102278A (ko) | 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN117393439B (zh) | 一种增强耐压能力的碳化硅双槽栅ldmos的制造方法 | |
| CN116169159B (zh) | 一种超级结绝缘栅双极型晶体管结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |