CN117497600B - 超结碳化硅晶体管的结构、制造方法及电子设备 - Google Patents
超结碳化硅晶体管的结构、制造方法及电子设备 Download PDFInfo
- Publication number
- CN117497600B CN117497600B CN202311835355.8A CN202311835355A CN117497600B CN 117497600 B CN117497600 B CN 117497600B CN 202311835355 A CN202311835355 A CN 202311835355A CN 117497600 B CN117497600 B CN 117497600B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- well
- super
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 84
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000000694 effects Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000002146 bilateral effect Effects 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种超结碳化硅晶体管的结构、制造方法及电子设备，属于半导体技术领域，包括左右对称的两个子场效应管结构和多个第二有源层，左右对称的切面为矢状面，所述子场效应管结构包括衬底、漂移层、第一阱、半导体柱、第一有源层以及栅极结构；漂移层设置于衬底的上表面；第一阱设置于漂移层的上表面；其中，第一阱与矢状面之间设置预设距离；半导体柱设置于第一阱下表面；第一有源层设置于第一阱中且位于第一阱上表面；栅极结构覆盖第一阱顶部；多个第二有源层设置于两个栅极结构之间；半导体柱、第二有源层和第一阱的掺杂类型为第一类型；衬底、漂移层和第一有源层的为第二类型；减小了导通损耗和芯片面积，增大了可靠性和电流密度，简化了工艺。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种超结碳化硅晶体管的结构、制造方法及电子设备。
背景技术
碳化硅（SiC）功率金属-氧化-半导体场效应晶体管(metal-oxide-semiconductorfield-effect transistor，MOSFET)由于其更快的开关速度、更低的开关损耗和更高的工作温度范围，已成为电动汽车和光伏逆变器等高功率应用中硅绝缘栅双极晶体管（IGBT）的有力竞争对手。在实际应用中，MOSFET 需要反并联二极管来处理反向电流，硅基MOSFET常采用体二极管来降低寄生电感，起到续流作用，但是对于SiC MOSFET，其材料带隙较宽，体二极管开启电压（约2.7V）远高于硅基MOSFET（约1.5V），导通损耗较大。
相关的碳化硅晶体管将SiC MOSFET与SBD或JFET反并联集成可以起到反向续流作用，但通常并联在平面，其会使芯片面积有所增大；也有相关的碳化硅晶体管通过分裂栅在反向时控制续流通道开启的结构，但其存在栅极可靠性、工艺复杂以及电流密度低的问题。
故相关的碳化硅晶体管存在导通损耗大、芯片面积大、可靠性差、工艺复杂以及电流密度低的缺陷。
发明内容
本申请的目的在于提供一种超结碳化硅晶体管的结构、制造方法及电子设备，旨在解决相关的氮化镓功率器件导通损耗大、芯片面积大、可靠性差、工艺复杂以及电流密度低的问题。
本申请实施例提供了一种超结碳化硅晶体管的结构，包括左右对称的两个子场效应管结构，左右对称的切面为矢状面，所述子场效应管结构包括：
衬底；
设置于所述衬底的上表面的漂移层；
设置于所述漂移层的上表面的第一阱；其中，所述第一阱与所述矢状面之间设置预设距离；
设置于所述第一阱中且位于所述第一阱上表面的第一有源层；
覆盖所述第一阱顶部的栅极结构；
设置于所述第一阱下表面的半导体柱；
所述超结碳化硅晶体管的结构还包括：
设置于两个所述栅极结构之间的多个第二有源层；
其中，所述半导体柱、所述第二有源层和所述第一阱的掺杂类型为第一类型；所述衬底、所述漂移层和所述第一有源层的为第二类型。
在其中一个实施例中，所述超结碳化硅晶体管的结构还包括：
设置于所述漂移层的上表面且位于侧面和所述第一阱之间的第一有源区。
在其中一个实施例中，所述超结碳化硅晶体管的结构包括：
设置于两个所述第一阱之间的电荷存储区。
在其中一个实施例中，所述第一类型为P型，所述第二类型为N型；或者
所述第一类型为N型，所述第二类型为P型。
在其中一个实施例中，还包括：
覆盖所述第一有源层和所述第二有源层的第一金属层；
位于所述衬底的下表面的第二金属层；
与所述栅极结构连接的第三金属层；
所述第一金属层为所述超结碳化硅晶体管的源极电极，所述第二金属层为所述超结碳化硅晶体管的漏极电极，所述第三金属层为所述超结碳化硅晶体管的栅极电极。
在其中一个实施例中，所述栅极结构的材料包括二氧化硅和多晶硅；所述个第二有源层的材料包括多晶硅；所述漂移层、所述第一有源层和所述第一阱的材料包括碳化硅。
本申请实施例还提供一种超结碳化硅晶体管的制造方法，超结碳化硅晶体管左右对称，且左右对称的切面为矢状面，所述制造方法包括：
在衬底的上表面形成漂移层，并在所述漂移层两侧形成半导体柱；
在所述半导体柱和所述漂移层的上表面形成左右对称的两个第一阱；其中，所述第一阱与所述矢状面之间设置预设距离；
分别在两个所述第一阱中且位于所述第一阱上表面形成两个第一有源层；
分别在两个所述第一阱的顶部形成两个栅极结构；
在两个所述栅极结构之间形成多个第二有源层。
在其中一个实施例中，所述在所述漂移层的上表面形成左右对称的两个第一阱之后还包括：
在所述半导体柱的上表面且位于侧面和所述第一阱之间分别形成两个第一有源区。
在其中一个实施例中，所述在两个所述栅极结构之间形成多个第二有源层之后还包括：
在第一有源层的上表面和第二有源层的上表面形成第一金属层；
在所述衬底的下表面形成第二金属层；
形成与所述栅极结构连接的第三金属层。
本申请实施例还提供一种电子设备，所述电子设备包括上述的超结碳化硅晶体管的结构。
本发明实施例与现有技术相比存在的有益效果是：由于漂移层和衬底作为漏极，第一阱作为栅极，第一有源层作为源极。第二有源层与漂移层构成异质结。当超结碳化硅晶体管加正向电压时，漏极和源极导通，异质结反偏，异质结的耗尽层扩展夹断续流通道；当超结碳化硅晶体管加反向电压时，漏极和源极关断，异质结正偏，异质结的耗尽层扩展夹断续流导通，从而无需将SiC MOSFET与肖特基势垒二极管（schottky barrier diode, SBD)或结型场效应管（junction field-effect transistor，JFET）反并联集成即可以起到反向续流作用，减小了导通损耗和芯片面积，增大了可靠性和电流密度，简化了工艺；同时，半导体柱和漂移层形成超结结构，提高了耐压能力；且对于超结结构，由于漂移区存在大面积半导体柱，所以存在一定的少子存储效应，开关特性较差，而异质结没有空穴势垒，空穴可以自由通过，从而起到快速抽取空穴的作用，提升了开关频率。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的超结碳化硅晶体管的结构的一种结构示意图；
图2为本申请一实施例提供的超结碳化硅晶体管的结构中续流通道的一种结构示意图；
图3为本申请一实施例提供的超结碳化硅晶体管的结构的一种能带图；
图4为本申请一实施例提供的超结碳化硅晶体管的结构的另一种结构示意图；
图5为本申请一实施例提供的超结碳化硅晶体管的结构的另一种结构示意图；
图6为本申请一实施例提供的超结碳化硅晶体管的结构的另一种能带图；
图7为本申请一实施例提供的超结碳化硅晶体管的结构的另一种结构示意图；
图8为本申请实施例提供的超结碳化硅晶体管的制造方法中形成漂移层的一种示意图；
图9为本申请实施例提供的超结碳化硅晶体管的制造方法中形成第一阱的一种示意图；
图10为本申请实施例提供的超结碳化硅晶体管的制造方法中形成第一有源层的一种示意图；
图11为本申请实施例提供的超结碳化硅晶体管的制造方法中形成栅极结构的一种示意图；
图12为本申请实施例提供的超结碳化硅晶体管的制造方法中形成第二有源层的一种示意图；
图13为本申请实施例提供的超结碳化硅晶体管的制造方法中形成第一有源区的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本发明实施例提供的超结碳化硅晶体管的结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
超结碳化硅晶体管的结构，包括左右对称的两个子场效应管结构，左右对称的切面为矢状面100，子场效应管结构包括衬底10、漂移层20、第一阱30、半导体柱90、第一有源层40以及栅极结构50。
漂移层20设置于衬底10的上表面。
第一阱30设置于漂移层20的上表面；其中，第一阱30与矢状面100之间设置预设距离。
第一有源层40设置于第一阱30中且位于第一阱30上表面。
栅极结构50覆盖第一阱30顶部。
半导体柱90设置于所述第一阱下表面。
超结碳化硅晶体管的结构还包括多个第二有源层60。
多个第二有源层60设置于两个栅极结构50之间。
其中，第二有源层60和第一阱30的掺杂类型为第一类型；衬底10、漂移层20和第一有源层40的为第二类型。第一类型和第二类型不同。
需要说明的是，第二有源层60为高掺杂，掺杂浓度在1e19以上，宽度约为0.1至0.2μm，续流沟道宽度在0.1至0.2μm，该结构可以在对元胞面积很小增加的情况下增加续流通道。
第二有源层60的数量为两个以上，本申请的说明书附图以2个第二有源层60形成续流通道进行说明，简单增加第二有源层60与续流通道的数目的实施例也在本申请保护范围内。
具体实施中，漂移层20和衬底10作为漏极，第一阱30作为栅极，第一有源层40作为源极。第二有源层60与漂移层20构成异质结。以第一类型为P型且第二类型为N型为例，当超结碳化硅晶体管加正向电压时，源极接低电位，漏极和源极导通，异质结反偏，异质结的耗尽层扩展夹断续流通道，如图2的左半部分所示。当超结碳化硅晶体管加反向电压时，源极接高电位，漏极和源极关断，异质结正偏，异质结的耗尽层扩展夹断续流导通，如图2的右半部分所示，从而无需将SiC MOSFET与SBD或结型场效应管JFET反并联集成即可以起到反向续流作用，减小了导通损耗和芯片面积，增大了可靠性和电流密度，简化了工艺。半导体柱和漂移层形成超结结构，提高了耐压能力；且对于超结结构，由于漂移区存在大面积半导体柱，所以存在一定的少子存储效应，开关特性较差，而异质结没有空穴势垒，空穴可以自由通过，从而起到快速抽取空穴的作用，提升了开关频率。
异质结能带图如图3所示，由于禁带宽度差异，硅与碳化硅接触会形成导带的势垒差，为了防止正向漏电过大而对耐压产生影响，正向电子势垒∆E-forward应该足够大，此处正向电子势垒∆Ep-forward约0.7eV；为增加正向电子势垒高度，可考虑在第二有源层60上形成肖特基接触。硅与碳化硅接触没有形成价带的势垒差，故空穴可以自由通过。
如图4所示，超结碳化硅晶体管的结构还包括第一有源区70。
第一有源区70设置于漂移层20的上表面且位于侧面和第一阱30之间。
需要说明的是，第一有源区70的掺杂类型为第一类型。第一有源区70为重掺杂。第一有源区70的材料可以为碳化硅。
通过设置第一有源区70，相邻的超结碳化硅晶体管之间形成隔离，实现了多个超结碳化硅晶体管的元胞的集成。
如图5所示，超结碳化硅晶体管的结构还包括电荷存储区80（charge storagelayer，CSL）。
电荷存储区80设置于两个第一阱30之间。
需要说明的是，电荷存储区80的掺杂类型为第二类型。电荷存储区80的掺杂浓度大于漂移层20的掺杂浓度且小于第一有源层40的掺杂浓度。电荷存储区80的材料为碳化硅。
需要注意的是，CSL浓度不宜超过1E17，如图6所示，高浓度SiC会使异质结势垒变薄，更容易发生自第二有源区到漂移层20的电子隧穿，使正向漏电流增加，耐压性能劣化。
通过设置电荷存储区80，减小了第一阱30之间的JFET效应，增大了超结碳化硅晶体管正向导通电流。
作为示例而非限定，第一类型为P型，第二类型为N型；或者
第一类型为N型，第二类型为P型。
如图7所示，超结碳化硅晶体管的结构还包括第一金属层01、第二金属层02和第三金属层。
第一金属层01覆盖第一有源层40和第二有源层60；
第二金属层02位于衬底10的下表面。
第三金属层与栅极结构50连接。
需要说明的是，第一金属层01为超结碳化硅晶体管的源极电极，第二金属层02为超结碳化硅晶体管的漏极电极，第三金属层为超结碳化硅晶体管的栅极电极。
作为示例而非限定，第二有源层60和第一金属层01直接为肖特基接触，从而提高了势垒，在超结碳化硅晶体管加正向电压时，减少了漏电流。
具体实施中，栅极结构50的材料包括二氧化硅和多晶硅；个第二有源层60的材料包括多晶硅；漂移层20、第一有源层40和第一阱30的材料包括碳化硅。
与一种超结碳化硅晶体管实施例相对应，本发明还提供了一种超结碳化硅晶体管的制造方法的一种实施例。
一种超结碳化硅晶体管的制造方法，超结碳化硅晶体管左右对称，且左右对称的切面为矢状面100，方法包括步骤401至步骤406。
在步骤401中，如图8所示，在衬底10的上表面形成漂移层20，并在漂移层20两侧形成半导体柱90；
具体实施中，步骤401有两种情况。
第一种情况下，步骤401具体为：通过溅射或气相沉积形成子漂移层，并通过离子注入在子漂移层两侧形成子半导体柱，且重复执行该步骤多次，以在衬底10的上表面形成漂移层20，并在漂移层20两侧形成半导体柱90。
第二种情况下，步骤401具体为：通过溅射或气相沉积形成漂移层20，通过刻蚀在漂移层20两侧形成凹槽，并在凹槽中填充半导体柱90。
在步骤402中，如图9所示，在半导体柱90和漂移层20的上表面形成左右对称的两个第一阱30；其中，第一阱30与矢状面100之间设置预设距离。
通过离子注入在漂移层20的上表面形成左右对称的两个第一阱30。
在步骤403中，如图10所示，分别在两个第一阱30中且位于第一阱30上表面形成两个第一有源层40。
通过离子注入分别在两个第一阱30中且位于第一阱30上表面形成两个第一有源层40。
在步骤404中，如图11所示，分别在两个第一阱30的顶部形成两个栅极结构50。
通过热氧氧化和多晶硅沉积分别在两个第一阱30的顶部形成两个栅极结构50。
在步骤405中，如图12所示，在两个栅极结构50之间形成多个第二有源层60。
通过气相沉积和离子注入在两个栅极结构50之间形成多个第二有源层60。
具体实施中，步骤402之后还包括步骤402-2。
在步骤402-2中，如图13所示，在半导体柱90的上表面且位于侧面和第一阱30之间分别形成两个第一有源区70。
通过离子注入在漂移层20的上表面且位于侧面和第一阱30之间分别形成两个第一有源区70。
具体实施中，步骤405之后还包括步骤406至步骤408。
在步骤405中，在第一有源层的上表面和第二有源层的上表面形成第一金属层。
在步骤405中，在衬底的下表面形成第二金属层。
在步骤405中，形成与栅极结构连接的第三金属层。
值得强调的是，第一金属层为超结碳化硅晶体管的源极电极，第二金属层为超结碳化硅晶体管的漏极电极，第三金属层为超结碳化硅晶体管的栅极电极。
值得注意的是，金属层可以为金或钯。
本发明实施例包括左右对称的两个子场效应管结构和多个第二有源层，左右对称的切面为矢状面，所述子场效应管结构包括衬底、漂移层、第一阱、半导体柱、第一有源层以及栅极结构；漂移层设置于衬底的上表面；第一阱设置于漂移层的上表面；其中，第一阱与矢状面之间设置预设距离；第一有源层设置于第一阱中且位于第一阱上表面；栅极结构覆盖第一阱顶部；半导体柱设置于第一阱的下表面；多个第二有源层设置于两个栅极结构之间；其中，第二有源层和第一阱的掺杂类型为第一类型；衬底、漂移层和第一有源层的为第二类型；减小了导通损耗和芯片面积，增大了可靠性和电流密度，简化了工艺。同时，半导体柱和漂移层形成超结结构，提高了耐压能力；且对于超结结构，由于漂移区存在大面积半导体柱，所以存在一定的少子存储效应，开关特性较差，而异质结没有空穴势垒，空穴可以自由通过，从而起到快速抽取空穴的作用，提升了开关频率。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (7)
1.一种超结碳化硅晶体管的结构，其特征在于，包括左右对称的两个子场效应管结构，左右对称的切面为矢状面，所述子场效应管结构包括：
衬底；
设置于所述衬底的上表面的漂移层；
设置于所述漂移层的上表面的第一阱；其中，所述第一阱与所述矢状面之间设置预设距离；
设置于所述第一阱中且位于所述第一阱上表面的第一有源层；
覆盖所述第一阱顶部的栅极结构；
设置于所述第一阱下表面的半导体柱；
所述超结碳化硅晶体管的结构还包括：
设置于两个所述栅极结构之间的多个第二有源层；
覆盖所述漂移层、所述第一有源层和所述第二有源层的第一金属层；
位于所述衬底的下表面的第二金属层；
与所述栅极结构连接的第三金属层；
所述第一金属层为所述超结碳化硅晶体管的源极电极，所述第二金属层为所述超结碳化硅晶体管的漏极电极，所述第三金属层为所述超结碳化硅晶体管的栅极电极；
其中，所述半导体柱、所述第二有源层和所述第一阱的掺杂类型为第一类型；所述衬底、所述漂移层和所述第一有源层的为第二类型；
多个所述第二有源层之间暴露出所述漂移层的上表面，所述第一金属层与暴露出的所述漂移层的上表面直接接触；所述第二有源层和所述漂移层之间构成异质结；
所述第二有源层的材料包括多晶硅；所述漂移层的材料包括碳化硅。
2.如权利要求1所述的超结碳化硅晶体管的结构，其特征在于，所述超结碳化硅晶体管的结构还包括：
设置于所述漂移层的上表面且位于侧面和所述第一阱之间的第一有源区。
3.如权利要求1所述的超结碳化硅晶体管的结构，其特征在于，所述第一类型为P型，所述第二类型为N型；或者
所述第一类型为N型，所述第二类型为P型。
4.如权利要求1至3任意一项所述的超结碳化硅晶体管的结构，其特征在于，所述栅极结构的材料包括二氧化硅和多晶硅；所述第一有源层和所述第一阱的材料包括碳化硅。
5.一种超结碳化硅晶体管的制造方法，其特征在于，超结碳化硅晶体管左右对称，且左右对称的切面为矢状面，所述制造方法包括：
在衬底的上表面形成漂移层，并在所述漂移层两侧形成半导体柱；
在所述半导体柱和所述漂移层的上表面形成左右对称的两个第一阱；其中，所述第一阱与所述矢状面之间设置预设距离；
分别在两个所述第一阱中且位于所述第一阱上表面形成两个第一有源层；
分别在两个所述第一阱的顶部形成两个栅极结构；
在两个所述栅极结构之间形成多个第二有源层；
在第一有源层的上表面和第二有源层的上表面形成第一金属层；
在所述衬底的下表面形成第二金属层；
形成与所述栅极结构连接的第三金属层；
所述第一金属层为所述超结碳化硅晶体管的源极电极，所述第二金属层为所述超结碳化硅晶体管的漏极电极，所述第三金属层为所述超结碳化硅晶体管的栅极电极；
其中，所述半导体柱、所述第二有源层和所述第一阱的掺杂类型为第一类型；所述衬底、所述漂移层和所述第一有源层的为第二类型；
多个所述第二有源层之间暴露出所述漂移层的上表面，所述第一金属层与暴露出的所述漂移层的上表面直接接触；所述第二有源层和所述漂移层之间构成异质结；
所述第二有源层的材料包括多晶硅；所述漂移层的材料包括碳化硅。
6.根据权利要求5所述的超结碳化硅晶体管的制造方法，其特征在于，所述在所述漂移层的上表面形成左右对称的两个第一阱之后还包括：
在所述半导体柱的上表面且位于侧面和所述第一阱之间分别形成两个第一有源区。
7.一种电子设备，其特征在于，所述电子设备包括如权利要求1至4任意一项所述的超结碳化硅晶体管的结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311835355.8A CN117497600B (zh) | 2023-12-28 | 2023-12-28 | 超结碳化硅晶体管的结构、制造方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311835355.8A CN117497600B (zh) | 2023-12-28 | 2023-12-28 | 超结碳化硅晶体管的结构、制造方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117497600A CN117497600A (zh) | 2024-02-02 |
| CN117497600B true CN117497600B (zh) | 2024-05-07 |
Family
ID=89683242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311835355.8A Active CN117497600B (zh) | 2023-12-28 | 2023-12-28 | 超结碳化硅晶体管的结构、制造方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117497600B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117690969A (zh) * | 2024-02-04 | 2024-03-12 | 深圳天狼芯半导体有限公司 | 一种碳化硅功率器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275407A (zh) * | 2017-06-09 | 2017-10-20 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
| CN112786587A (zh) * | 2019-11-08 | 2021-05-11 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其元胞结构 |
| JP2022009745A (ja) * | 2020-01-10 | 2022-01-14 | 株式会社東芝 | 半導体装置 |
| WO2023087685A1 (zh) * | 2021-11-17 | 2023-05-25 | 苏州东微半导体股份有限公司 | 半导体超结功率器件 |
| KR102583235B1 (ko) * | 2022-03-18 | 2023-09-26 | 서강대학교산학협력단 | Mosfet 소자 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5025935B2 (ja) * | 2005-09-29 | 2012-09-12 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型電界効果トランジスタの製造方法 |
| IT1401754B1 (it) * | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato e relativo metodo di fabbricazione. |
| JP7290973B2 (ja) * | 2019-03-27 | 2023-06-14 | ローム株式会社 | 半導体装置 |
-
2023
- 2023-12-28 CN CN202311835355.8A patent/CN117497600B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275407A (zh) * | 2017-06-09 | 2017-10-20 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
| CN112786587A (zh) * | 2019-11-08 | 2021-05-11 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其元胞结构 |
| JP2022009745A (ja) * | 2020-01-10 | 2022-01-14 | 株式会社東芝 | 半導体装置 |
| WO2023087685A1 (zh) * | 2021-11-17 | 2023-05-25 | 苏州东微半导体股份有限公司 | 半导体超结功率器件 |
| KR102583235B1 (ko) * | 2022-03-18 | 2023-09-26 | 서강대학교산학협력단 | Mosfet 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117497600A (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN113130627B (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| US20170365665A1 (en) | Semiconductor device | |
| JP3259485B2 (ja) | 炭化けい素たて型ｍｏｓｆｅｔ | |
| JP2005183563A (ja) | 半導体装置 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN117497600B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117476774B (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN112687744B (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
| WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| CN109860171A (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| WO2023184812A1 (zh) | 基于异质结的高功率密度隧穿半导体器件及其制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |