CN103904121A - 一种横向高压器件及其制造方法 - Google Patents

一种横向高压器件及其制造方法 Download PDF

Info

Publication number
CN103904121A
CN103904121A CN201410126949.6A CN201410126949A CN103904121A CN 103904121 A CN103904121 A CN 103904121A CN 201410126949 A CN201410126949 A CN 201410126949A CN 103904121 A CN103904121 A CN 103904121A
Authority
CN
China
Prior art keywords
type semiconductor
conductive type
drift region
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410126949.6A
Other languages
English (en)
Inventor
乔明
李燕妃
王裕如
叶珂
周锌
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201410126949.6A priority Critical patent/CN103904121A/zh
Publication of CN103904121A publication Critical patent/CN103904121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体功率器件技术领域，涉及一种横向高压器件及其制造方法。本发明的一种横向高压器件，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底上端面的第二导电类型半导体漂移区和分别设置在第二导电类型半导体漂移区上端面两端的源区和漏区，其特征在于，所述第二导电类型半导体漂移区由自下而上依次层叠设置的多个第二导电类型半导体子漂移区构成，每个第二导电类型半导体子漂移区中均设置有2个降场层。本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系。本发明尤其适用于横向高压器件。

Description

一种横向高压器件及其制造方法
技术领域
本发明涉及半导体功率器件技术领域，涉及一种横向高压器件及其制造方法。
背景技术
横向高压器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率LDMOS（Latral Double-diffused MOSFET）器件设计中，击穿电压（Breakdown Voltage，BV）和比导通电阻（Specific on-resistance，Ron,sp）存在矛盾关系。器件在高压应用时，导通电阻急剧上升，限制了高压器件在高压功率集成电路中的应用，尤其是要求低导通损耗和小芯片面积的电路。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF（Reduced SURface Field）降低表面场技术，被广泛应用于高压器件，虽然有效地减小了导通电阻，但击穿电压和导通电阻的矛盾关系仍需进一步改善。
发明内容
本发明所要解决的，就是针对上述传统横向高压器件存在的问题，提出一种在保持高击穿电压的情况下，可以大大的降低器件比导通电阻，减小器件的功耗的横向高压器件及其制造方法。
本发明解决上述技术问题所采用的技术方案是：一种横向高压器件，如图2所示，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底上端面的第二导电类型半导体漂移区和分别设置在第二导电类型半导体漂移区上端面两端的源区和漏区，其特征在于，所述第二导电类型半导体漂移区由自下而上依次层叠设置的多个第二导电类型半导体子漂移区构成，每个第二导电类型半导体子漂移区中均设置有2个降场层。
一种横向高压器件的制造方法，其特征在于，包括以下步骤：
a.采用外延工艺在第一导电类型半导体衬底上外延生长第二导电类型半导体子漂移区，采用光刻和离子注入工艺，在第二导电类型半导体子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型降场层；
b.采用外延工艺在处于器件顶部的第二导电类型半导体子漂移区上外延生长下一层第二导电类型半导体子漂移区，采用光刻和离子注入工艺，在新生长的下一层第二导电类型半导体子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型降场层，重复步骤b多次后进入步骤c；
c.在器件顶端的第二导电类型半导体子漂移区上制作器件源区和漏区。
本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系，与传统横向高压器件相比，本发明提供的横向高压器件在相同芯片面积的情况下具有更小的导通电阻。
附图说明
图1是传统横向高压器件的结构示意图；
图2是实施例1的横向高压器件的结构示意图；
图3是实施例2的横向高压器件的结构示意图；
图4是实施例3的横向高压器件的结构示意图；
图5是实施例4的横向高压器件的结构示意图；
图6是实施例5的横向高压器件的结构示意图；
图7是实施例6的横向高压器件的结构示意图；
图8是实施例7的横向高压器件的结构示意图；
图9是实施例8的横向高压器件的结构示意图；
图10是实施例9的横向高压器件的结构示意图；
图11是实施例10的横向高压器件的结构示意图；
图12是实施例11的横向高压器件的结构示意图；
图13是实施例12的横向高压器件的结构示意图；
图14是本发明的横向高压器件的制造方法的流程示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
如图1所示，为传统的高压器件结构，其漂移区为单层。本发明的主要技术方案，是将传统的漂移区结构制作为多层漂移区叠加构成漂移区的结构，目的在于当器件开态时，多个漂移区为器件提供了多条低阻电流通道，从而极大地降低了器件的导通电阻；关态时，每个漂移区内的降场层辅助耗尽漂移区，从而提高器件的击穿电压，缓解比导通电阻和耐压的矛盾关系。
实施例1：
如图2所示，本例的横向高压器件集成在第一导电类型半导体衬底1上，包括第二导电类型半导体第一漂移区21、第二导电类型半导体第二漂移区22、……、第二导电类型半导体第i漂移区2i、第一导电类型半导体体区3、第一导电类型半导体第一降场层41、第一导电类型半导体第二降场层42、……、第一导电类型半导体第2i降场层4(2i)、场氧化层5、金属前介质6、栅氧化层7、多晶硅栅电极8、第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11、源极金属12、漏极金属13；其中，第二导电类型半导体第一漂移区21、第二导电类型半导体第二漂移区22、……、第二导电类型半导体第i漂移区2i自下而上依次层叠设置在第一导电类型半导体衬底1上，每个漂移区中均设置有2个降场层，源区和漏区设置在第二导电类型半导体第i漂移区2i上的两侧，并通过场氧化层5和金属前介质6隔离。
本例的工作原理为：在第一导电类型半导体衬底1上形成第二导电类型半导体第一漂移区21、第二导电类型半导体第二漂移区22、……、第二导电类型半导体第i漂移区2i，采用光刻和离子注入工艺实现第一导电类型半导体第一降场层41、第一导电类型半导体第二降场层42、……、第一导电类型半导体第2i降场层4(2i)。与传统的横向高压器件结构相比，多层降场层结构增加了第二导电类型半导体漂移区（21、22、……、2i）的浓度。开态时，高浓度的第二导电类型半导体漂移区为高压器件提供了大量的多数载流子，形成了多个低阻电流通道，极大地减小器件导通电阻，从而大大的降低工艺成本。关态时，漏极金属13加高压，第一导电类型半导体降场层（41、42、……、4(2i)）和第一导电类型半导体衬底1辅助耗尽二导电类型半导体漂移区（21、22、……、2i），提高器件的击穿电压，缓解横向高压器件中比导通电阻和耐压的矛盾关系。因此，在功率集成电路应用中，同样输出电流能力的条件下，高压半导体器件的面积得以降低。
实施例2：
如图3所示，本例与实施例1不同的地方在于最后一次外延工艺后，只采用一次光刻和离子注入工艺实现第一导电类型半导体第2i-1降场层4(2i-1)，其工作原理和效果与实施例1相同。
实施例3：
如图4所示，本例与实施例1不同的地方在于每次外延工艺后，只采用一次光刻和离子注入工艺实现第一导电类型半导体第2i-1降场层（41、43、……、4(2i-1)）)，其工作原理和效果与实施例1相同。
实施例4：
如图5所示，本例与实施例1不同的地方在于，第一导电类型半导体降场层（41、42、……、4(2i)）采用分段窗口注入；随着向第二导电类型半导体漏区（9）靠近，降场层注入窗口间距减小，而注入窗口大小不变，其工作原理和效果与实施例1相同。
实施例5：
如图6所示，本例与实施例1不同的地方在于，第一导电类型半导体降场层（41、42、……、4(2i-1)）采用分段窗口注入；随着向第二导电类型半导体漏区（9）靠近，降场层注入窗口间距减小，而注入窗口大小不变，其工作原理和效果与实施例1相同。
实施例6：
如图7所示，本例与实施例1不同的地方在于，第一导电类型半导体降场层（41、43、……、4(2i-1)）采用分段窗口注入；随着向第二导电类型半导体漏区（9）靠近，降场层注入窗口间距减小，而注入窗口大小不变，其工作原理和效果与实施例1相同。
实施例7：
如图8所示，本例与实施例1不同的地方在于，第一导电类型半导体降场层（41、42、……、4(2i)）采用分段窗口注入；随着向第二导电类型半导体漏区（9）靠近，降场层注入窗口间距不变，而注入窗口大小增大，其工作原理和效果与实施例1相同。
实施例8：
如图9所示，本例与实施例1不同的地方在于，第一导电类型半导体降场层（41、42、……、4(2i-1)）采用分段窗口注入；随着向第二导电类型半导体漏区（9）靠近，降场层注入窗口间距不变，而注入窗口大小增大，其工作原理和效果与实施例1相同。
实施例9：
如图10所示，本例与实施例1不同的地方在于，第一导电类型半导体降场层（41、43、……、4(2i-1)）采用分段窗口注入；随着向第二导电类型半导体漏区（9）靠近，降场层注入窗口间距不变，而注入窗口大小增大，其工作原理和效果与实施例1相同。
实施例10：
如图11所示，本例与实施例1不同的地方在于，器件集成在SOI衬底上，2是埋氧层，其工作原理和效果与实施例1相同。
实施例11：
如图12所示，本例与实施例1不同的地方在于，器件集成在SOI衬底上，最后一次外延工艺后，只采用一次光刻和离子注入工艺实现第一导电类型半导体第2i-1降场层4(2i-1)，其工作原理和效果与实施例1相同。
实施例12：
如图13所示，本例与实施例1不同的地方在于，场氧化层5采用浅槽隔离（STI）技术实现，其工作原理和效果与实施例1相同。
如图14所示，为本发明的横向高压器件的制造方法的流程示意图，具体包括以下步骤：
第1步：采用外延工艺，在第一导电类型半导体衬底1上外延生长第二导电类型半导体第一漂移区21；所述第一导电类型半导体衬底1的电阻率为10～200欧姆·厘米，第二导电类型半导体第一漂移区21的电阻率为0.5～10欧姆·厘米；
第2步：采用光刻和离子注入工艺，在第二导电类型半导体第一漂移区21中注入第一导电类型半导体杂质，形成第一导电类型半导体第一降场层41和第一导电类型半导体第二降场层42；所述第一导电类型半导体第一降场层41和第二导电类型半导体第二降场层42的注入剂量为1E11cm-2～2E13cm-2；
第3步：采用外延工艺，在第二导电类型半导体第一漂移区21上外延生长第二导电类型半导体第二漂移区22；所述第二导电类型半导体漂移区22的电阻率为0.5～10欧姆·厘米；
第4步：采用光刻和离子注入工艺，在第二导电类型半导体第二漂移区22中注入第一导电类型半导体杂质，形成第一导电类型半导体第三降场层43和第一导电类型半导体第四降场层44；所述第一导电类型半导体第三降场层43和第二导电类型半导体第四降场层44的注入剂量为1E11cm-2～2E13cm-2；
……
第2i-1步：采用外延工艺，在第二导电类型半导体第i-1漂移区2(i-1)上外延生长第二导电类型半导体第i漂移区2i；所述第二导电类型半导体第i漂移区2i的电阻率为0.5～10欧姆·厘米；
第2i步：采用光刻和离子注入工艺，在第二导电类型半导体第i漂移区2i中注入第一导电类型半导体杂质，形成第一导电类型半导体第2i-1降场层4(2i-1)和第一导电类型半导体第2i降场层4(2i)；所述第一导电类型半导体第2i-1降场层4(2i-1)和第一导电类型半导体第2i降场层4(2i)的注入剂量为1E11cm-2～2E13cm-2。
源区和漏区的具体工艺步骤为：
第2i+1步：采用光刻和离子注入工艺，在第二导电类型半导体第i漂移区2i中注入第一导电类型半导体杂质，形成第一导电类型半导体体区3；所述第一导电类型半导体体区3的注入剂量为1E12cm-2～5E13cm-2；
第2i+2步：在第二导电类型半导体第i漂移区2i上端面形成场氧化层5；
第2i+3步：形成器件的栅氧化层7，所述栅氧化层7的厚度为7nm～100nm；
第2i+4步：形成器件的多晶硅栅电极8，所述多晶硅栅极8的方块电阻值为10～40欧姆/方块；
第2i+5步：采用光刻和离子注入工艺，形成器件的第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11；所述第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11的注入剂量为1E13cm-2～2E16cm-2；
第2i+6步：淀积形成金属前介质6；
第2i+7步：形成源极金属12和漏极金属13。
需要说明的是：
（1）还可以在最后一次外延工艺之后，只采用一次光刻和离子注入工艺在第二导电类型半导体第i漂移区2i中实现第一导电类型半导体第2i-1降场层4(2i-1)结构。
（2）所述每次外延工艺之后，还可以只采用一次光刻和离子注入工艺实现第一导电类型半导体降场层（41、43、45、……、4(2i-1)）。
（3）所述的第一导电类型半导体降场层（41、42、……、4(2i)）可以采用分段窗口注入；随着向第二导电类型半导体漏区9靠近，降场层注入窗口间距减小，而注入窗口大小不变，或者降场层注入窗口间距不变，而注入窗口增大。
（4）场氧化层5可以通过硅局部氧化（LOCOS）技术，也可以通过浅槽隔离（STI）技术来形成。
（5）所述横向高压器件还可以集成在SOI（silicon-on-insulator）上。
（6）可以在第一导电类型半导体体区3中形成第一导电类型半导体埋层，位于第一导电类型半导体体区3和第二导电类型半导体第i漂移区2i之间，该埋层可以避免源端的寄生晶体管导通，提高器件的可靠性。

Claims (2)

1.一种横向高压器件，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底上端面的第二导电类型半导体漂移区和分别设置在第二导电类型半导体漂移区上端面两端的源区和漏区，其特征在于，所述第二导电类型半导体漂移区由自下而上依次层叠设置的多个第二导电类型半导体子漂移区构成，每个第二导电类型半导体子漂移区中均设置有2个降场层。
2.一种横向高压器件的制造方法，其特征在于，包括以下步骤：
a.采用外延工艺在第一导电类型半导体衬底上外延生长第二导电类型半导体子漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型降场层；
b.采用外延工艺在处于器件顶部的第二导电类型半导体子漂移区上外延生长下一层第二导电类型半导体子漂移区，采用两次光刻和离子注入工艺，在新生长的下一层第二导电类型半导体子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型降场层，重复步骤b多次后进入步骤c；
c.在器件顶端的第二导电类型半导体子漂移区上制作器件源区和漏区。
CN201410126949.6A 2014-03-31 2014-03-31 一种横向高压器件及其制造方法 Pending CN103904121A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410126949.6A CN103904121A (zh) 2014-03-31 2014-03-31 一种横向高压器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410126949.6A CN103904121A (zh) 2014-03-31 2014-03-31 一种横向高压器件及其制造方法

Publications (1)

Publication Number Publication Date
CN103904121A true CN103904121A (zh) 2014-07-02

Family

ID=50995360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410126949.6A Pending CN103904121A (zh) 2014-03-31 2014-03-31 一种横向高压器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103904121A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070754A (zh) * 2015-08-07 2015-11-18 电子科技大学 横向高压器件及其制造方法
CN105161538A (zh) * 2015-08-07 2015-12-16 电子科技大学 横向高压器件及其制造方法
CN106409883A (zh) * 2016-10-31 2017-02-15 上海晶丰明源半导体有限公司 高压ldmos器件及其制作方法
CN109616522A (zh) * 2018-09-13 2019-04-12 电子科技大学 一种横向高压器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132405A1 (en) * 2000-11-27 2002-09-19 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US20080029814A1 (en) * 2006-08-02 2008-02-07 International Rectifier Corporation Multiple lateral RESURF LDMOST
CN101300679A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 制造半导体器件的方法
CN101478000A (zh) * 2007-12-31 2009-07-08 万国半导体股份有限公司 用于功率半导体器件的改进的锯齿电场漂移区域结构
CN103280457A (zh) * 2013-05-14 2013-09-04 电子科技大学 一种超低比导通电阻的横向高压功率器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132405A1 (en) * 2000-11-27 2002-09-19 Power Integrations, Inc. Method of fabricating a high-voltage transistor
CN101300679A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 制造半导体器件的方法
US20080029814A1 (en) * 2006-08-02 2008-02-07 International Rectifier Corporation Multiple lateral RESURF LDMOST
CN101478000A (zh) * 2007-12-31 2009-07-08 万国半导体股份有限公司 用于功率半导体器件的改进的锯齿电场漂移区域结构
CN103280457A (zh) * 2013-05-14 2013-09-04 电子科技大学 一种超低比导通电阻的横向高压功率器件及制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070754A (zh) * 2015-08-07 2015-11-18 电子科技大学 横向高压器件及其制造方法
CN105161538A (zh) * 2015-08-07 2015-12-16 电子科技大学 横向高压器件及其制造方法
CN106409883A (zh) * 2016-10-31 2017-02-15 上海晶丰明源半导体有限公司 高压ldmos器件及其制作方法
CN109616522A (zh) * 2018-09-13 2019-04-12 电子科技大学 一种横向高压器件
CN109616522B (zh) * 2018-09-13 2020-11-13 电子科技大学 一种横向高压器件

Similar Documents

Publication Publication Date Title
CN104201206B (zh) 一种横向soi功率ldmos器件
CN110176454B (zh) 多晶体管器件
CN103474466B (zh) 一种高压器件及其制造方法
CN109065539B (zh) 一种bcd半导体器件及其制造方法
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
US20160043213A1 (en) Semiconductor device
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN102623500A (zh) 具有降低的导通电阻的沟槽型功率 mosfet
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN103337498B (zh) 一种bcd半导体器件及其制造方法
US10068965B1 (en) Lateral high-voltage device
CN103413830B (zh) 一种横向高压mosfet及其制造方法
CN103681826A (zh) 功率用半导体元件
CN103915503A (zh) 一种横向高压mos器件及其制造方法
CN101771085A (zh) 一种高压半导体器件及其制造方法
CN103904121A (zh) 一种横向高压器件及其制造方法
CN103094350A (zh) 一种高压ldmos器件
CN102709325A (zh) 一种高压ldmos器件
CN105161538A (zh) 横向高压器件及其制造方法
CN106887451B (zh) 超结器件及其制造方法
CN103413831A (zh) 一种横向高压器件及其制造方法
CN102142460A (zh) 一种soi型p-ldmos
CN102790092A (zh) 一种横向高压dmos器件
TWI675473B (zh) 高壓半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140702

RJ01 Rejection of invention patent application after publication