CN109616522B - 一种横向高压器件 - Google Patents
一种横向高压器件 Download PDFInfo
- Publication number
- CN109616522B CN109616522B CN201811070263.4A CN201811070263A CN109616522B CN 109616522 B CN109616522 B CN 109616522B CN 201811070263 A CN201811070263 A CN 201811070263A CN 109616522 B CN109616522 B CN 109616522B
- Authority
- CN
- China
- Prior art keywords
- conductivity
- type semiconductor
- source
- drain
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 189
- 238000002347 injection Methods 0.000 claims abstract description 88
- 239000007924 injection Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 210000003850 cellular structure Anatomy 0.000 claims abstract description 3
- 239000007943 implant Substances 0.000 claims description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 13
- 238000002513 implantation Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
本发明提供一种横向高压器件，元胞结构包括：第二导电类型半导体衬底，第二导电类型半导体，第一导电类型半导体漂移区，第一导电类型半导体漂移区设有堆叠的PN条，PN条包括：第一层第二导电类型埋层、第一层第一导电类型半导体、第二层第二导电类型半导体、第二层第一导电类型半导体…第n层第二导电类型半导体、第n层第一导电类型半导体，源极第一导电类型JFET注入区设置在第二导电类型半导体和堆叠的PN条之间且位于第二导电类型半导体衬底上方，漏极第一导电类型JFET注入区设置在堆叠的PN条右侧且位于第二导电类型半导体衬底上方，本发明有效缓解器件开启状态下JFET区耗尽甚至夹断对器件非饱和区的影响，提高器件的非饱和区电流。
Description
技术领域
本发明涉及半导体功率器件技术领域，尤其是一种横向高压器件。
背景技术
横向高压器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率LDMOS(Latral Double-diffusedMOSFET)器件设计中，击穿电压(Breakdown Voltage，BV)和比导通电阻(Specific on-resistance，Ron,sp)存在矛盾关系。器件在高压应用时，导通电阻急剧上升，限制了高压器件在高压功率集成电路中的应用，尤其是要求低导通损耗和小芯片面积的电路。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF(Reduced SURface Field)降低表面场技术，被广泛应用于高压器件，其中的triple RESURF所增加的埋层虽然有效地减小了导通电阻，但是漂移区中的埋层和沟道body区之间存在JFET区，器件的非饱和区电流需要进一步改善。
发明内容
本发明所要解决的，就是针对上述传统横向高压器件存在的问题，提出一种在保持高击穿电压的情况下，可以有效提高器件非饱和区电流能力的横向高压器件。
为实现上述发明目的，本发明技术方案如下：
一种横向高压器件，其元胞结构包括：第二导电类型半导体衬底1，设置在第二导电类型半导体衬底1上端面的第二导电类型半导体2，设置在第二导电类型半导体衬底1上端面的第一导电类型半导体漂移区50，第一导电类型半导体漂移区50设置有堆叠的PN条，PN条包括：设置在第一导电类型半导体漂移区50内的第一层第二导电类型埋层41、设置在第一导电类型半导体漂移区50内的第一层第二导电类型埋层41上表面的第一层第一导电类型半导体51、设置在第一层第一导电类型半导体51上表面的第二层第二导电类型半导体42、设置在第二层第二导电类型半导体42上表面的第二层第一导电类型半导体52…设置在第n-1层第一导电类型半导体5(n-1)上表面的第n层第二导电类型半导体4n、设置在第n层第二导电类型半导体4n上表面的第n层第一导电类型半导体5n，源极第一导电类型JFET注入区20设置在第二导电类型半导体2和堆叠的PN条之间且位于第二导电类型半导体衬底1上方，漏极第一导电类型JFET注入区30设置在堆叠的PN条右侧且位于第二导电类型半导体衬底1上方，源端重掺杂第一导电类型半导体4和源端重掺杂第二导电类型半导体3设置在第二导电类型半导体2上方，设置在漏极第一导电类型JFET注入区30上表面的漏端重掺杂第一导电类型半导体5，设置在第二导电类型半导体2的部分上表面且覆盖部分源极第一导电类型JFET注入区20和部分源端重掺杂第一导电类型半导体4的栅氧化层介质9，设置在第n层第二导电类型半导体5n上方的场氧化层介质10，场氧化层介质10的左侧连接栅氧化层9、右侧连接漏端重掺杂第一导电类型半导体5，设置在栅氧化层介质9上方并覆盖部分场氧化层介质10的多晶硅电极8，设置在源端重掺杂第一导电类型半导体4和源端重掺杂第二导电类型半导体3上方并将其短接的源电极6，设置在漏端重掺杂第一导电类型半导体5上方的漏电极7，设置在多晶硅电极8和场氧化层介质10上方且分别与左边源电极6和右边漏电极7相接的表面钝化层介质11；源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30通过在第一导电类型半导体漂移区50内离子注入形成；源极第一导电类型JFET注入区20上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，源极第一导电类型JFET注入区20下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，漏极第一导电类型JFET注入区30上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，漏极第一导电类型JFET注入区30下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30同时实现；漂移区内的PN条横向尺寸相同。
作为优选方式，源极第一导电类型JFET注入区20采用多次注入最终形成多个JFET注入区堆叠的结构，包括源极第一层第一导电类型JFET注入区21、源极第二层第一导电类型JFET注入22…源极第m层第一导电类型JFET注入区2m，m≥1；漏极第一导电类型JFET注入区30采用多次注入最终形成多个JFET注入区堆叠的结构，包括漏极第一层第一导电类型JFET注入区31、漏极第二层第一导电类型JFET注入32…漏极第m层第一导电类型JFET注入区3m，m≥1。
作为优选方式，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30均未置于半导体表面，漂移区靠近源端表面和靠近漏端表面均为低浓度第一导电类型半导体漂移区50，源极第一层第一导电类型JFET注入区21及漏极第一导电类型JFET注入区30的下表面都与第二导电类型半导体衬底1相接或不相接。
作为优选方式，源极第一导电类型JFET注入区20左端面与第二导电类型半导体2不相接，源极第一导电类型JFET注入区20右端面不与漂移区内堆叠的PN条相接。
作为优选方式，源极第一导电类型JFET注入区20仅有左端和第二导电类型半导体2相接，或者仅有右端和漂移区内堆叠的PN条相接。
作为优选方式，没有源极第一导电类型JFET注入区20或者没有漏极第一导电类型JFET注入区30。
作为优选方式，堆叠的PN条最上层为第二导电类型半导体与场氧化层介质10相接。
作为优选方式，堆叠的PN条在横向均为分段式，分为多个区域，相邻区域之间均设置有与源极第一导电类型JFET注入区20注入同时形成的JFET注入区域；或每相邻区域之间无JFET注入。
作为优选方式，将漏端重掺杂第一导电类型半导体5替换为漏端重掺杂第二导电类型半导体13，形成LIGBT器件。
作为优选方式，衬底材料为SOI衬底。
本发明的有益效果为：有效缓解器件开启状态下JFET区耗尽甚至夹断对器件非饱和区的影响，提高器件的非饱和区电流。
附图说明
图1是实施例1的横向高压器件的结构示意图；
图2(a)-(b)是实施例1的横向高压器件的结构中虚线截面位置及其俯视图示意图；
图3是实施例2的横向高压器件的结构示意图；
图4和图5是实施例3的两种横向高压器件的结构示意图；
图6是实施例4的横向高压器件的结构示意图；
图7-图8是实施例5的两种横向高压器件的结构示意图；
图9-图10是实施例6的两种横向高压器件的结构示意图；
图11是实施例7的横向高压器件的结构示意图；
图12是实施例8的横向高压器件的结构示意图；
图13是实施例9的横向高压器件的结构示意图；
图14是实施例10的横向高压器件的结构示意图；
其中，1为第二导电类型半导体衬底，2为第二导电类型半导体，3为源端重掺杂第二导电类型半导体，4为源端重掺杂第一导电类型半导体，5为漏端重掺杂第一导电类型半导体，6为源电极，7为漏电极，8为多晶硅电极，9为栅氧化层介质，10为场氧化层介质，11为表面钝化层介质，13为漏端重掺杂第二导电类型半导体；20为源极第一导电类型JFET注入区，21为源极第一层第一导电类型JFET注入区，22为源极第二层第一导电类型JFET注入区…2m为源极第m层第一导电类型JFET注入区(m≥1)；30为漏极第一导电类型JFET注入区，31为漏极第一层第一导电类型JFET注入区，32为漏极第二层第一导电类型JFET注入区…3m为漏极第m层第一导电类型JFET注入区(m≥1)；41为第一层第二导电类型埋层、42为第二层第二导电类型半导体……4n为第n层第二导电类型半导体，4i为第i层第二导电类型半导体(1≤i≤n)，50为第一导电类型半导体漂移区，51为第一层第一导电类型半导体，52为第二层第一导电类型半导体……5(n-1)为第n-1层第一导电类型半导体，5n为第n层第一导电类型半导体，5i为第i层第一导电类型半导体(1≤i≤n)。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1：
如图1所示，一种横向高压器件的实施例1，其元胞结构包括：第二导电类型半导体衬底1，设置在第二导电类型半导体衬底1上端面的第二导电类型半导体2，设置在第二导电类型半导体衬底1上端面的第一导电类型半导体漂移区50，第一导电类型半导体漂移区50设置有堆叠的PN条，PN条包括：设置在第一导电类型半导体漂移区50内的第一层第二导电类型埋层41、设置在第一导电类型半导体漂移区50内的第一层第二导电类型埋层41上表面的第一层第一导电类型半导体51、设置在第一层第一导电类型半导体51上表面的第二层第二导电类型半导体42、设置在第二层第二导电类型半导体42上表面的第二层第一导电类型半导体52…设置在第n-1层第一导电类型半导体5(n-1)上表面的第n层第二导电类型半导体4n、设置在第n层第二导电类型半导体4n上表面的第n层第一导电类型半导体5n，源极第一导电类型JFET注入区20设置在第二导电类型半导体2和堆叠的PN条之间且位于第二导电类型半导体衬底1上方，漏极第一导电类型JFET注入区30设置在堆叠的PN条右侧且位于第二导电类型半导体衬底1上方，源端重掺杂第一导电类型半导体4和源端重掺杂第二导电类型半导体3设置在第二导电类型半导体2上方，设置在漏极第一导电类型JFET注入区30上表面的漏端重掺杂第一导电类型半导体5，设置在第二导电类型半导体2的部分上表面且覆盖部分源极第一导电类型JFET注入区20和部分源端重掺杂第一导电类型半导体4的栅氧化层介质9，设置在第n层第二导电类型半导体5n上方的场氧化层介质10，场氧化层介质10的左侧连接栅氧化层9、右侧连接漏端重掺杂第一导电类型半导体5，设置在栅氧化层介质9上方并覆盖部分场氧化层介质10的多晶硅电极8，设置在源端重掺杂第一导电类型半导体4和源端重掺杂第二导电类型半导体3上方并将其短接的源电极6，设置在漏端重掺杂第一导电类型半导体5上方的漏电极7，设置在多晶硅电极8和场氧化层介质10上方且分别与左边源电极6和右边漏电极7相接的表面钝化层介质11；源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30通过在第一导电类型半导体漂移区50内离子注入形成；源极第一导电类型JFET注入区20上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，源极第一导电类型JFET注入区20下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，漏极第一导电类型JFET注入区30上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，漏极第一导电类型JFET注入区30下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30同时实现；漂移区内的PN条横向尺寸相同。
本实施例的有益之处在于：
相比常规的多层RESURF LDMOS而言，该实施例新增了源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30，这两个区域通过离子注入实现高浓度。
其中源极第一导电类型JFET注入区20位于第二导电类型半导体阱区2和第i层第二导电类型半导体4i之间，源极第一导电类型JFET注入区20由高能离子注入形成，实现过程可以单独使用热过程推结形成，也可以和其他工艺共用一个热过程推阱；漏极第一导电类型JFET注入区30位于第i层第二导电类型半导体4i与右侧元胞第i层第二导电类型半导体4i之间，由高能离子注入形成，实现过程可以单独使用热过程推结形成，也可以和其他工艺共用一个热过程推阱。具体实现过程中，源极第一导电类型JFET注入区20与漏极第一导电类型JFET注入区30使用同一掩膜版和同一工艺同时形成。
一般而言，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30的浓度高于第一导电类型半导体漂移区50，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30的深度一般比第i层第二导电类型半导体4i更深。当器件处于栅关断状态即多晶硅电极8外加电压为0时，漏端电压偏置为高压，第一导电类型半导体漂移区50和源极第一导电类型JFET注入区20以及漏极第一导电类型JFET注入区30由于第二导电类型半导体衬底1、第二导电类型半导体2、第i层第二导电类型半导体4i的共同耗尽，整个漂移区全部耗尽承受高压。当器件多晶硅电极8偏置为正电压使得栅氧化层介质9下方第二导电类型半导体2表面反型为电子时，漏电极7偏置为正电压，沟道反型载流子从源电极6流向沟道表面后经过源极第一导电类型JFET注入区20和叠层区域中第i层第一导电类型半导体5i流向漏极第一导电类型JFET注入区30最终流向漏端重掺杂第一导电类型半导体5和漏电极7。源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30的设置，保证了栅开启条件下器件JFET区域耗尽区域更窄，流经电流路径更宽电子浓度更高，器件输出特性曲线中准饱和区器件电流更大。
传统RESURF LDMOS结构中漂移区内设置的叠层PN条可辅助耗尽器件漂移区载流子，缓解LDMOS击穿电压和比导通电阻的矛盾。但传统多层RESURF LDMOS存在以下问题：以第一导电类型为N型为例，实际应用中，器件开启状态下漏端电位典型值为10V，P型埋层和pbody区通过版图以图3的方式短接，当漏端电极接高电位时，Pbody和埋层之间形成一寄生JFET区域，由于反偏PN结第二导电类型半导体2/源极第一导电类型JFET注入区20、第i层第二导电类型半导体4i/源极第一导电类型JFET注入区20、第i层第二导电类型半导体4i/漏极第一导电类型JFET注入区30的存在，JFET区域耗尽区随着漏端电压增大向中间扩展甚至夹断，其带来后果如下：1、器件埋层下方通道电流降低；2、器件输出特性曲线准饱和区电流降低。高压LDMOS器件中常用于关断状态和开启时的准饱和状态，器件输出特性曲线中准饱和区电流相对线性区降低主要由两个因素决定：一是当漏端电压升高时，栅电极下方沟道电势升高导致沟道反型载流子减少，因此沟道电阻增加；二是由于JFET区域的存在，漏端电压升高时，JFET区域耗尽区逐渐向中间扩展甚至夹断，jfet区域电阻越来越大。
实施例1中正是基于此提出的一种通过增加JFET注入提高源极第一导电类型JFET注入区20区域杂质浓度和漏极第一导电类型JFET注入区30区域杂质浓度以减小JFET区域对准饱和区电流能力的影响。
需要注意的是：对于如图1或者常规的多层RESURF LDMOS而言，在实际产品中，为了改善器件的反向恢复时间，会将第二导电类型半导体2和第i层第二导电类型半导体4i短接，将埋层内存储的多数载流子通过第二导电类型半导体2从源电极释放。为了保证器件击穿电压不受影响，其连接方式一般如图2所示，图2(b)为图2(a)的穿过第i层第二导电类型半导体4i的虚线横截面，第二导电类型半导体2和第i层第二导电类型半导体4i通过第二导电类型条12周期性相连，第二导电类型条12通常直接由第i层第二导电类型半导体4i的注入实现或者第二导电类型半导体2的注入推结实现，也可以直接新增一次注入实现，源极第一导电类型JFET注入区20表面的宽度典型值一般为几百微米、第二导电类型条12的宽度一般为几微米。
实施例2:
如图3所示，本例与实施例1不同的地方在于，源极第一导电类型JFET注入区20采用多次注入最终形成多个JFET注入区堆叠的结构，包括源极第一层第一导电类型JFET注入区21、源极第二层第一导电类型JFET注入22…源极第m层第一导电类型JFET注入区2m，m≥1；漏极第一导电类型JFET注入区30采用多次注入最终形成多个JFET注入区堆叠的结构，包括漏极第一层第一导电类型JFET注入区31、漏极第二层第一导电类型JFET注入32…漏极第m层第一导电类型JFET注入区3m，m≥1。
本实施例对实施例一JFET区域的浓度分布继续优化，可以满足JFET区域顶部掺杂低底部高等要求，其工作原理和效果与实施例1相同。
实施例3：
如图4和图5所示，本例与实施例2不同的地方在于，本例中的源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30均未置于半导体表面，漂移区靠近源端表面和靠近漏端表面均为低浓度第一导电类型半导体漂移区50，对其下端面不做限定，可如图4所示的源极第一层第一导电类型JFET注入区21及漏极第一导电类型JFET注入区30的下表面都与第二导电类型半导体衬底1相接，也可如图5所示源极第一层第一导电类型JFET注入区21及漏极第一导电类型JFET注入区30的下表面都与第二导电类型半导体衬底1不相接。该实施例的有益之处是场氧化层介质10相接鸟嘴处载流子浓度较低可降低此处电场，避免器件在此处发生击穿。
实施例4：
如图6所示，本例与实施例2不同的地方在于：源极第一导电类型JFET注入区20左端面与第二导电类型半导体2不相接，源极第一导电类型JFET注入区20右端面不与漂移区内堆叠的PN条相接。
实施例5：
本例与实施例2不同的地方在于：源极第一导电类型JFET注入区20的左右侧仅有左端和第二导电类型半导体2相接，如图7所示，或者仅有右端和漂移区内堆叠的PN条相接，如图8所示。
实施例6：
本例与实施例2不同的地方在于：没有漏极第一导电类型JFET注入区30，如图9所示；或者没有源极第一导电类型JFET注入区20；如图10所示。
实施例7：
如图11所示，本例与实施例2不同的地方在于：堆叠的PN条最上层为第二导电类型半导体与场氧化层介质10相接。
实施例8：
如图12所示，本例与实施例2不同的地方在于：堆叠的PN条在横向均为分段式，分为多个区域，相邻区域之间均设置有与源极第一导电类型JFET注入区20注入同时形成的JFET注入区域。
实施例9：
如图13所示，本例与实施例2不同的地方在于：堆叠的PN条在横向均为分段式，分为多个区域，相邻区域之间无JFET注入。
实施例10：
如图14所示，本例与实施例2不同的地方在于：将漏端重掺杂第一导电类型半导体5替换为漏端重掺杂第二导电类型半导体13，形成LIGBT。
需要说明的是：
(1)本发明所要求保护的核心在于，通过一次JFET注入工艺，对具有P埋层的tripleRESURF LDMOS器件所存在的JFET区域导致器件开启状态下准饱和区电流受限进行改善。
(2)实施例中的第一导电类型半导体和第二导电类型半导体可互换，其掺杂类型不限于硼和磷两种；
(3)该器件也可用于SOI(Silicon-On-Insulator，绝缘体上硅)衬底上；
(4)JFET区域的深度可以比body区深度更深、更浅、相同；
(5)P埋层的宽度与其上方场氧化层相比可以更宽、更窄、等宽；
(6)JFET区域采用多区域叠加时，其浓度和尺寸可以不同；
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种横向高压器件，其特征在于其元胞结构包括：第二导电类型半导体衬底(1)，设置在第二导电类型半导体衬底(1)上端面的第二导电类型半导体(2)，设置在第二导电类型半导体衬底(1)上端面的第一导电类型半导体漂移区(50)，第一导电类型半导体漂移区(50)设置有堆叠的PN条，PN条包括：设置在第一导电类型半导体漂移区(50)内的第一层第二导电类型埋层(41)、设置在第一导电类型半导体漂移区(50)内的第一层第二导电类型埋层(41)上表面的第一层第一导电类型半导体(51)、设置在第一层第一导电类型半导体(51)上表面的第二层第二导电类型半导体(42)、设置在第二层第二导电类型半导体(42)上表面的第二层第一导电类型半导体(52)…设置在第n-1层第一导电类型半导体5(n-1)上表面的第n层第二导电类型半导体4n、设置在第n层第二导电类型半导体4n上表面的第n层第一导电类型半导体5n，源极第一导电类型JFET注入区(20)设置在第二导电类型半导体(2)和堆叠的PN条之间且位于第二导电类型半导体衬底(1)上方，漏极第一导电类型JFET注入区(30)设置在堆叠的PN条右侧且位于第二导电类型半导体衬底(1)上方，源端重掺杂第一导电类型半导体(4)和源端重掺杂第二导电类型半导体(3)设置在第二导电类型半导体(2)上方，设置在漏极第一导电类型JFET注入区(30)上表面的漏端重掺杂第一导电类型半导体(5)，设置在第二导电类型半导体(2)的部分上表面且覆盖部分源极第一导电类型JFET注入区(20)和部分源端重掺杂第一导电类型半导体(4)的栅氧化层介质(9)，设置在第n层第二导电类型半导体5n上方的场氧化层介质(10)，场氧化层介质(10)的左侧连接栅氧化层(9)、右侧连接漏端重掺杂第一导电类型半导体(5)，设置在栅氧化层介质(9)上方并覆盖部分场氧化层介质(10)的多晶硅电极(8)，设置在源端重掺杂第一导电类型半导体(4)和源端重掺杂第二导电类型半导体(3)上方并将其短接的源电极(6)，设置在漏端重掺杂第一导电类型半导体(5)上方的漏电极(7)，设置在多晶硅电极(8)和场氧化层介质(10)上方且分别与左边源电极(6)和右边漏电极(7)相接的表面钝化层介质(11)；源极第一导电类型JFET注入区(20)和漏极第一导电类型JFET注入区(30)通过在第一导电类型半导体漂移区(50)内离子注入形成；源极第一导电类型JFET注入区(20)上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，源极第一导电类型JFET注入区(20)下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，漏极第一导电类型JFET注入区(30)上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，漏极第一导电类型JFET注入区(30)下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，源极第一导电类型JFET注入区(20)和漏极第一导电类型JFET注入区(30)同时实现；漂移区内的PN条横向尺寸相同。
2.根据权利要求1所述的一种横向高压器件，其特征在于：源极第一导电类型JFET注入区(20)采用多次注入最终形成多个JFET注入区堆叠的结构，包括源极第一层第一导电类型JFET注入区(21)、源极第二层第一导电类型JFET注入区(22)…源极第m层第一导电类型JFET注入区2m，m≥1；漏极第一导电类型JFET注入区(30)采用多次注入最终形成多个JFET注入区堆叠的结构，包括漏极第一层第一导电类型JFET注入区(31)、漏极第二层第一导电类型JFET注入区(32)…漏极第m层第一导电类型JFET注入区3m，m≥1。
3.根据权利要求2所述的一种横向高压器件，其特征在于：源极第一导电类型JFET注入区(20)和漏极第一导电类型JFET注入区(30)均未置于半导体表面，漂移区靠近源端表面和靠近漏端表面均为低浓度第一导电类型半导体漂移区(50)，源极第一层第一导电类型JFET注入区(21)及漏极第一导电类型JFET注入区(30)的下表面都与第二导电类型半导体衬底(1)相接或不相接。
4.根据权利要求2所述的一种横向高压器件，其特征在于：源极第一导电类型JFET注入区(20)左端面与第二导电类型半导体(2)不相接，源极第一导电类型JFET注入区(20)右端面不与漂移区内堆叠的PN条相接。
5.根据权利要求2所述的一种横向高压器件，其特征在于：源极第一导电类型JFET注入区(20)仅有左端和第二导电类型半导体(2)相接，或者仅有右端和漂移区内堆叠的PN条相接。
6.根据权利要求2所述的一种横向高压器件，其特征在于：没有源极第一导电类型JFET注入区(20)或者没有漏极第一导电类型JFET注入区(30)。
7.根据权利要求2所述的一种横向高压器件，其特征在于：堆叠的PN条最上层为第二导电类型半导体与场氧化层介质(10)相接。
8.根据权利要求2所述的一种横向高压器件，其特征在于：堆叠的PN条在横向均为分段式，分为多个区域，相邻区域之间均设置有与源极第一导电类型JFET注入区(20)注入同时形成的JFET注入区域；或每相邻区域之间无JFET注入。
9.根据权利要求2所述的一种横向高压器件，其特征在于：将漏端重掺杂第一导电类型半导体(5)替换为漏端重掺杂第二导电类型半导体(13)，形成LIGBT器件。
10.根据权利要求2所述的一种横向高压器件，其特征在于：衬底材料为SOI衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811070263.4A CN109616522B (zh) | 2018-09-13 | 2018-09-13 | 一种横向高压器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811070263.4A CN109616522B (zh) | 2018-09-13 | 2018-09-13 | 一种横向高压器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109616522A CN109616522A (zh) | 2019-04-12 |
| CN109616522B true CN109616522B (zh) | 2020-11-13 |
Family
ID=66001838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811070263.4A Active CN109616522B (zh) | 2018-09-13 | 2018-09-13 | 一种横向高压器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109616522B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116525655A (zh) * | 2023-06-30 | 2023-08-01 | 江苏应能微电子股份有限公司 | 一种三维超结ldmos结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740625A (zh) * | 2008-11-19 | 2010-06-16 | 东部高科股份有限公司 | 横向双扩展mos器件及其制造方法 |
| CN103904121A (zh) * | 2014-03-31 | 2014-07-02 | 电子科技大学 | 一种横向高压器件及其制造方法 |
| CN105070754A (zh) * | 2015-08-07 | 2015-11-18 | 电子科技大学 | 横向高压器件及其制造方法 |
| CN108172623A (zh) * | 2018-03-02 | 2018-06-15 | 成都信息工程大学 | 一种高能注入埋层双通道ldmos器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150137229A1 (en) * | 2013-11-15 | 2015-05-21 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
-
2018
- 2018-09-13 CN CN201811070263.4A patent/CN109616522B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740625A (zh) * | 2008-11-19 | 2010-06-16 | 东部高科股份有限公司 | 横向双扩展mos器件及其制造方法 |
| CN103904121A (zh) * | 2014-03-31 | 2014-07-02 | 电子科技大学 | 一种横向高压器件及其制造方法 |
| CN105070754A (zh) * | 2015-08-07 | 2015-11-18 | 电子科技大学 | 横向高压器件及其制造方法 |
| CN108172623A (zh) * | 2018-03-02 | 2018-06-15 | 成都信息工程大学 | 一种高能注入埋层双通道ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109616522A (zh) | 2019-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535057B2 (en) | DMOS transistor with a poly-filled deep trench for improved performance | |
| US9184248B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| EP2362423B1 (en) | Vertical power semiconductor device | |
| JP4198469B2 (ja) | パワーデバイスとその製造方法 | |
| US9362351B2 (en) | Field effect transistor, termination structure and associated method for manufacturing | |
| KR101375887B1 (ko) | 소스-드레인간 직통 전류 경로를 갖는 횡형 트랜치 게이트 전계효과 트랜지스터 | |
| CN110556388B (zh) | 一种可集成功率半导体器件及其制造方法 | |
| US9496382B2 (en) | Field effect transistor, termination structure and associated method for manufacturing | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| US10068965B1 (en) | Lateral high-voltage device | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| WO2019186126A1 (en) | Power semiconductor device with a double gate structure | |
| CN107275388B (zh) | 一种横向高压器件 | |
| US20060043434A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN113823694B (zh) | 集成亚微米超结的横向功率半导体器件及其制造方法 | |
| KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN109616522B (zh) | 一种横向高压器件 | |
| US10355132B2 (en) | Power MOSFETs with superior high frequency figure-of-merit | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN107978632B (zh) | 多沟道的横向高压器件 | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| CN112909081B (zh) | 一种横向功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |