CN116525655A - 一种三维超结ldmos结构及其制作方法 - Google Patents

一种三维超结ldmos结构及其制作方法 Download PDF

Info

Publication number
CN116525655A
CN116525655A CN202310793099.4A CN202310793099A CN116525655A CN 116525655 A CN116525655 A CN 116525655A CN 202310793099 A CN202310793099 A CN 202310793099A CN 116525655 A CN116525655 A CN 116525655A
Authority
CN
China
Prior art keywords
region
type
conductive type
conductivity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310793099.4A
Other languages
English (en)
Inventor
孙明光
李振道
朱伟东
赵泊然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Original Assignee
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU YINGNENG MICROELECTRONICS CO Ltd filed Critical JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Priority to CN202310793099.4A priority Critical patent/CN116525655A/zh
Publication of CN116525655A publication Critical patent/CN116525655A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种三维超结LDMOS结构及其制作方法。本发明包括第一导电类型衬底，在所述第一导电类型衬底上方设置有第二导电类型外延层，所述第二导电类型外延层表面设置有预设结深的第一导电类型体区，所述第一导电类型体区表面设置有相切的第一导电类型背栅注入区和第二导电类型源极注入区；所述第二导电类型外延层表面在所述第一导电类型体区右侧设有超结区，在所述超结区中，设置有多层沿所述超结区竖向和纵向方向上交替分布的第一导电类型杂质区和第二导电类型杂质区。本发明大大增加器件耐压层的掺杂，降低比导通电阻，从而实现更低的导通损耗。

Description

一种三维超结LDMOS结构及其制作方法
技术领域
本发明涉及电子科学技术领域，尤其是指一种三维超结LDMOS结构及其制作方法。
背景技术
LDMOS（Lateral Diffused Metal-Oxide-Semiconductor Field-EffectTransistor，横向扩散金属氧化物半导体）是一种广泛用于高功率，射频（RF）和微波应用的半导体器件（如图1所示）。LDMOS特别适合于高功率、高效率和低成本的应用，例如功率开关、电机驱动、开关电源等。LDMOS的工作原理是通过控制半导体器件的栅极-源极电位差来控制通过该器件的开关，通过内置的漂移区进行高电压的耐受。然而，高电压需要低浓度的漂移区，而漂移区杂质浓度过低则会导致比导通电阻增大从而增加LDMOS的导通损耗，超结结构是一种解决上述难题的有效技术方案，是功率半导体器件里程碑式的发明。
超结结构对纵向器件效果很好，但对于横向器件受制于耐压层的形状，难以发挥至最大能力。
发明内容
为此，本发明提出一种三维超结LDMOS结构及其制作方法，通过在漂移区中进行超结结构的三维布置，让器件耐压层在横向与纵向上均有超结作用，大大增加器件耐压层的掺杂，降低比导通电阻，从而实现更低的导通损耗。
为解决上述技术问题，本发明提供一种三维超结LDMOS结构，包括第一导电类型衬底，在所述第一导电类型衬底上方设置有第二导电类型外延层，所述第二导电类型外延层表面设置有预设结深的第一导电类型体区，所述第一导电类型体区表面设置有相切的第一导电类型背栅注入区和第二导电类型源极注入区；
所述第二导电类型外延层表面在所述第一导电类型体区右侧设有超结区，在所述超结区中，设置有多层沿所述超结区竖向和纵向方向上交替分布的第一导电类型杂质区和第二导电类型杂质区。
在本发明的一种实施方式中，所述第二导电类型外延层在位于所述超结区的右侧设置有第二导电类型漏极注入区。
在本发明的一种实施方式中，所述第二导电类型外延层表面上方设置有场氧化层，所述场氧化层在位于所述第二导电类型源极注入区右侧的下表面与所述第一导电类型体区右边界的上方区域内设置有栅氧化层。
在本发明的一种实施方式中，所述栅氧化层上表面设置有多晶硅栅极。
在本发明的一种实施方式中，所述LDMOS结构还包括第一金属层和第二金属层，所述第一金属层穿过所述场氧化层并分别与所述第一导电类型背栅注入区和第二导电类型源极注入区接触，所述第二金属层穿过所述场氧化层并与所述第二导电类型漏极注入区接触。
在本发明的一种实施方式中，所述超结区中沿纵向方向上的每列中的所述第一导电类型杂质区和所述第二导电类型杂质区层数数量之和相等，所述超结区中沿竖向方向上的每排中的所述第一导电类型杂质区和所述第二导电类型杂质区层数数量之和相等。
在本发明的一种实施方式中，所述第一金属层和/或所述第二金属层为漏源金属层。
在本发明的一种实施方式中，所述第一导电类型为P型，所述第二导电类型为N型；或，所述第一导电类型为N型，所述第二导电类型为P型。
一种所述的三维超结LDMOS结构的制作方法，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底上方制作第二导电类型外延层；
在所述第二导电类型外延层表面制作预设结深的第一导电类型体区；
在所述第一导电类型体区表面注入第一导电类型离子和第二导电类型离子，形成相切的第一导电类型背栅注入区和第二导电类型源极注入区；
在所述第二导电类型外延层位于所述第一导电类型体区右侧制作超结区，在所述超结区中沿所述超结区竖向和纵向方向上，制作多层交替分布的第一导电类型杂质区和第二导电类型杂质区；
在所述第二导电类型外延层上位于所述超结区的右侧制作第二导电类型漏极注入区；
在所述第二导电类型外延层表面上方制作场氧化层，在所述场氧化层上位于所述第二导电类型源极注入区右侧的下表面与所述第一导电类型体区右边界的上方区域内制作栅氧化层；
在所述第一导电类型背栅注入区和第二导电类型源极注入区各自的表面制作穿过所述场氧化层的第一金属层，在所述第二导电类型漏极注入区表面制作穿过所述场氧化层的第二金属层；
在所述栅氧化层上表面制作多晶硅栅极。
在本发明的一种实施方式中，所述在所述第二导电类型外延层位于所述第一导电类型体区右侧制作超结区，在所述超结区中沿所述超结区竖向和纵向方向上，制作多层交替分布的第一导电类型杂质区和第二导电类型杂质区，包括：
对所述第二导电类型外延层进行第一次光刻，得到第一次沟槽；
在所述第一次沟槽内分别注入第一导电类型杂质和第二导电类型杂质，形成由纵向交替分布的第一导电类型杂质区和第二导电类型杂质区组成的第一层混合杂质区；
将所述第二导电类型外延层进行第二次外延，得到第二次第二导电类型外延层；
对位于所述第一层混合杂质区上方的所述第二次第二导电类型外延层进行第二次光刻，得到第二次沟槽；
在所述第二次沟槽内位于所述第一层混合杂质区中的第一导电类型杂质区和第二导电类型杂质区对应的上方分别注入导电类型不同的杂质，形成第二层混合杂质区；
重复上述过程，形成超结区。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的一种三维超结LDMOS结构及其制作方法，通过在漂移区中进行超结结构的三维布置，让器件耐压层在横向与纵向上均有超结作用，大大增加器件耐压层的掺杂，降低比导通电阻，从而实现更低的导通损耗。该结构通过多次“光刻-注入-外延”工艺，在LDMOS漂移区内形成了竖向与纵向的PNPN结构系列，这样以来在横向与纵向方向上均实现了辅助耗尽，从而在保证器件耐压的情况下大大提高漂移区掺杂浓度，实现LDMOS更低的导通电阻。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1为传统LDMOS结构示意图。
图2为本发明的三维超结LDMOS结构示意图。
图3为本发明的三维超结LDMOS的另一种结构示意图。
图4为本发明的三维超结LDMOS的制造流程示意图。
说明书附图标记说明：
00、P型衬底；01、N型外延层；01a、第一次N型外延层；01b、第二次N型外延层；01c、第三次N型外延层；01d、第四次N型外延层；10、P型体区；20、P型背栅注入区；21、N型源极注入区；22、N型漏极注入区；30、超结区；50、场氧化层；51、栅氧化层；60、第一金属层；61、第二金属层；70、多晶硅栅极；
301、第一层P型区；302、第二层N型区；303、第三层P型区；304、第四层N型区；311、第一层N型区；312、第二层P型区；313、第三层N型区；314、第四层P型区。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本发明中，如果有描述到方向(上、下、左、右、前及后)时，其仅是为了便于描述本发明的技术方案，而不是指示或暗示所指的技术特征必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，“大于”“小于”“超过”等理解为不包括本数；“以上”“以下”“以内”等理解为包括本数。在本发明的描述中，如果有描述到“第一”“第二”仅用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明中，除非另有明确的限定，“设置”“安装”“连接”等词语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连；可以是固定连接，也可以是可拆卸连接，还可以是一体成型；可以是机械连接，也可以是电连接或能够互相通讯；可以是两个元件内部的连通或两个元件的相互作用关系。所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
实施例1
参照图2所示，一种三维超结LDMOS结构，包括P型衬底00，在所述P型衬底00上方设置有N型外延层01，所述N型外延层01表面设置有预设结深的P型体区10（Pbody区），所述P型体区10表面设置有相切的P型背栅注入区20和N型源极注入区21；
所述N型外延层01表面在所述P型体区10（横向）右侧设有超结区30，在所述超结区30中，设置有多层沿所述超结区30竖向和纵向方向上交替分布的P型杂质区和N型杂质区。
具体地，所述N型外延层01在位于所述超结区30的右侧设置有N型漏极注入区22。
具体地，所述N型外延层01表面上方设置有场氧化层50，所述场氧化层50在位于所述N型源极注入区21右侧的下表面与所述P型体区10右边界的上方区域内设置有栅氧化层51。
具体地，所述栅氧化层51上表面设置有多晶硅栅极70。
具体地，所述LDMOS结构还包括第一金属层60和第二金属层61，所述第一金属层60穿过所述场氧化层50并分别与所述P型背栅注入区20和N型源极注入区21接触，所述第二金属层61穿过所述场氧化层50并与所述N型漏极注入区22接触；所述第一金属层60和/或所述第二金属层61为漏源金属层。
具体地，所述超结区30中沿纵向方向上的每列中的所述第一导电类型杂质区和所述第二导电类型杂质区层数数量之和相等，所述超结区30中沿竖向方向上的每排中的所述第一导电类型杂质区和所述第二导电类型杂质区层数数量之和相等。
本实施例中，如图2所示，沿所述超结区30竖向方向自下而上设置了四层PNPN多层杂质区（不限于四层，层数根据器件实际尺寸而定），由竖向和纵向交替分布的P型杂质区和N型杂质区组成，包括沿竖向自下而上设置的第一层P型区301、第二层N型区302、第三层P型区303、第四层N型区304，第一层P型区301纵向一侧为第一层N型区311，第二层N型区302纵向一侧为第二层P型区312，第三层P型区303纵向一侧为第三层N型区313，第四层N型区304一侧为第四层P型区314。
在其他实施例中，沿所述超结区30竖向方向自下而上设置了四层NPNP多层杂质区，其结构将图2中每层互换即可，如图3所示。
本发明工作原理为：当LDMOS器件栅极电位为0，器件处于关态时，漏极的高压将会全部由N型漂移区（即N型外延层01）承受。当电压来临时时，相比于传统LDMOS器件，该器件所设置的超结区30将会PNPN两两耗尽从而增强该区域的耗尽程度，从而提升耐压。由于耐压层横向与纵向辅助耗尽相比传统超结更为彻底，因此该结构的N外延层浓度可以提高的更多，从而来保持相同的耐压。而N型外延层01浓度的提升可大大降低器件比导通电阻的值，从而大大降低器件的导通损耗。由此可见，该器件结构将会大大改善超结LDMOS器件的特性。另一方面，随着PNPN层数的增加，该器件的性能将会大大提升，但同时由于外延次数的增加器件成本会随之增高。
实施例2
本实施例提供一种所述的三维超结LDMOS结构的制作方法，包括：
S1、提供P型衬底00；
S2、在所述P型衬底00上方制作N型外延层01；
S3、在所述N型外延层01表面制作预设结深的P型体区10；
S4、在所述P型体区10表面注入P型离子（P+）和N型离子（N+），形成相切的P型背栅注入区20和N型源极注入区21；
S5、在所述N型外延层01位于所述P型体区10右侧制作超结区30，在所述超结区30中沿所述超结区30竖向和纵向方向上，制作多层交替分布的P型杂质区和N型杂质区；
S6、在所述N型外延层01上位于所述超结区30的右侧制作N型漏极注入区22；
S7、在所述N型外延层01表面上方制作场氧化层50，在所述场氧化层50上位于所述N型源极注入区21右侧的下表面与所述P型体区10右边界的上方区域内制作栅氧化层51；
S8、在所述P型背栅注入区20和N型源极注入区21各自的表面制作穿过所述场氧化层50的第一金属层60，在所述N型漏极注入区22表面制作穿过所述场氧化层50的第二金属层61；
S9、在所述栅氧化层51上表面制作多晶硅栅极70。
具体地，所述在所述N型外延层01位于所述P型体区10右侧制作超结区30，在所述超结区30中沿所述超结区30竖向和纵向方向上，制作多层交替分布的P型杂质区和N型杂质区，包括：
S51、将P型衬底00上的N型外延层01进行第一次外延，得到第一次N型外延层01a；
S52、对所述第一次N型外延层01a进行第一次光刻，得到第一次沟槽；
S53、在所述第一次沟槽内分别注入P型杂质和N型杂质，形成由纵向交替分布的P型杂质区和N型杂质区组成的第一层混合杂质区（即PNPN多层杂质区）；
S54、将所述第一次N型外延层01a进行第二次外延，得到第二次N型外延层01b；
S55、对位于所述第一层混合杂质区上方的所述第二次N型外延层01b进行第二次光刻，得到第二次沟槽；
S56、在所述第二次沟槽内位于所述第一层混合杂质区中的P型杂质区和N型杂质区对应的上方分别注入导电类型不同的杂质，形成第二层混合杂质区；
重复上述步骤，形成超结区30。
参照图4所示，以四层混合杂质区为例，具体的超结区30制作过程包括：
1）将P型衬底00上的N型外延层01进行第一次外延，得到第一次N型外延层01a，对第一次N型外延层01a进行光刻后注入得到第一层P型区301和第一层N型区311，形成第一层PNPN杂质区；
2）对第一次N型外延层01a进行外延得到第二次N型外延层01b，对第二次N型外延层01b进行光刻后注入得到第二层N型区302和第二层P型区312，形成第二层PNPN杂质区；
3）对第二次N型外延层01b进行外延得到第三次N型外延层01c，对第三次N型外延层01c进行光刻后注入得到第三层P型区303和第三层N型区313，形成第三层PNPN杂质区；
4）对第三次N型外延层01c进行外延得到第四次N型外延层01d，对第四次N型外延层01d进行光刻后注入得到第四层N型区304和第四层P型区314，形成第四层PNPN杂质区。
综上所述，本发提供一种三维超结LDMOS结构与制作方法。该方法通过利用三维超结的辅助耗尽功能能进一步提升LDMOS器件性能，三维超结在横向与纵向方向上均实现了辅助耗尽，从而在保证器件耐压的情况下大大提高漂移区掺杂浓度，实现LDMOS更低的导通电阻。该三维超结结构是通过多次“光刻-注入-外延”工艺。本发明提出的结构除了实施例外还可由各种其他工艺或衬底实现，其结构应均在本发明保护范围之内。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种三维超结LDMOS结构，其特征在于，包括第一导电类型衬底，在所述第一导电类型衬底上方设置有第二导电类型外延层，所述第二导电类型外延层表面设置有预设结深的第一导电类型体区，所述第一导电类型体区表面设置有相切的第一导电类型背栅注入区和第二导电类型源极注入区；
所述第二导电类型外延层表面在所述第一导电类型体区右侧设有超结区，在所述超结区中，设置有多层沿所述超结区竖向和纵向方向上交替分布的第一导电类型杂质区和第二导电类型杂质区。
2.根据权利要求1所述的一种三维超结LDMOS结构，其特征在于，所述第二导电类型外延层在位于所述超结区的右侧设置有第二导电类型漏极注入区。
3.根据权利要求2所述的一种三维超结LDMOS结构，其特征在于，所述第二导电类型外延层表面上方设置有场氧化层，所述场氧化层在位于所述第二导电类型源极注入区右侧的下表面与所述第一导电类型体区右边界的上方区域内设置有栅氧化层。
4.根据权利要求3所述的一种三维超结LDMOS结构，其特征在于，所述栅氧化层上表面设置有多晶硅栅极。
5.根据权利要求3所述的一种三维超结LDMOS结构，其特征在于，所述LDMOS结构还包括第一金属层和第二金属层，所述第一金属层穿过所述场氧化层并分别与所述第一导电类型背栅注入区和第二导电类型源极注入区接触，所述第二金属层穿过所述场氧化层并与所述第二导电类型漏极注入区接触。
6.根据权利要求5所述的一种三维超结LDMOS结构，其特征在于，所述超结区中沿纵向方向上的每列中的所述第一导电类型杂质区和所述第二导电类型杂质区层数数量之和相等，所述超结区中沿竖向方向上的每排中的所述第一导电类型杂质区和所述第二导电类型杂质区层数数量之和相等。
7.根据权利要求5所述的一种三维超结LDMOS结构，其特征在于，所述第一金属层和/或所述第二金属层为漏源金属层。
8.根据权利要求1所述的一种三维超结LDMOS结构，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型；或，所述第一导电类型为N型，所述第二导电类型为P型。
9.一种权利要求1-8任一项所述的三维超结LDMOS结构的制作方法，其特征在于，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底上方制作第二导电类型外延层；
在所述第二导电类型外延层表面制作预设结深的第一导电类型体区；
在所述第一导电类型体区表面注入第一导电类型离子和第二导电类型离子，形成相切的第一导电类型背栅注入区和第二导电类型源极注入区；
在所述第二导电类型外延层位于所述第一导电类型体区右侧制作超结区，在所述超结区中沿所述超结区竖向和纵向方向上，制作多层交替分布的第一导电类型杂质区和第二导电类型杂质区；
在所述第二导电类型外延层上位于所述超结区的右侧制作第二导电类型漏极注入区；
在所述第二导电类型外延层表面上方制作场氧化层，在所述场氧化层上位于所述第二导电类型源极注入区右侧的下表面与所述第一导电类型体区右边界的上方区域内制作栅氧化层；
在所述第一导电类型背栅注入区和第二导电类型源极注入区各自的表面制作穿过所述场氧化层的第一金属层，在所述第二导电类型漏极注入区表面制作穿过所述场氧化层的第二金属层；
在所述栅氧化层上表面制作多晶硅栅极。
10.根据权利要求9所述的三维超结LDMOS结构的制作方法，其特征在于，所述在所述第二导电类型外延层位于所述第一导电类型体区右侧制作超结区，在所述超结区中沿所述超结区竖向和纵向方向上，制作多层交替分布的第一导电类型杂质区和第二导电类型杂质区，包括：
将所述第一导电类型衬底上的所述第二导电类型外延层进行第一次外延，得到第一次第二导电类型外延层；
对所述第一次第二导电类型外延层进行第一次光刻，得到第一次沟槽；
在所述第一次沟槽内分别注入第一导电类型杂质和第二导电类型杂质，形成由纵向交替分布的第一导电类型杂质区和第二导电类型杂质区组成的第一层混合杂质区；
将所述第一次第二导电类型外延层进行第二次外延，得到第二次第二导电类型外延层；
对位于所述第一层混合杂质区上方的所述第二次第二导电类型外延层进行第二次光刻，得到第二次沟槽；
在所述第二次沟槽内位于所述第一层混合杂质区中的第一导电类型杂质区和第二导电类型杂质区对应的上方分别注入导电类型不同的杂质，形成第二层混合杂质区；
重复上述过程，形成所述超结区。
CN202310793099.4A 2023-06-30 2023-06-30 一种三维超结ldmos结构及其制作方法 Pending CN116525655A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310793099.4A CN116525655A (zh) 2023-06-30 2023-06-30 一种三维超结ldmos结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310793099.4A CN116525655A (zh) 2023-06-30 2023-06-30 一种三维超结ldmos结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116525655A true CN116525655A (zh) 2023-08-01

Family

ID=87394407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310793099.4A Pending CN116525655A (zh) 2023-06-30 2023-06-30 一种三维超结ldmos结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116525655A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
US20170054018A1 (en) * 2014-05-04 2017-02-23 Csmc Technologies Fab1 Co., Ltd. Laterally diffused metal oxide semiconductor device and manufacturing method therefor
CN109616522A (zh) * 2018-09-13 2019-04-12 电子科技大学 一种横向高压器件
CN111969043A (zh) * 2020-08-28 2020-11-20 电子科技大学 高压三维耗尽超结ldmos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
US20170054018A1 (en) * 2014-05-04 2017-02-23 Csmc Technologies Fab1 Co., Ltd. Laterally diffused metal oxide semiconductor device and manufacturing method therefor
CN109616522A (zh) * 2018-09-13 2019-04-12 电子科技大学 一种横向高压器件
CN111969043A (zh) * 2020-08-28 2020-11-20 电子科技大学 高压三维耗尽超结ldmos器件及其制造方法

Similar Documents

Publication Publication Date Title
CN102376762B (zh) 超级结ldmos器件及制造方法
JPH08316479A (ja) 絶縁ゲート型半導体装置およびその製造方法
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
WO2004107448A1 (en) Semiconductor device having an edge termination structure and method of manufacture thereof
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN114823872A (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN113394277B (zh) 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
WO2004107449A1 (en) Termination structures for semiconductor devices and the manufacture thereof
EP3997736A1 (en) Semiconductor device and method for producing same
CN112993021A (zh) 横向双扩散金属氧化物半导体场效应管
US20220209004A1 (en) Semi-SGT MOSFET Device and Method for Making the Same
CN110212026A (zh) 超结mos器件结构及其制备方法
CN113097305B (zh) 一种场效应管及其制备方法
CN215731731U (zh) 超结功率mosfet
CN116525655A (zh) 一种三维超结ldmos结构及其制作方法
CN107863378B (zh) 超结mos器件及其制造方法
WO2021030490A1 (en) High density power device with selectively shielded recessed field plate
CN112909091A (zh) 横向双扩散晶体管及其制造方法
CN112599600A (zh) 垂直双扩散晶体管及其制造方法
CN117577691B (zh) 一种具有终端结构的半导体器件及其制造方法
CN112635559A (zh) 平面栅超结mosfet
GB2586158A (en) Semiconductor device and method for producing same
CN114649407B (zh) 一种igbt器件结构
CN117317024B (zh) 高开关特性半导体器件、工艺、芯片及电子设备
CN117133791B (zh) 一种自适应超结沟槽式mosfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230801

RJ01 Rejection of invention patent application after publication