CN111987164A - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN111987164A
CN111987164A CN202010864189.4A CN202010864189A CN111987164A CN 111987164 A CN111987164 A CN 111987164A CN 202010864189 A CN202010864189 A CN 202010864189A CN 111987164 A CN111987164 A CN 111987164A
Authority
CN
China
Prior art keywords
region
inversion
opening
forming
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010864189.4A
Other languages
English (en)
Other versions
CN111987164B (zh
Inventor
葛薇薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Hangzhou Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN202010864189.4A priority Critical patent/CN111987164B/zh
Publication of CN111987164A publication Critical patent/CN111987164A/zh
Application granted granted Critical
Publication of CN111987164B publication Critical patent/CN111987164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本专利申请公开了一种LDMOS器件及其制造方法，该制造方法包括：在衬底上方形成外延层，在外延层中注入形成漂移区与阱区；在部分阱区上方形成栅极结构；在外延层上方形成具有第一开口的第一掩模，经第一开口斜角注入形成反型区，反型区在漂移区中与漏区掺杂相反并关于漏区左右对称，与此同时，经第一掩模的第二开口在阱区中形成额外的与阱区掺杂类型相同的掺杂区；之后同样在该第一开口和第二开口进行源区以及漏区的掺杂。本专利的优势在于用同一掩模形成漏区、漂移区中的反型区、及阱区内额外的与阱区相同掺杂浓度的掺杂区，不仅可以有效的提升器件击穿电压，降低器件比导通电阻，并且提升器件的自防护能力，与此同时却又不增加任何额外成本。

Description

LDMOS器件及其制造方法
技术领域
本申请涉及半导体器件制造领域，更具体地，涉及LDMOS器件及其制造方法。
背景技术
横向扩散金属氧化物半导体(laterally-diffused metal-oxidesemiconductor,LDMOS)器件可以满足耐高压、实现功率控制等方面的要求，常用于射频功率电路中。如图1所示，LDMOS器件包括：衬底10、位于衬底10上的且相互接触的阱区11与漂移区12、位于阱区11中的源区13、位于漂移区12中的漏区14以及位于阱区11上的栅极结构15。以N型LDMOS器件为例，衬底10与阱区11为P型掺杂，漂移区12、源区13以及漏区14均为N型掺杂。在LDMOS器件中，阱区11与漂移区12形成横向的耗尽层(横向PN结)，漂移区12与衬底10形成纵向的耗尽层(纵向PN结)，从而在漂移区12中形成了大面积的耗尽区，使得LDMOS器件具有较高的击穿电压BV。
为了提升功率LDMOS器件的电学特性，通常需要进一步提高击穿电压BV，并降低比导通电阻。对于大功率的LDMOS器件而言，还需要具有很高的自防护能力，以便于防止LDMOS器件的寄生三极管误开启，其中，寄生三级管是由LDMOS器件的源区13、阱区11以及漂移区12形成的。
在传统工艺中，为了提升LDMOS器件的电学特性和自防护能力，需要在制作时增加额外的掩模(mask)或者采用其它更加复杂的工艺，从而增加了器件的制造成本，降低了器件的生产效率。
因此，希望提供一种改进的LDMOS器件及其制造方法，既可以提升LDMOS器件电学性能，又可以降低制造成本。
发明内容
有鉴于此，本发明实施例提供了一种改进的LDMOS器件及其制造方法，从而在提升LDMOS器件电学性能的同时降低制造成本。
根据本发明实施例的一方面，提供了一种LDMOS器件的制造方法，包括：在衬底上方形成外延层；在所述外延层中形成漂移区与阱区；在所述外延层上方形成具有第一开口的第一掩模，部分所述漂移区被所述第一开口暴露，经所述第一开口在所述漂移区中形成至少一个反型区；经所述第一开口在所述漂移区中形成所述漏区，所述漏区与每个所述反型区分隔；以及在所述阱区中形成所述源区，其中，所述衬底、所述阱区以及所述反型区为第一掺杂类型，所述漂移区、所述外延层、所述源区以及所述漏区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。
优选地，经所述第一开口在所述漂移区中形成至少一个反型区的步骤包括：基于所述第一掩模，经所述第一开口对所述漂移区进行至少一次离子注入，以在所述漂移区内形成所述至少一个反型区，每个所述反型区位于所述阱区与所述漏区之间和/或所述漏区与所述衬底之间，所述至少一个反型区在形成所述漏区之前形成。
优选地，每次所述离子注入的注入角度与所述外延层表面呈锐角或钝角。
优选地，在所述离子注入的次数为多次的情况下，形成的多个所述反型区位于所述漏区下方并呈环状围绕所述漏区；和/或形成的至少两个所述反型区位于所述漏区的不同侧。
优选地，所述第一掩模还位于所述阱区上方的第二开口，部分所述阱区被所述第二开口暴露，所述制造方法还包括形成至少一个掺杂区，每个所述掺杂区为第一掺杂类型，其中，所述源区与每个所述掺杂区经所述第二开口在所述阱区中形成，每个所述掺杂区分别与所述源区分隔。
优选地，还包括在部分所述阱区上方形成栅极结构，其中，所述栅极结构自阱区延伸至所述漂移区上，在形成所述源区与所述掺杂区的步骤中，所述栅极结构和第一掩膜共同形成所述第二开口。
优选地，形成所述至少一个掺杂区的步骤包括：经所述第二开口对所述阱区进行至少一次离子注入，以便于在所述阱区内形成所述至少一个掺杂区，其中，所述至少一个掺杂区和所述至少一个反型区通过一次离子注入形成。
优选地，在所述离子注入的次数为多次的情况下，形成的至少一个所述掺杂区位于所述源区下方并呈环状围绕所述源区；和/或形成的至少两个所述掺杂区位于所述源区的不同侧。
优选地，还包括在所述阱区中形成接触区，所述接触区与源区接触，所述接触区的掺杂类型为第一掺杂类型。
优选地，所述阱区呈环状围绕所述漂移区。
优选地，所述第一掺杂类型选自P型掺杂与N型掺杂中的一种，所述第二掺杂类型选自P型掺杂与N型掺杂中的另一种。
根据本发明实施例的另一方面，提供了一种LDMOS器件，包括：衬底；外延层，位于所述衬底上；漂移区与阱区，均位于所述外延层中；栅极结构，至少部分覆盖所述阱区上方；漏区与至少一个反型区，均位于所述漂移区中，所述漏区与每个所述反型区分隔；以及源区与至少一个掺杂区，均位于所述阱区中；其中，所述衬底、所述阱区以及所述反型区为第一掺杂类型，所述漂移区、所述外延层、所述源区以及所述漏区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。
优选地，至少一个所述反型区位于所述漏区下方并呈环状围绕所述漏区；和/或至少两个所述反型区位于所述漏区的不同侧。
优选地，至少一个所述掺杂区位于所述源区下方并呈环状围绕所述源区；和/或至少两个所述掺杂区位于所述源区的不同侧。
根据本发明实施例提供的LDMOS器件的制造方法，通过在漂移区中形成反型区，使得漂移区和反型区的交界处也产生耗尽层，由于耗尽层中几乎没有载流子，形成了空间电荷区，从而达到了提高击穿电压的目的，在与其它器件具有相同的耐压条件下，具有反型区的LDMOS器件的比导通电阻更低。
于此同时，在形成漏区与反型区的步骤中，均采了用同一掩模，不仅减少了器件的制造成本，而且节省了多次形成掩模、去除掩模的时间，提升了制作效率。
进一步的，通过将反型区制作在阱区与漏区之间，加快了横向耗尽速度，从而提升了器件的耐压性能，通过将反型区制作在漏区与衬底之间，加快了纵向耗尽的速度，从而提升了器件的耐压性能。
进一步的，通过控制离子注入的角度使得反型区位于漏区不同侧或者环绕漏区，使得漂移区中的耗尽层分布更加均匀，从而增强了各个角度的耐压性能。
进一步的，通过在阱区中形成同类型的掺杂区，降低了寄生三级管的基极电阻，从而增强了防止寄生三级管误开启的作用。
进一步的，基于形成漏区和反型区所用的掩模，源区与掺杂区，并且将形成反型区与掺杂区的步骤合并，进一步减少了器件的制造成本，提升了制作效率。
进一步的，通过控制离子注入的角度使得掺杂区位于源区不同侧或者环绕漏区，使得阱区中的掺杂浓度更加均匀。
进一步的，通过将栅极结构作为第二掩模阻挡注入离子，有利于将源区定位在栅极结构邻接的位置，降低了工艺难度。
根据本发明实施例提供的LDMOS器件，通过在漂移区中设置反型区，并且同时在阱区中设置掺杂区，不仅提高了LDMOS器件的击穿电压，而且降低了寄生三级管的基极电阻，增强了防止寄生三级管误开启的作用，从而达到对器件的双重防护效果。
因此，本发明提供的LDMOS器件及其制造方法采用同一掩模形成漏区、源区、漂移区中的反型区以及阱区内额外的与阱区相同掺杂浓度的掺杂区，有效的提升了器件击穿电压，降低了器件比导通电阻，并且提升器件的自防护能力，与此同时却又不增加任何额外成本。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本申请的一些实施例，而非对本申请的限制。
图1示出了现有技术的LDMOS器件的结构示意图。
图2示出了本发明实施例LDMOS器件的结构示意图。
图3至图7示出了本发明第一实施例制造LDMOS器件的方法在一些阶段的结构图。
图8至图10示出了本发明第二实施例制造LDMOS器件的方法在一些阶段的结构图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”等表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图2示出了本发明实施例LDMOS器件的结构示意图。
如图2所示，LDMOS器件包括：衬底101、外延层110、漂移区121、阱区122、漏区131、源区132、反型区141、掺杂区142、接触区150以及栅极结构160。衬底101、阱区122、反型区141、掺杂区142以及接触区150为第一掺杂类型，外延层110、漂移区121、漏区131以及源区132为第二掺杂类型，其中，第一掺杂类型选自P型掺杂与N型掺杂中的一种，第二掺杂类型选自P型掺杂与N型掺杂中的另一种。
外延层110位于衬底101上，漂移区121与阱区122均自外延层110表面向衬底101方向延伸，漂移区121与阱区122之间被外延层110分隔，并且阱区122呈环状围绕漂移区121。
漏区131位于漂移区121中并靠近漂移区121表面，用于与漏极端子连接。源区132与接触区150彼此接触且均位于阱区122中，并靠近阱区122表面，用于与源极端子连接。
反型区141位于漂移区121中并与漏区131分隔，在本实施例中，反型区141包括第一反型区141a与第二反型区141b，分别位于漏区131的不同侧，并关于漏区131对称。在一些其他实施例中，反型区141还可以呈环状围绕漏区131。
掺杂区142位于阱区122中并与源区132分隔，在本实施例中，掺杂区142包括第一掺杂区142a与第二掺杂区142b，分别位于源区132的不同侧，并关于源区132对称。在一些其他实施例中，掺杂区142还可以呈环状围绕源区132。
然而本发明实施例并不限于此，本领域技术人员可以根据需要对反型区141和掺杂区142的形状、数量、位置进行其他设置，例如将反型区141设置在阱区122与漏区131之间和/或漏区131与衬底101之间。
栅极结构160位于部分阱区122上方并延伸至漂移区121上，用于接收栅极G提供的电压，并控制阱区122在源区132和漏区131之间形成沟道，其中，栅极结构160包括栅极介质层161和栅极导体162。
图3至图7示出了本发明实施例制造LDMOS器件的方法在一些阶段的结构图，下面将以制造N型LDMOS器件为例进行说明。
如图3所示，在P型衬底101上形成N型外延层110，并在N型外延层110中注入形成N型漂移区121和P型阱区122，其中，漂移区121与阱区122自外延层110表面向衬底101方向延伸。在本实施例中，漂移区121与阱区122并未与衬底101接触，漂移区121与阱区122之间被外延层110分隔，且阱区122呈环状围绕漂移区121。然而本发明实施例并不限于此，被领域技术人员可以根据需要对漂移区121与阱区122的结构进行其他设置，例如漂移区121与阱区122与衬底101接触、漂移区121与阱区122接触、阱区122仅位于漂移区121的一侧等等。在本实施例中，外延层110与漂移区121的掺杂类型相同，共同参与形成LDMOS器件的横向PN结与纵向PN结。
进一步的，在部分阱区122上方形成栅极结构160，该栅极结构160经外延层110延伸至漂移区121上方，如图3所示，其中，栅极结构160包括栅介质层161与栅极导体162。在本实施例中，栅极结构160呈环状，暴露部分漂移区121与阱区122。
进一步的，在外延层110上方形成覆盖漂移区121、栅极结构160以及阱区122形成掩模层，并去除部分掩模层形成具有第一开口102a与第二开口102b的第一掩模102，如图4所示。
在该步骤中，例如采用光刻工艺形成第一掩模102，其中，第一开口102a暴露部分漂移区121，第二开口102b暴露部分阱区122。
在一些优选的实施例中，由于栅极结构160覆盖了部分阱区122并且经过外延层110延伸至漂移区121上，因此可以将栅极结构160作为第二掩模，降低了第二开口102b的定位难度，有利于将后续步骤中的源区形成在与栅极结构上下邻接的位置。
进一步的，基于第一掩模102，经第一开口102a在漂移区中形成P型第一反型区141a，并经第二开口102b在阱区122中形成P型第一掺杂区142a，如图4所示。
在该步骤中，例如在一次离子注入中同步形成第一反型区141a与第一掺杂区142a，形成第一反型区141a与第一掺杂区142a的离子注入的注入角度与外延层110表面呈锐角(或钝角)，使得第一反型区141a位于第一开口102a的一侧，第一掺杂区142a位于第二开口102b的一侧。
进一步的，基于第一掩模102，经第一开口102a在漂移区中形成P型第二反型区141b，并经第二开口102b在阱区122中形成P型第二掺杂区142b，如图5所示。
在该步骤中，例如在一次离子注入中同步形成第二反型区141b与第二掺杂区142b，形成第二反型区141b与第二掺杂区142b的离子注入的注入角度与外延层110表面呈钝角(或锐角)，使得第二反型区141b与第一反型区141a位于第一开口102a的不同侧，并使得第二掺杂区142b与第一掺杂区142a位于第二开口102b的不同侧。
在本实施例中，通过控制注入能量使得第一反型区141a与第二反型区141b均远离漂移区121的表面，并均与漏区131分隔开，还通过控制注入能量使得第一掺杂区142a与第二掺杂区142b均远离阱区122的表面，并与源区132分隔开。
在本实施例中，第一反型区141a与第二反型区141b构成反型区141，用于在漂移区121中形成耗尽层，第一掺杂区142a与第二掺杂区142b构成掺杂区142，用于降低阱区122中的电阻(用于降低源区132、阱区122、外延层110以及漂移区122构成的寄生npn三极管的基区电阻)。
在一些其他实施例中，还可以通过不断调整离子注入角度，使得反型区141呈环状围绕第一开口102a、掺杂区142呈环状围绕第二开口102b。
在另一些其他实施例中，还可以通过固定离子注入角度(呈锐角或钝角)，在注入过程中旋转半导体结构，使得反型区141呈环状围绕第一开口102a、掺杂区142呈环状围绕第二开口102b。
进一步的，基于第一掩模102，经第一开口102a在漂移区121中形成N型漏区131，并经第二开口102b在阱区122中形成N型源区132，如图6所示，其中，漏区131与源区132的掺杂浓度大于漂移区121以及外延层110的掺杂浓度。
在该步骤中，例如在一次离子注入中同步形成漏区131与源区132，形成漏区131与源区132的离子注入的注入角度与衬底101表面呈直角，使得漏区131位于第一开口102a的正下方，源区132位于第二开口102b的正下方。并通过控制注入能量使得漏区131靠近漂移区121表面，源区132靠近阱区122表面。
在本实施例中，由于漏区131与源区132分别位于第一开口102a与第二开口102b的正下方，使得第一反型区141a与第二反型区141b位于漏区131两侧、第一掺杂区142a与第二掺杂区142b位于源区132两侧。
在一些具体的实施例中，第一反型区141a与第二反型区141b关于漏区131对称，第一掺杂区142a与第二掺杂区142b关于源区132对称。
进一步的，在阱区122中形成P型接触区150，接触区150与源区132接触，如图7所示，其中，接触区150的掺杂浓度大于阱区122的掺杂浓度。
进一步的，将源区132和接触区150连接源极S，将漏区131连接漏极D将栅极结构160连接栅极G，形成如图2所示的LDMOS器件。
图8至图10示出了本发明第二实施例制造LDMOS器件的方法在一些阶段的结构图。
本实施例的LDMOS器件与第一实施例的LDMOS器件的结构和形成方法大体一致，本实施例从第一实施例的图5后开始有区别，和第一实施例一致的地方此处不再赘述，可以参照图2至图7的描述。与第一实施例相的不同之处在于，本实施例的LDMOS器件的反型区141还包括第三反型区141c与第四反型区141d，掺杂区142还包括第三掺杂区142c与第四掺杂区142d。
本实施例中，承接第一实施例中图5，进一步的，基于第一掩模102，经第一开口102a在漂移区中形成P型第三反型区141c，并经第二开口102b在阱区122或外延层110中形成P型第三掺杂区142c，如图8所示。
在该步骤中，例如在一次离子注入中同步形成第三反型区141c与第三掺杂区142c，形成第三反型区141c与第三掺杂区142c的离子注入的注入角度与外延层110表面呈钝角(或锐角)，该注入角度与形成第二反型区141b和第二掺杂区142b的注入角度不同，使得第三反型区141c与第二反型区141b分隔，并使得第三掺杂区142c与第二掺杂区142b分隔。
进一步的，基于第一掩模102，经第一开口102a在漂移区中形成P型第四反型区141d，并经第二开口102b在阱区122或外延层110中形成P型第四掺杂区142d，如图9所示。
在该步骤中，例如在一次离子注入中同步形成第四反型区141d与第四掺杂区142d，形成第四反型区141d与第四掺杂区142d的离子注入的注入角度与外延层110表面呈锐角(或钝角)，该注入角度与形成第一反型区141a和第一掺杂区142a的注入角度不同，使得第四反型区141d与第一反型区141a分隔，并使得第四掺杂区142d与第一掺杂区142a分隔。
进一步的，基于第一掩模102，经第一开口102a在漂移区121中形成N型漏区131，并经第二开口102b在阱区122中形成N型源区132，如图10所示，其中，漏区131与源区132的掺杂浓度大于漂移区121以及外延层110的掺杂浓度。
根据本发明实施例提供的LDMOS器件及其制造方法，该制造方法包括：在衬底上方形成外延层，在外延层中注入形成漂移区与阱区；在部分阱区上方形成栅极结构，栅极结构用于控制阱区在源区和漏区之间形成沟道；在外延层上方形成具有第一开口的第一掩模，经第一开口斜角注入形成反型区，反型区在漂移区中与漏区掺杂相反并关于漏区左右对称，与此同时，经第一掩模的第二开口在阱区中形成额外的与阱区掺杂类型相同的掺杂区，之后同样在该第一开口和第二开口进行源区以及漏区的掺杂。该制造方法不仅可以有效的提升器件击穿电压，降低器件比导通电阻，并且提升器件的自防护能力，与此同时却又不增加任何额外成本。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (11)

1.一种LDMOS器件的制造方法，其特征在于，包括：
在衬底上方形成外延层；
在所述外延层中形成漂移区与阱区；
在所述外延层上方形成具有第一开口的第一掩模，部分所述漂移区被所述第一开口暴露，
经所述第一开口在所述漂移区中形成至少一个反型区；
经所述第一开口在所述漂移区中形成所述漏区，所述漏区与每个所述反型区分隔；以及
在所述阱区中形成所述源区，
其中，所述衬底、所述阱区以及所述反型区为第一掺杂类型，所述漂移区、所述外延层、所述源区以及所述漏区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。
2.根据权利要求1所述的制造方法，其特征在于，经所述第一开口在所述漂移区中形成至少一个反型区的步骤包括：
基于所述第一掩模，经所述第一开口对所述漂移区进行至少一次离子注入，以在所述漂移区内形成所述至少一个反型区，每个所述反型区位于所述阱区与所述漏区之间和/或所述漏区与所述衬底之间，
所述至少一个反型区在形成所述漏区之前形成。
3.根据权利要求2所述的制造方法，其特征在于，每次所述离子注入的注入角度与所述外延层表面呈锐角或钝角。
4.根据权利要求2所述的制造方法，其特征在于，在所述离子注入的次数为多次的情况下，形成的多个所述反型区位于所述漏区下方并呈环状围绕所述漏区；
和/或形成的至少两个所述反型区位于所述漏区的不同侧。
5.根据权利要求2-4任一所述的制造方法，其特征在于，所述第一掩模还位于所述阱区上方的第二开口，部分所述阱区被所述第二开口暴露，所述制造方法还包括形成至少一个掺杂区，每个所述掺杂区为第一掺杂类型，
其中，所述源区与每个所述掺杂区经所述第二开口在所述阱区中形成，每个所述掺杂区分别与所述源区分隔。
6.根据权利要求5所述的制造方法，其特征在于，还包括在部分所述阱区上方形成栅极结构，
其中，所述栅极结构自阱区延伸至所述漂移区上，在形成所述源区与所述掺杂区的步骤中，所述栅极结构和第一掩膜共同形成所述第二开口。
7.根据权利要求6所述的制造方法，其特征在于，形成所述至少一个掺杂区的步骤包括：
经所述第二开口对所述阱区进行至少一次离子注入，以便于在所述阱区内形成所述至少一个掺杂区，
其中，所述至少一个掺杂区和所述至少一个反型区通过一次离子注入形成。
8.根据权利要求7所述的制造方法，其特征在于，在所述离子注入的次数为多次的情况下，形成的至少一个所述掺杂区位于所述源区下方并呈环状围绕所述源区；
和/或形成的至少两个所述掺杂区位于所述源区的不同侧。
9.一种LDMOS器件，其特征在于，包括：
衬底；
外延层，位于所述衬底上；
漂移区与阱区，均位于所述外延层中；
栅极结构，至少部分覆盖所述阱区上方；
漏区与至少一个反型区，均位于所述漂移区中，所述漏区与每个所述反型区分隔；以及
源区与至少一个掺杂区，均位于所述阱区中；
其中，所述衬底、所述阱区以及所述反型区为第一掺杂类型，所述漂移区、所述外延层、所述源区以及所述漏区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反。
10.根据权利要求9所述的LDMOS器件，其特征在于，至少一个所述反型区位于所述漏区下方并呈环状围绕所述漏区；和/或至少两个所述反型区位于所述漏区的不同侧。
11.根据权利要求9所述的LDMOS器件，其特征在于，至少一个所述掺杂区位于所述源区下方并呈环状围绕所述源区；和/或至少两个所述掺杂区位于所述源区的不同侧。
CN202010864189.4A 2020-08-25 2020-08-25 Ldmos器件及其制造方法 Active CN111987164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010864189.4A CN111987164B (zh) 2020-08-25 2020-08-25 Ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010864189.4A CN111987164B (zh) 2020-08-25 2020-08-25 Ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111987164A true CN111987164A (zh) 2020-11-24
CN111987164B CN111987164B (zh) 2022-07-15

Family

ID=73443340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010864189.4A Active CN111987164B (zh) 2020-08-25 2020-08-25 Ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111987164B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258208A1 (en) * 2007-04-19 2008-10-23 Infineon Technologies Austria Ag Semiconductor component including compensation zones and discharge structures for the compensation zones
CN101800247A (zh) * 2010-03-12 2010-08-11 上海宏力半导体制造有限公司 一种可提高击穿电压的ldmos器件及其制造方法
CN105070759A (zh) * 2015-08-31 2015-11-18 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN106409676A (zh) * 2015-07-29 2017-02-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其制造方法
CN107275452A (zh) * 2017-05-25 2017-10-20 中国科学院半导体研究所 电致单光子源器件及其制备方法
US20200119189A1 (en) * 2018-10-16 2020-04-16 Richtek Technology Corporation High voltage device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258208A1 (en) * 2007-04-19 2008-10-23 Infineon Technologies Austria Ag Semiconductor component including compensation zones and discharge structures for the compensation zones
CN101800247A (zh) * 2010-03-12 2010-08-11 上海宏力半导体制造有限公司 一种可提高击穿电压的ldmos器件及其制造方法
CN106409676A (zh) * 2015-07-29 2017-02-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其制造方法
CN105070759A (zh) * 2015-08-31 2015-11-18 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN107275452A (zh) * 2017-05-25 2017-10-20 中国科学院半导体研究所 电致单光子源器件及其制备方法
US20200119189A1 (en) * 2018-10-16 2020-04-16 Richtek Technology Corporation High voltage device and manufacturing method thereof

Also Published As

Publication number Publication date
CN111987164B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US7125777B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US9312379B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US6277675B1 (en) Method of fabricating high voltage MOS device
JP2008514007A (ja) スタック状ヘテロドーピング周縁部及び徐々に変化するドリフト領域を備えた促進された表面電界低減化高耐圧ｐ型ｍｏｓデバイス
JP2748898B2 (ja) 半導体装置およびその製造方法
JP2016063072A (ja) 半導体装置の製造方法
KR20100064556A (ko) 반도체 소자 및 그 제조 방법
SE542607C2 (en) MOSFET in SiC with self-aligned lateral MOS channel
KR102648999B1 (ko) Ldmos 반도체 소자 및 제조방법
KR102424768B1 (ko) Pldmos 트랜지스터 및 이의 제조 방법
CN113937005A (zh) 金属氧化物半导体晶体管的制造方法
US8525258B2 (en) Method for controlling impurity density distribution in semiconductor device and semiconductor device made thereby
US9263436B2 (en) Semiconductor device and method for fabricating the same
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
CN111987164B (zh) Ldmos器件及其制造方法
CN115295417A (zh) 一种横向变掺杂高压ldmos及其制作方法
CN109817719B (zh) Nldmos器件及其制造方法
KR20120069417A (ko) 반도체 장치 및 그 제조 방법
CN110556289B (zh) 具有超接面结构的半导体元件的制备方法及半导体元件
KR102359373B1 (ko) 고전압 반도체소자의 제조방법
KR101262853B1 (ko) 반도체 소자 및 그 제조 방법
US10490626B1 (en) Semiconductor device with super junction and process for the same
KR100925642B1 (ko) 바이폴라 트랜지스터의 제조방법
CN113078217A (zh) 半导体结构及其形成方法
KR100948303B1 (ko) 수평형 디모스 트랜지스터의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant