CN103050510A

CN103050510A - Rfldmos工艺中的esd器件及其制造方法

Info

Publication number: CN103050510A
Application number: CN2012101813382A
Authority: CN
Inventors: 刘冬华; 段文婷; 胡君; 王邦麟; 石晶; 钱文生
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-06-04
Filing date: 2012-06-04
Publication date: 2013-04-17
Anticipated expiration: 2032-06-04
Also published as: CN103050510B

Abstract

本发明公开了一种RFLDMOS工艺中的ESD器件，ESD器件为N型LDMOS器件，在多晶硅栅源端一侧的P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，在多晶硅栅的漏端一侧的P阱中形成有N型源漏注入区、第二N型轻掺杂漏注入区和用于降低ESD器件的击穿电压的第二P型轻掺杂漏注入区，第二P型轻掺杂漏注入区位于N型源漏注入区的外侧并且第二P型轻掺杂漏注入区的结深大于等于第二N型源漏注入区的结深。本发明还公开了一种RFLDMOS工艺中的ESD器件的制造方法。本发明能减少一道额外的ESD器件的源漏注入光罩，能降低工艺的复杂性，减少工艺成本，提高RFLDMOS工艺的竞争力。

Description

RFLDMOS工艺中的ESD器件及其制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种RFLDMOS（射频横向扩散金属氧化物半导体）工艺中的ESD器件，本发明还涉及一种RFLDMOS工艺中的ESD器件的制造方法。

背景技术

静电释放（ESD）保护在集成电路中有着非常重要的作用。集成电路是非常精密的产品，大规模集成电路为了降低功耗和提高集成度，工作电压的变化趋势是一直在降低。但集成电路所处的外部环境，如干燥的气候、与人体接触等，会导致集成电路模块上聚集一些静电，这些静电会在短时间产生上千伏特的高电压。这种情况下，如果这个电压没有得到合适的释放，电路本身将会被烧毁，导致电路甚至系统失效。ESD保护正是起着这种保护作用。

ESD电路通常有特殊设计的ESD器件构成。对ESD器件的关键要求就是这个ESD器件的击穿电压要比所要保护的器件的工作电压高，但又比所要保护的器件的击穿电压要低。为了实现ESD器件的击穿电压的要求，ESD器件的源漏注入的条件和所要保护的器件的源漏注入的条件是不同的，故通常会采用一道额外的光罩，在ESD器件的源漏区域进行一道额外的离子注入，来降低ESD器件的击穿电压即使ESD器件的击穿电压降低到小于所要保护的器件的击穿电压。所以ESD器件的源漏注入不能和所要保护的器件的源漏注入集成在一起进行，这需要额外的成本并且增加了集成电路制造的复杂度。

发明内容

本发明所要解决的技术问题是提供一种RFLDMOS工艺中的ESD器件，能减少一道额外的ESD器件的源漏注入光罩，能降低工艺的复杂性，减少工艺成本，提高RFLDMOS工艺的竞争力。为此，本发明还提供一种RFLDMOS工艺中的ESD器件的制造方法。

为解决上述技术问题，本发明提供的RFLDMOS工艺中的ESD器件为N型LDMOS器件，包括：

形成于P阱之上的多晶硅栅，所述多晶硅栅和所述P阱之间隔离有栅介质层。

在所述多晶硅栅的两侧侧面上形成侧墙。

在所述多晶硅栅的源端一侧的所述P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，源端一侧的所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；源端一侧的所述N型源漏注入区的结深大于所述N型轻掺杂漏注入区的结深。

在所述多晶硅栅的漏端一侧的所述P阱中形成有第二N型轻掺杂漏注入区、N型源漏注入区以及用于降低所述ESD器件的击穿电压的第二P型轻掺杂漏注入区；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，漏端一侧的所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；所述第二P型轻掺杂漏注入区的靠近所述多晶硅栅一侧的内侧边缘位于漏端一侧的所述N型源漏注入区的远离所述多晶硅栅一侧的外侧边缘的外侧，且所述第二P型轻掺杂漏注入区的内侧边缘和漏端一侧的所述N型源漏注入区的外侧边缘相隔一横向距离；所述N型源漏注入区的结深小于所述第二N型轻掺杂漏注入区的结深、且所述N型源漏注入区位于所述第二N型轻掺杂漏注入区中；所述第二P型轻掺杂漏注入区的结深大于等于所述第二N型轻掺杂漏注入区的结深，所述第二P型轻掺杂漏注入区的底部和所述P阱相接触、所述第二P型轻掺杂漏注入区的周侧和所述第二N型轻掺杂漏注入区相接触。

进一步的改进是，所述第二P型轻掺杂漏注入区的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二P型轻掺杂漏注入区的工艺条件相同。

进一步的改进是，所述第二P型轻掺杂漏注入区的内侧边缘和漏端一侧的所述N型源漏注入区的外侧边缘相隔的横向距离为：0.3微米～1.5微米。

为解决上述技术问题，本发明提供的RFLDMOS工艺中的ESD器件的制造方法是在P阱之上形成栅介质层和多晶硅栅之后包括如下步骤：

步骤一、进行N型轻掺杂漏注入，在所述多晶硅栅的源端一侧的所述P阱中形成N型轻掺杂漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准。

步骤二、进行第二N型轻掺杂漏注入，在所述多晶硅栅的漏端一侧的所述P阱中形成第二N型轻掺杂漏注入区，所述第二N型轻掺杂漏注入区围出一块第二P型轻掺杂漏注入区形成区域，所述第二P型轻掺杂漏注入区形成区域未进行第二N型轻掺杂漏注入；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准。

步骤三、进行第二P型轻掺杂漏注入，在所述第二P型轻掺杂漏注入区形成区域中形成第二P型轻掺杂漏注入区；在所述多晶硅栅的两侧侧面上形成侧墙；所述第二P型轻掺杂漏注入区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离。

步骤四、进行N型源漏注入，在所述多晶硅栅两侧的所述P阱中形成N型源漏注入区，在所述多晶硅栅的源端一侧的所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；在所述多晶硅栅的漏端一侧的所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离，且所述第二P型轻掺杂漏注入区的靠近所述多晶硅栅一侧的内侧边缘位于漏端一侧的所述N型源漏注入区的远离所述多晶硅栅一侧的外侧边缘的外侧，且所述第二P型轻掺杂漏注入区的内侧边缘和漏端一侧的所述N型源漏注入区的外侧边缘相隔一横向距离；所述N型源漏注入区的结深小于所述第二N型轻掺杂漏注入区的结深、且漏端一侧的所述N型源漏注入区位于所述第二N型轻掺杂漏注入区中；所述第二P型轻掺杂漏注入区的结深大于等于所述第二N型轻掺杂漏注入区的结深，所述第二P型轻掺杂漏注入区的底部和所述P阱相接触、所述第二P型轻掺杂漏注入区的周侧和所述第二N型轻掺杂漏注入区相接触。

进一步的改进是，步骤三中所述第二P型轻掺杂漏注入的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二P型轻掺杂漏注入的工艺条件相同。

进一步的改进是，所述第二P型轻掺杂漏注入的工艺条件为：注入杂质为硼，注入剂量为1e¹²cm^-2～5e¹³cm^-2，注入能量为20KeV～60KeV。

进一步的改进是，步骤四中所述N型源漏注入的工艺条件为：注入杂质为砷，注入剂量为1e¹⁵cm^-2～5e¹⁶cm^-2，注入能量为20KeV～50KeV。

进一步的改进是，步骤二中所述第二N型轻掺杂漏注入的工艺条件为：注入杂质为磷，注入剂量为1e¹²cm^-2～5e¹³cm^-2，注入能量为20KeV～60KeV。

进一步的改进是，步骤一中所述N型轻掺杂漏注入的工艺条件为：注入杂质为磷或砷，注入剂量为1e¹⁴cm^-2～5e¹⁵cm^-2，注入能量为5KeV～15KeV。

进一步的改进是，步骤四中所述第二P型轻掺杂漏注入区的内侧边缘和漏端一侧的所述N型源漏注入区的外侧边缘相隔的横向距离为：0.3微米～1.5微米。

本发明的ESD器件的源漏区不需采用一道额外的光罩来进行注入并实现ESD器件的击穿电压的降低，而是在ESD器件的漏端增加一个第二P型轻掺杂漏注入区来实现器件的击穿电压的降低，这样带来的有益效果是：组成ESD器件的源漏区的N型轻掺杂漏注入区、N型源漏注入区以及第二N型轻掺杂漏注入区和第二P型轻掺杂漏注入区都能实现和RFLDMOS工艺兼容，即ESD器件的源端的N型轻掺杂漏注入区和N型源漏注入区都能和N型LDMOS的源端的N型轻掺杂漏注入区和N型源漏注入区相同，ESD器件的漏端的N型源漏注入区和第二N型轻掺杂漏注入区能和N型LDMOS的漏端的N型源漏注入区和第二N型轻掺杂漏注入区相同，ESD器件的第二P型轻掺杂漏注入区能和P型LDMOS的第二P型轻掺杂漏注入区相同，这样本发明的ESD器件的源漏区的各掺杂区能够在对应的N型LDMOS或P型LDMOS的掺杂区形成的时候同步形成，ESD器件的源漏区的各掺杂区的形成并不需要一道额外的光罩。所以，相对于现有技术，本发明能减少一道ESD器件的源漏注入的光罩，这样能降低工艺的复杂性，减少工艺成本，提高RFLDMOS工艺的竞争力。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有RFLDMOS工艺中的N型LDMOS的器件结构示意图；

图2是现有RFLDMOS工艺中的P型LDMOS的器件结构示意图；

图3是本发明实施例RFLDMOS工艺中的ESD器件的器件结构示意图；

图4是本发明实施例RFLDMOS工艺中的ESD器件的版图；

图5是本发明实施例RFLDMOS工艺中的ESD器件及现有1.8V的N型LDMOS的耐压特性曲线比较图；

图6A-图6C是本发明实施例RFLDMOS工艺中的ESD器件的制造方法的各步骤中的器件结构示意图。

具体实施方式

现有RFLDMOS工艺中包括有N型LDMOS和P型LDMOS，如图1和2所示，分别是现有RFLDMOS工艺中的N型和P型LDMOS的器件结构示意图。

如图1所示，N型LDMOS形成于P阱12上，P阱12形成于P型衬底11上，所述N型LDMOS包括形成于所述P阱12之上的多晶硅栅14，所述多晶硅栅14和所述P阱12之间隔离有栅介质层13，栅介质层13能为栅氧化层；在多晶硅栅14的侧面形成有侧墙17。

在所述多晶硅栅14的源端一侧的所述P阱12中形成有N型轻掺杂漏注入区（NLDD）15和N型源漏注入区18，所述N型轻掺杂漏注入区15的边缘和其邻近的所述多晶硅栅14的边缘对准，所述N型源漏注入区18的边缘和其邻近的所述侧墙17的外侧边缘对准；所述N型源漏注入区18的结深大于所述N型轻掺杂漏注入区15的结深。该源端一侧的所述N型源漏注入区18为器件的源区。

在所述多晶硅栅14的漏端一侧的所述P阱12中形成有第二N型轻掺杂漏注入区（NLDD2）16和N型源漏注入区18，所述第二N型轻掺杂漏注入区16的边缘和其邻近的所述多晶硅栅14的边缘对准，漏端一侧的所述N型源漏注入区18的边缘和其邻近的所述侧墙17的外侧边缘相隔一段距离。所述N型源漏注入区18的结深小于所述第二N型轻掺杂漏注入区16的结深。其中，位于漏端一侧的所述N型源漏注入区18为器件的漏区。所述第二N型轻掺杂漏注入区16用于形成器件的在漏端的漂移区。沟道区由位于所述N型轻掺杂漏注入区15和所述第二N型轻掺杂漏注入区16之间且被所述多晶硅栅14所覆盖的所述P阱12组成。

如图2所示，P型LDMOS形成于N阱102上，N阱102形成于P型衬底101上，所述P型LDMOS包括形成于所述N阱102之上的多晶硅栅104，所述多晶硅栅104和所述N阱102之间隔离有栅介质层103，栅介质层103能为栅氧化层；在多晶硅栅104的侧面形成有侧墙107。

在所述多晶硅栅104的源端一侧的所述N阱102中形成有P型轻掺杂漏注入区（PLDD）105和P型源漏注入区108，所述P型轻掺杂漏注入区105的边缘和其邻近的所述多晶硅栅104的边缘对准，所述P型源漏注入区108的边缘和其邻近的所述侧墙107的外侧边缘对准；所述P型源漏注入区108的结深大于所述P型轻掺杂漏注入区105的结深。该源端一侧的所述P型源漏注入区108为器件的源区。

在所述多晶硅栅104的漏端一侧的所述N阱102中形成有第二P型轻掺杂漏注入区（PLDD2）106和P型源漏注入区108，所述第二P型轻掺杂漏注入区106的边缘和其邻近的所述多晶硅栅104的边缘对准，漏端一侧的所述P型源漏注入区108的边缘和其邻近的所述侧墙107的外侧边缘相隔一段距离。所述P型源漏注入区108的结深小于所述第二P型轻掺杂漏注入区106的结深。其中，位于漏端一侧的所述N型源漏注入区18为器件的漏区。所述第二N型轻掺杂漏注入区16用于形成器件的在漏端的漂移区。沟道区由位于所述N型轻掺杂漏注入区15和所述第二N型轻掺杂漏注入区16之间且被所述多晶硅栅14所覆盖的所述P阱12组成。

如图3所示，是本发明实施例RFLDMOS工艺中的ESD器件的器件结构示意图；本发明实施例RFLDMOS工艺中的ESD器件为N型LDMOS器件，本发明实施例以用于1.8V的RFLDMOS工艺中的ESD器件来说明，本发明实施例ESD器件包括：

形成于P阱2之上的多晶硅栅4，所述多晶硅栅4和所述P阱2之间隔离有栅介质层3，所述栅介质层3能为氧化层。所述P阱2形成于P型衬底1上。在所述多晶硅栅4的两侧侧面上形成侧墙8。

在所述多晶硅栅4的源端一侧的所述P阱2中形成有N型轻掺杂漏注入区5和N型源漏注入区9，所述N型轻掺杂漏注入区5的边缘和其邻近的所述多晶硅栅4的边缘对准，源端一侧的所述N型源漏注入区9的边缘和其邻近的所述侧墙8的外侧边缘对准；源端一侧的所述N型源漏注入区9的结深大于所述N型轻掺杂漏注入区5的结深。

在所述多晶硅栅4的漏端一侧的所述P阱2中形成有第二N型轻掺杂漏注入区6、N型源漏注入区9以及用于降低所述ESD器件的击穿电压的第二P型轻掺杂漏注入区7；所述第二N型轻掺杂漏注入区6的边缘和其邻近的所述多晶硅栅4的边缘对准，漏端一侧的所述N型源漏注入区9的边缘和其邻近的所述侧墙8的外侧边缘相隔一段距离；所述第二P型轻掺杂漏注入区7的靠近所述多晶硅栅4一侧的内侧边缘位于漏端一侧的所述N型源漏注入区9的远离所述多晶硅栅4一侧的外侧边缘的外侧，且所述第二P型轻掺杂漏注入区7的内侧边缘和漏端一侧的所述N型源漏注入区9的外侧边缘相隔一横向距离,较佳选择为，该横向距离为：0.3微米～1.5微米。所述N型源漏注入区9的结深小于所述第二N型轻掺杂漏注入区6的结深、且所述N型源漏注入区9位于所述第二N型轻掺杂漏注入区6中；所述第二P型轻掺杂漏注入区7的结深大于等于所述第二N型轻掺杂漏注入区6的结深，所述第二P型轻掺杂漏注入区7的底部和所述P阱2相接触、所述第二P型轻掺杂漏注入区7的周侧和所述第二N型轻掺杂漏注入区6相接触。所述第二P型轻掺杂漏注入区7的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二P型轻掺杂漏注入区7的工艺条件相同。

如图4所示，是本发明实施例RFLDMOS工艺中的ESD器件的版图。在所述P型衬底1通过场氧隔离出了有源区2a，所述P阱2形成于所述有源区2a区域内或还延伸到所述有源区2a周侧的场氧底部。图4中的右侧所示部分为ESD器件的漏端一侧，可以看出，所述第二P型轻掺杂漏注入区7比所述N型源漏注入区9和所述多晶硅栅4相隔的距离更远，且都位于有源区2a中并被所述第二N型轻掺杂漏注入区6包围。图4中的左侧所示部分为ESD器件的源端一侧，所述N型轻掺杂漏注入区5和所述N型源漏注入区9和所述多晶硅栅4之间都时通过自对准工艺实现自动对准。

如图5所示，是本发明实施例RFLDMOS工艺中的ESD器件及现有1.8V的N型LDMOS的耐压特性曲线比较图。可以看出本发明实施例ESD器件的击穿电压为15伏特，这个电压介于RFLDMOS的工作电压（12伏特）和N型LDMOS的击穿电压(17伏特以上)之间，达到了ESD器件的耐压要求。由上可以看出，本发明实施例仅通过将P型LDMOS的中的第二P型轻掺杂漏注入区（PLDD2）这道注入到N型LDMOS的源漏中就能实现了ESD器件的耐压需求，并不需要额外的一道ESD注入。这样就降低了工艺的复杂性，减小了工艺成本，提高了1.8伏特RFLDMOS工艺的竞争力。

如图6A至图6C所示，是本发明实施例RFLDMOS工艺中的ESD器件的制造方法的各步骤中的器件结构示意图。本发明实施例RFLDMOS工艺中的ESD器件的制造方法包括步骤：

如图6A所示，首先是在一P型衬底1上形成P阱2，在P阱2之上形成栅介质层3和多晶硅栅4，其中栅介质层3能为一栅氧化层。之后，包括如下步骤：

步骤一、如图6B所示，进行N型轻掺杂漏注入，在所述多晶硅栅4的源端一侧的所述P阱2中形成N型轻掺杂漏注入区5，所述N型轻掺杂漏注入区5的边缘和其邻近的所述多晶硅栅4的边缘对准。所述N型轻掺杂漏注入的工艺条件为：注入杂质为磷或砷，注入剂量为1e¹⁴cm^-2～5e¹⁵cm^-2，注入能量为5KeV～15KeV。

步骤二、如图6B所示，进行第二N型轻掺杂漏注入，在所述多晶硅栅4的漏端一侧的所述P阱2中形成第二N型轻掺杂漏注入区6，所述第二N型轻掺杂漏注入区6围出一块第二P型轻掺杂漏注入区形成区域，所述第二P型轻掺杂漏注入区形成区域未进行第二N型轻掺杂漏注入；所述第二N型轻掺杂漏注入区6的边缘和其邻近的所述多晶硅栅4的边缘对准。所述第二N型轻掺杂漏注入的工艺条件为：注入杂质为磷，注入剂量为1e¹²cm^-2～5e¹³cm^-2，注入能量为20KeV～60KeV。

步骤三、如图6B所示，进行第二P型轻掺杂漏注入，在所述第二P型轻掺杂漏注入区形成区域中形成第二P型轻掺杂漏注入区7；如图3所示，在所述多晶硅栅的两侧侧面上形成侧墙8。所述第二P型轻掺杂漏注入区7的边缘和其邻近的所述侧墙8的外侧边缘相隔一段距离。所述第二P型轻掺杂漏注入的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二P型轻掺杂漏注入的工艺条件相同。所述第二P型轻掺杂漏注入的工艺条件为：注入杂质为硼，注入剂量为1e¹²cm^-2～5e¹³cm^-2，注入能量为20KeV～60KeV。

步骤四、进行N型源漏注入，在所述多晶硅栅4两侧的所述P阱2中形成N型源漏注入区9，所述N型源漏注入的工艺条件为：注入杂质为砷，注入剂量为1e¹⁵cm^-2～5e¹⁶cm^-2，注入能量为20KeV～50KeV。

在所述多晶硅栅4的源端一侧的所述N型源漏注入区9的边缘和其邻近的所述侧墙8的外侧边缘对准；在所述多晶硅栅4的漏端一侧的所述N型源漏注入区9的边缘和其邻近的所述侧墙8的外侧边缘相隔一段距离，且所述第二P型轻掺杂漏注入区7的靠近所述多晶硅栅4一侧的内侧边缘位于漏端一侧的所述N型源漏注入区9的远离所述多晶硅栅4一侧的外侧边缘的外侧，且所述第二P型轻掺杂漏注入区7的内侧边缘和漏端一侧的所述N型源漏注入区9的外侧边缘相隔一横向距离,较佳选择为，该横向距离为：0.3微米～1.5微米；所述N型源漏注入区9的结深小于所述第二N型轻掺杂漏注入区6的结深、且漏端一侧的所述N型源漏注入区9位于所述第二N型轻掺杂漏注入区6中；所述第二P型轻掺杂漏注入区7的结深大于等于所述第二N型轻掺杂漏注入区6的结深，所述第二P型轻掺杂漏注入区7的底部和所述P阱2相接触、所述第二P型轻掺杂漏注入区7的周侧和所述第二N型轻掺杂漏注入区6相接触。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种RFLDMOS工艺中的ESD器件，ESD器件为N型LDMOS器件，包括：

形成于P阱之上的多晶硅栅，所述多晶硅栅和所述P阱之间隔离有栅介质层；

在所述多晶硅栅的两侧侧面上形成有侧墙；

在所述多晶硅栅的源端一侧的所述P阱中形成有N型轻掺杂漏注入区和N型源漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准，源端一侧的所述N型源漏注入区的边缘和其邻近的所述侧墙的外侧边缘对准；源端一侧的所述N型源漏注入区的结深大于所述N型轻掺杂漏注入区的结深；

其特征在于，还包括：

2.如权利要求1所述RFLDMOS工艺中的ESD器件，其特征在于：所述第二P型轻掺杂漏注入区的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二P型轻掺杂漏注入区的工艺条件相同。

3.如权利要求1所述RFLDMOS工艺中的ESD器件，其特征在于：所述第二P型轻掺杂漏注入区的内侧边缘和漏端一侧的所述N型源漏注入区的外侧边缘相隔的横向距离为：0.3微米～1.5微米。

4.一种RFLDMOS工艺中的ESD器件的制造方法，其特征在于，在P阱之上形成栅介质层和多晶硅栅之后，包括如下步骤：

步骤一、进行N型轻掺杂漏注入，在所述多晶硅栅的源端一侧的所述P阱中形成N型轻掺杂漏注入区，所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准；

步骤二、进行第二N型轻掺杂漏注入，在所述多晶硅栅的漏端一侧的所述P阱中形成第二N型轻掺杂漏注入区，所述第二N型轻掺杂漏注入区围出一块第二P型轻掺杂漏注入区形成区域，所述第二P型轻掺杂漏注入区形成区域未进行第二N型轻掺杂漏注入；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘对准；

步骤三、进行第二P型轻掺杂漏注入，在所述第二P型轻掺杂漏注入区形成区域中形成第二P型轻掺杂漏注入区；在所述多晶硅栅的两侧侧面上形成侧墙；所述第二P型轻掺杂漏注入区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；

5.如权利要求4所述的RFLDMOS工艺中的ESD器件的制造方法，其特征在于：步骤三中所述第二P型轻掺杂漏注入的工艺条件和所述RFLDMOS工艺中的P型LDMOS的漏端的第二P型轻掺杂漏注入的工艺条件相同。

6.如权利要求5所述的RFLDMOS工艺中的ESD器件的制造方法，其特征在于：所述第二P型轻掺杂漏注入的工艺条件为：注入杂质为硼，注入剂量为1e¹²cm^-2～5e¹³cm^-2，注入能量为20KeV～60KeV。

7.如权利要求4所述的RFLDMOS工艺中的ESD器件的制造方法，其特征在于：步骤四中所述N型源漏注入的工艺条件为：注入杂质为砷，注入剂量为1e¹⁵cm^-2～5e¹⁶cm^-2，注入能量为20KeV～50KeV。

8.如权利要求4所述的RFLDMOS工艺中的ESD器件的制造方法，其特征在于：步骤二中所述第二N型轻掺杂漏注入的工艺条件为：注入杂质为磷，注入剂量为1e¹²cm^-2～5e¹³cm^-2，注入能量为20KeV～60KeV。

9.如权利要求4所述的RFLDMOS工艺中的ESD器件的制造方法，其特征在于：步骤一中所述N型轻掺杂漏注入的工艺条件为：注入杂质为磷或砷，注入剂量为1e¹⁴cm^-2～5e¹⁵cm^-2，注入能量为5KeV～15KeV。

10.如权利要求4所述的RFLDMOS工艺中的ESD器件的制造方法，其特征在于：步骤四中所述第二P型轻掺杂漏注入区的内侧边缘和漏端一侧的所述N型源漏注入区的外侧边缘相隔的横向距离为：0.3微米～1.5微米。