CN106298777B - 一种用作esd保护的ggnmos器件及其制作方法 - Google Patents
一种用作esd保护的ggnmos器件及其制作方法 Download PDFInfo
- Publication number
- CN106298777B CN106298777B CN201610854759.5A CN201610854759A CN106298777B CN 106298777 B CN106298777 B CN 106298777B CN 201610854759 A CN201610854759 A CN 201610854759A CN 106298777 B CN106298777 B CN 106298777B
- Authority
- CN
- China
- Prior art keywords
- drain terminal
- doped
- doped region
- nldd
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 claims abstract description 41
- 230000015556 catabolic process Effects 0.000 claims abstract description 21
- 239000000725 suspension Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 206010010144 Completed suicide Diseases 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- -1 NLDD ion Chemical class 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010257 thawing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用作ESD保护的GGNMOS器件及其制作方法，通过在GGNMOS的漏端延展区设置一个P型掺杂区，以与漏端的NLDD掺杂区之间形成一个悬浮的反向二极管，来改变漏端ESD电流的分布，使ESD泄放电流偏离漏端延展区表面和导通沟道，以此来提高GGNMOS的ESD泄流时的散热能力，提升在器件发生回滞效应时的二次击穿电流，从而提高GGNMOS器件的ESD保护能力。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种用作ESD保护的GGNMOS器件及其制作方法。
背景技术
请参阅图1，图1是现有的一种用于ESD保护的GGNMOS器件。如图1所示，该GGNMOS器件形成于半导体硅衬底10上，其具有栅极(Gate)14和位于栅极两侧的N型掺杂的源端(Source)11和12和漏端(Drain)17和16。在现有用于ESD(静电释放)保护的GGNMOS(栅接地NMOS)器件中，为了提高GGNMOS器件的ESD泄流能力，通常在GGNMOS器件中采用不对称的源端和漏端结构，即对漏端作延展(extension)处理，并且在漏端延展区(drain extension)加入非金属硅化物区15(silicide blocking)来增加漏端的压仓电阻，以改善ESD泄流时的电流分布和泄流均匀性，并可增加二次击穿电流。
但是，在上述的结构中，由于ESD泄流时的电流主要还是在漏端扩散区(draindiffusion)和沟道(channel)的表面流动(如图示箭头所指)，而硅的热导率是栅氧化物的几百倍，因而栅氧层13(Gate oxide)是热的不良导体，硅衬底10(substrate silicon)相对而言则是热的良导体，所以ESD导通电流越靠近漏端扩散区表面和沟道表面，就越不利于ESD泄放电流产生的热量的散发，因而就越容易导致栅氧层13的融化而引起器件的各种失效。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种用作ESD保护的GGNMOS器件及其制作方法，以提高GGNMOS(栅接地NMOS)的ESD泄流能力，从而提高GGNMOS器件的ESD保护能力。
为实现上述目的，本发明的技术方案如下：
一种用作ESD保护的GGNMOS器件，包括建立在半导体硅衬底上的栅极，位于栅极两侧的源端和漏端，所述漏端具有NLDD掺杂区和N+掺杂区，并朝向源端方向延展，所述NLDD掺杂区在其延展区设有非金属硅化物区，并在所述非金属硅化物区下方设有一P型掺杂区，所述N+掺杂区与P型掺杂区间隔设置。
优选地，所述P型掺杂区为P型轻掺杂区。
优选地，所述P型掺杂区与非金属硅化物区具有重叠部分，并形成悬浮的P型轻掺杂区。
优选地，所述P型掺杂区与NLDD掺杂区之间在其延展区形成一个悬浮的反向二极管。
优选地，所述反向二极管的反向击穿电压大于所述N+掺杂区与半导体硅衬底中的P阱之间的反向击穿电压。
优选地，所述栅极与半导体硅衬底之间具有栅氧层。
一种上述的用作ESD保护的GGNMOS器件的制作方法，包括以下步骤：
步骤S01：提供一半导体硅衬底，在所述半导体硅衬底中形成P阱；
步骤S02：在所述半导体硅衬底上定义出栅极、源端和具有延展区的漏端区域；
步骤S03：在所述半导体硅衬底上沉积栅氧层和栅极材料，并制作形成栅极，然后，对源端和漏端区域进行NLDD离子注入，形成NLDD掺杂区，并在漏端NLDD掺杂区的延展区通过离子注入形成轻掺杂的悬浮P型掺杂区；
步骤S04：形成栅极侧墙；
步骤S05：对源端和漏端的接触孔接出区域进行N+离子注入，形成N+掺杂区，以形成源端和漏端；
步骤S06：在漏端NLDD掺杂区的延展区表面形成非金属硅化物区。
优选地，步骤S03中，形成轻掺杂的悬浮P型掺杂区时的离子注入能量范围：1KeV～200KeV，剂量范围：1E12cm-2～1E16cm-2。
优选地，步骤S05中，对源端和漏端区域进行N+离子注入时，将所形成的漏端的N+掺杂区边界限制在漏端的接触孔区，以确保漏端的N+掺杂区与P型掺杂区之间具有一定的间隔。
优选地，还包括：
步骤S07：在源端和漏端的N+掺杂区之上形成接触孔。
从上述技术方案可以看出，本发明通过在GGNMOS的漏端延展区设置一个P型掺杂区，以与漏端的NLDD掺杂区之间形成一个悬浮的反向二极管，来改变漏端ESD电流的分布，使ESD泄放电流偏离漏端扩散区表面和导通沟道表面，以此来提高GGNMOS的ESD泄流时的散热能力，并以此提升在器件发生回滞效应时的二次击穿电流，另外，本发明通过将漏端N+掺杂限制在漏端接触孔的接出区，增加了漏端的压仓电阻，可进一步增加ESD泄流时的均匀性，从而提高GGNMOS器件的ESD保护能力。
附图说明
图1是现有的一种用于ESD保护的GGNMOS器件；
图2是本发明一较佳实施例的一种用作ESD保护的GGNMOS器件结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明一较佳实施例的一种用作ESD保护的GGNMOS器件结构示意图。如图2所示，本发明的一种用作ESD保护的GGNMOS(栅接地NMOS)器件，建立在半导体硅衬底上，包括位于半导体硅衬底20上的栅极(Gate)24，位于栅极两侧的半导体硅衬底中的源端(Source)21和22和漏端(Drain)27和28。在所述栅极24与半导体硅衬底20之间可按常规设置有栅氧层(Gate Oxide)23。
请参阅图2。在半导体硅衬底20中的源端和漏端下方设有P阱(P well)。与现有技术相同，本发明的GGNMOS器件中同样采用了不对称的源端21、22和漏端27、28结构，即对漏端27、28作了延展处理，使得漏端27、28的面积(宽度)明显大于源端21、22的面积(宽度)。
请参阅图2。所述源端具有NLDD(N-)掺杂区21和N+掺杂区22，其中NLDD掺杂区21构成整个源端扩散区的边界，N+掺杂区22构成源极。所述漏端具有NLDD(N-)掺杂区27和N+掺杂区28，其中NLDD掺杂区27构成整个漏端扩散区的边界，N+掺杂区28构成漏极。漏端朝向源端的方向延展，即漏端的NLDD掺杂区27和N+掺杂区28都朝向源端的方向进行了延展。但是，漏端NLDD掺杂区27的延展区将明显地大于漏端N+掺杂区28的延展区，使得在图示漏端扩散区的边界与漏端N+掺杂区之间存在一个宽裕的NLDD掺杂区区域。在这个NLDD掺杂区区域，即漏端的NLDD掺杂区在其延展区设有非金属硅化物区26。非金属硅化物区26通常位于漏端NLDD掺杂区27的延展区表面。并且，图示非金属硅化物区26的左边界可以与栅极24的右边界相接；非金属硅化物区26的右边界可以与漏端N+掺杂区28的左边界相接。
请继续参阅图2。利用上述的漏端NLDD掺杂区的延展区，在所述非金属硅化物区26的下方设有一P型掺杂区25。该P型掺杂区25可通过掺杂能量和剂量都比较小的离子注入形成，即该P型掺杂区25为轻掺杂的P型掺杂区。因而P型掺杂区25的上端与非金属硅化物区26之间可形成部分重叠；P型掺杂区25的图示下表面以及左右端都位于漏端NLDD掺杂区27的延展区以内。从而，P型掺杂区25成为一个悬浮(floating)的P型轻掺杂区。并且实际上，所述P型掺杂区25与漏端的NLDD掺杂区27之间在其延展区形成了一个悬浮的反向二极管(reverse diode)，即NLDD/P反向二极管。
在形成此NLDD/P反向二极管时，要保证该NLDD/P反向二极管具有较大的反向击穿电压，即应保证该NLDD/P反向二极管的反向击穿电压(reverse breakdown voltage)大于漏端N+掺杂区与半导体硅衬底中的P阱之间的反向击穿电压，这可通过控制注入剂量来实现。同时，还要保证形成的NLDD/P反向二极管具有一定的深度，以确保ESD电流尽可能地偏离漏端扩散区表面和沟道表面，有利于器件ESD泄流时的散热，从而提高器件的二次击穿电流。这可通过控制注入能量来实现。
请参阅图2。在进行漏端的N+掺杂区注入时，应使得漏端N+掺杂区28的边界与P型掺杂区25之间不至于产生重叠。这就要求漏端的N+掺杂区28与P型掺杂区25之间应具有一定的间隔。这样，漏端的扩散电阻(non-silicided N type diffusion resistor)会进一步提高，也可使得本发明GGNMOS器件的压仓电阻进一步提高，有利于提高器件发生回滞效应(snapback)时的二次击穿电压和ESD泄放电流的均匀性。
当ESD事件触生时，由于P型掺杂区起到的阻挡作用，ESD泄放电流将主要从漏端扩散区和沟道的底部流向源端(如图2箭头所指)，而不是像现有技术那样，经过漏端扩散区和沟道的表面流向源端，从而使ESD电流更加偏离导通沟道，以此来提高GGNMOS的ESD泄流时的散热能力，并提升在器件发生回滞效应时的二次击穿电流(热击穿电流)，从而提高GGNMOS器件的ESD保护能力。
可以将本发明的上述新型GGNMOS器件应用到ESD保护电路中的例如输入输出端的保护电路中和电源对地的ESD保护电路中，来提升芯片整体的ESD防护能力。
应用本发明可产生以下有益技术效果：
1)有利于增加漏端的压仓电阻，改善ESD泄流时的均匀性和电流分布。
2)有利于改善ESD泄流时漏端的电流分布，使ESD泄放电流尽可能地偏离漏端扩散区表面和沟道表面，有利于ESD泄流时的散热，从而提高ESD器件的二次击穿电流。
上述技术效果可通过对现有技术和本发明进行的TCAD仿真结果、例如通过电流分布图和矢量图对比来实际验证。
下面通过具体实施方式，并结合图2，对本发明的上述用作ESD保护的GGNMOS器件的制作方法进行详细说明。
本发明的一种用作ESD保护的GGNMOS器件的制作方法，可包括以下步骤：
步骤S01：提供一半导体硅衬底20，在所述半导体硅衬底20中通过常规CMOS工艺进行掺杂离子注入，形成P阱和沟道；在进行掺杂离子注入后，对器件进行退火处理，以消除注入产生的缺陷。
步骤S02：在所述半导体硅衬底20上定义出栅极、源端和具有延展区的漏端区域；
步骤S03：可采用常规的半导体工艺，例如CVD工艺，在所述半导体硅衬底20上沉积并形成栅氧层23；接着，在栅氧层上方再继续淀积栅极材料，并通过光刻、刻蚀工艺制作形成栅极24和栅氧层23。然后，采用常规工艺，对源端和漏端区域进行NLDD(N-)离子注入，形成NLDD(N)掺杂区21、27，并在漏端NLDD掺杂区27的延展区通过离子注入形成轻掺杂的悬浮P型掺杂区25。进行注入后还包括进行退火处理的步骤。上述方法都可以采用现有的公知技术来实现，故在本发明的具体实施方式中不再展开说明。
在形成轻掺杂的悬浮P型掺杂区时，可采用的离子注入工艺为：离子注入能量范围：1KeV～200KeV，剂量范围：1E12cm-2～1E16cm-2。此工艺可保证形成的NLDD/P反向二极管具有较大的反向击穿电压，即保证该NLDD/P反向二极管的反向击穿电压大于漏端N+掺杂区与半导体硅衬底中的P阱之间的反向击穿电压。同时还可保证形成的NLDD/P反向二极管具有一定的深度，以确保ESD电流尽可能地偏离漏端扩散区表面和沟道表面，有利于器件ESD泄流时的散热，从而提高器件的二次击穿电流。
步骤S04：可采用公知的侧墙工艺，通过光刻、刻蚀工艺制作形成栅极侧墙。具体方法可以采用现有的公知技术来实现，故在本发明的具体实施方式中不再展开说明。
步骤S05：可采用常规工艺，对源端和漏端的接触孔接出区域进行N+离子注入(即进行源/漏注入)，形成N+掺杂区22、28，并退火，从而形成源端和漏端。
在进行N+源/漏注入时，应在布局(layout)中将漏端的N+掺杂区域仅仅限制在漏端的接触孔区，从而确保漏端的N+掺杂区28与P型掺杂区25之间不至于产生重叠，并具有一定的间隔。
步骤S06：可采用常规工艺，在漏端NLDD掺杂区27的延展区表面形成非金属硅化物区26。
还可包括：
步骤S07：可采用常规后道工艺，在源端和漏端的N+掺杂区22、28之上继续制作形成源/漏接触孔，以及进行金属互连工艺等。
综上所述，本发明通过在GGNMOS的漏端延展区设置一个P型掺杂区，以与漏端的NLDD掺杂区之间形成一个悬浮的反向二极管，来改变漏端ESD电流的分布，使ESD泄放电流偏离漏端扩散区表面和导通沟道表面，以此来提高GGNMOS的ESD泄流时的散热能力，并提升在器件发生回滞效应时的二次击穿电流，另外，本发明通过将漏端N+掺杂限制在漏端接触孔的接出区，增加了漏端的压仓电阻，可进一步增加ESD泄流时的均匀性，从而提高GGNMOS器件的ESD保护能力。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种用作ESD保护的GGNMOS器件，其特征在于，包括建立在半导体硅衬底(20)上的栅极(24)，位于栅极(24)两侧的源端(21、22)和漏端(27、28)，所述漏端(27、28)具有NLDD掺杂区(27)和N+掺杂区(28)，并朝向源端方向延展，所述NLDD掺杂区(27)在其延展区设有非金属硅化物区(26)，并在所述非金属硅化物区(26)下方设有一P型掺杂区(25)，所述N+掺杂区(28)与P型掺杂区(25)间隔设置；其中，非金属硅化物区(26)的左边界与栅极(24)的右边界相接，非金属硅化物区(26)的右边界与漏端N+掺杂区(28)的左边界相接，P型掺杂区(25)的下表面以及左右端都位于漏端NLDD掺杂区(27)的延展区以内。
2.根据权利要求1所述的用作ESD保护的GGNMOS器件，其特征在于，所述P型掺杂区(25)为P型轻掺杂区。
3.根据权利要求1所述的用作ESD保护的GGNMOS器件，其特征在于，所述P型掺杂区(25)与非金属硅化物区(26)具有重叠部分，并形成悬浮的P型轻掺杂区。
4.根据权利要求1所述的用作ESD保护的GGNMOS器件，其特征在于，所述P型掺杂区(25)与NLDD掺杂区(27)之间在其延展区形成一个悬浮的反向二极管。
5.根据权利要求4所述的用作ESD保护的GGNMOS器件，其特征在于，所述反向二极管的反向击穿电压大于所述N+掺杂区(28)与半导体硅衬底(20)中的P阱之间的反向击穿电压。
6.根据权利要求1所述的用作ESD保护的GGNMOS器件，其特征在于，所述栅极(24)与半导体硅衬底(20)之间具有栅氧层(23)。
7.一种如权利要求1-6任意一项所述的用作ESD保护的GGNMOS器件的制作方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体硅衬底(20)，在所述半导体硅衬底(20)中形成P阱；
步骤S02：在所述半导体硅衬底(20)上定义出栅极、源端和具有延展区的漏端区域；
步骤S03：在所述半导体硅衬底(20)上沉积栅氧层(23)和栅极材料，并制作形成栅极(24)，然后，对源端和漏端区域进行NLDD离子注入，形成NLDD掺杂区(21、27)，并在漏端NLDD掺杂区(27)的延展区通过离子注入形成轻掺杂的悬浮P型掺杂区(25)；
步骤S04：形成栅极侧墙；
步骤S05：对源端和漏端的接触孔接出区域进行N+离子注入，形成N+掺杂区(22、28)，以形成源端(21、22)和漏端(27、28)；
步骤S06：在漏端NLDD掺杂区(27)的延展区表面形成非金属硅化物区(26)。
8.根据权利要求7所述的用作ESD保护的GGNMOS器件的制作方法，其特征在于，步骤S03中，形成轻掺杂的悬浮P型掺杂区(25)时的离子注入能量范围：1KeV～200KeV，剂量范围：1E12cm-2～1E16cm-2。
9.根据权利要求7所述的用作ESD保护的GGNMOS器件的制作方法，其特征在于，步骤S05中，对源端和漏端区域进行N+离子注入时，将所形成的漏端的N+掺杂区(28)边界限制在漏端的接触孔区，以确保漏端的N+掺杂区(28)与P型掺杂区(25)之间具有一定的间隔。
10.根据权利要求7所述的用作ESD保护的GGNMOS器件的制作方法，其特征在于，还包括：
步骤S07：在源端和漏端的N+掺杂区(22、28)之上形成接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610854759.5A CN106298777B (zh) | 2016-09-27 | 2016-09-27 | 一种用作esd保护的ggnmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610854759.5A CN106298777B (zh) | 2016-09-27 | 2016-09-27 | 一种用作esd保护的ggnmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298777A CN106298777A (zh) | 2017-01-04 |
| CN106298777B true CN106298777B (zh) | 2019-06-04 |
Family
ID=57715108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610854759.5A Active CN106298777B (zh) | 2016-09-27 | 2016-09-27 | 一种用作esd保护的ggnmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298777B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114446944A (zh) * | 2020-10-30 | 2022-05-06 | 无锡华润上华科技有限公司 | 半导体静电保护器件 |
| CN112885931B (zh) * | 2021-01-08 | 2022-09-06 | 广东顺德侨安电子有限公司 | 一种光电转换装置的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145574A (zh) * | 2006-09-14 | 2008-03-19 | 台湾类比科技股份有限公司 | 耐高电压元件及其制造方法 |
| CN103035637A (zh) * | 2012-05-16 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos工艺中的esd器件及制造方法 |
| CN103050510A (zh) * | 2012-06-04 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rfldmos工艺中的esd器件及其制造方法 |
-
2016
- 2016-09-27 CN CN201610854759.5A patent/CN106298777B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145574A (zh) * | 2006-09-14 | 2008-03-19 | 台湾类比科技股份有限公司 | 耐高电压元件及其制造方法 |
| CN103035637A (zh) * | 2012-05-16 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos工艺中的esd器件及制造方法 |
| CN103050510A (zh) * | 2012-06-04 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rfldmos工艺中的esd器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298777A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520488B2 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
| CN101740395B (zh) | 半导体组件以及制造方法 | |
| CN109037208B (zh) | 提高失效电压的双向假栅深阱静电保护器件及其制作方法 | |
| CN103022030B (zh) | 半导体装置 | |
| CN110350036A (zh) | 半导体装置及其制造方法 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN101752370A (zh) | 晶体管型保护器件和半导体集成电路 | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| CN102544115A (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN101752347B (zh) | 一种防静电保护结构及其制作方法 | |
| CN101924131A (zh) | 横向扩散mos器件及其制备方法 | |
| CN106298777B (zh) | 一种用作esd保护的ggnmos器件及其制作方法 | |
| CN105489503B (zh) | 半导体结构及其形成方法、静电保护电路 | |
| CN103579005A (zh) | 采用高电压反注入的功率晶体管 | |
| US8796775B2 (en) | Electro-static discharge protection device | |
| CN107346786B (zh) | Ggnmos晶体管、多指ggnmos器件及电路 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| CN103456629B (zh) | 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构 | |
| CN103107186B (zh) | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 | |
| CN205984999U (zh) | 带静电放电保护二极管结构的功率晶体管 | |
| CN103077945B (zh) | 半导体装置 | |
| CN103187295B (zh) | Ggnmos的制作方法 | |
| CN108899312A (zh) | 一种单向npn穿通型超低压tvs结构及其制备方法 | |
| CN106169506A (zh) | Ddd mos器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |