CN103456629B - 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构 - Google Patents

借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构 Download PDF

Info

Publication number
CN103456629B
CN103456629B CN201310208524.5A CN201310208524A CN103456629B CN 103456629 B CN103456629 B CN 103456629B CN 201310208524 A CN201310208524 A CN 201310208524A CN 103456629 B CN103456629 B CN 103456629B
Authority
CN
China
Prior art keywords
active area
inclination
injection process
area
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310208524.5A
Other languages
English (en)
Other versions
CN103456629A (zh
Inventor
T·沙伊佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103456629A publication Critical patent/CN103456629A/zh
Application granted granted Critical
Publication of CN103456629B publication Critical patent/CN103456629B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及借由倾斜注入在P沟道晶体管的主动区域中形成源极与漏极架构，在主动区域往往相对周围隔离区域具有明显表面形貌的复杂P沟道晶体管中，在形成深源极与漏极区域时借由倾斜注入可获得优越的性能。较佳地，倾斜角度为20度角或更小。较佳地，该角度是作为为朝向栅极电极结构的方向，从而实质上避免将横向掺杂物过度穿透到敏感的沟道区域中。

Description

借由倾斜注入在P沟道晶体管的主动区域中形成源极与漏极 架构
技术领域
本发明涉及半导体制造领域，尤其涉及具有浅源极与漏极掺杂物分布的晶体管的接触区域。
背景技术
半导体器件，例如先进集成电路，通常包括大量电路组件，例如晶体管、电容等。该些电路组件形成于适当的基板上，该基板上形成有结晶半导体层。由于大量电路组件以及当前集成电路的复杂布局，各自电路组件的电性连接通常不会与该电路组件受建立的平面处于同一水平面内，而是需要一个或多个额外的“线路”层，也称作金属化层。该些金属化层通常包括含金属的线段以提供内层电性连接，并且还包括多个层间的连接，也称为“导孔”，该导孔是由适当的金属填充并提供两个相邻的堆迭金属化层间的电性连接。
为建立电路组件与第一金属化层的连接，提供适当的接触结构来连接电路组件的各个接触区域，例如场效应晶体管的栅极电极以及源极/漏极区域，以及第一金属化层的各金属线。包括多个接触件或接触塞的垂直接触结构形成于包覆并钝化电路组件的层间介电材料中。
例如晶体管等电路组件尺寸的不断缩小已经且将继续成为半导体制造商的主要目标，因为可在操作速度、生产成本等方面使半导体器件的性能获得显着增益。例如，场效应晶体管的栅极长度现已达到0.05um及更小，因封装密度增加而可在该些晶体管的基础上形成快速且强大的逻辑电路，例如微处理器、存储器件等，从而还可能在单芯片区域中包含越来越多的功能。例如，当前CPU（中央处理单元）中包含的存储量不断增加以提升微处理器的总体性能。在其它情况下，可在同一半导体芯片上提供复杂模拟及数字电路，以增强对多个电子器件的控制功能。不过，缩小到器件水平的半导体电路组件的特征尺寸时，必须也缩小半导体器件的线路水平的金属线段及导孔的尺寸，因为该些电路组件的接触区域必须连接金属化层，这样，至少接触结构及下方的金属化层也要求显着缩小各金属线段及导孔的尺寸。
应当了解，对于高度缩小的半导体器件，包括接触平坦层的金属化系统的电性性能通常因金属特征的寄生电容及寄生电阻而显着影响半导体器件的总体性能。因此，在当前的半导体器件中，往往使用例如铜等高导电金属并结合具有降低介电常数的介电材料，以限制由金属化系统引起的信号激发延迟。另一方面，在器件水平下，场效应晶体管的沟道长度的缩小结合源极与漏极区域与栅极电极中的极高掺杂物浓度可用于降低各电路组件的总体串联电阻。不过，为进一步降低器件级中晶体管器件与其它电路组件的串联电阻，通常借由纳入适当的金属种类(例如金属硅化物)来降低高掺杂物硅基半导体区域的电阻率。该相应的金属硅化物相比于高掺杂物半导体材料是具有降低的薄层电阻率，因此通常在复杂工序技术中纳入相应制造序列，以在源极与漏极区域或电路组件的其它接触区域中形成适当的金属硅化物区域，并可能与在栅极电极中设置相应金属硅化物来结合。
最近，广泛认可的二硅化钴形式的金属硅化物逐渐由具有增强导电性的金属硅化物(例如硅化镍)取代。尽管向晶体管的源极与漏极区域中纳入硅化镍可获得显着的性能优点，但证明在形成金属硅化物的制造序列中，就器件失效上可看到显着的良率损失以及低于预期的性能增加，其往往借由短路而“短接”源极与漏极区域中晶体管的pn结所引起。
该些器件失效往往与主动半导体区域的明显的表面形貌相关。该明显的表面形貌可借由形成复杂晶体管器件(尤其是p沟道晶体管)的复杂制造序列引起。例如，可借由在晶体管的主动区域中引入特定的应力条件来实现性能的显着增益，因为应力硅材料可具有显着改变的电子特性，尤其在载流子迁移方面，从而可用以增加晶体管的总体导电性以及开关速度。为此，往往借由选择性外延生长技术将例如硅/锗等适当的半导体合金纳入主动区域中的一部分，从而由于该些材料的天然晶格常数相对于硅基材料的晶格常数的不匹配而获得该生长半导体合金的应力应变状态。
在其它复杂方法中，可借由纳入适当的半导体合金(例如硅/锗合金)而就例如为晶体管的阈值电压来调整至少部分主动区域的电子特征，这样可导致栅极介电材料与主动区域的接口附近的带隙能量改变。例如，在复杂方法中，可在高k介电材料结合含金属电极材料的基础上提供场效应晶体管的栅极电极结构，这样可能需要适当改变主动区域的电子特性，对于至少一些晶体管器件，改变至少栅极介电材料附近的主动区域的电子特性。另外在该情况下，通常使用复杂的选择性外延生长技术，其可导致表面形貌改变，从而在形成尤其是p沟道晶体管的金属硅化物区域时引起显着的不规则。下面将参照图1a至1f对其作详细解释。
图1a显示半导体器件100的顶视图，其中提供p沟道形式的晶体管150，亦即场效应晶体管。如图所示，晶体管150包括半导体区域103，这里亦称作主动区域，表示在该相应半导体区域中及其上方将形成至少一晶体管。主动区域103通常由硅基半导体层形成，主动区域103被隔离区域102例如由二氧化硅、氮化硅等组成的浅沟槽隔离区域适当地横向划分为多个主动区域。而且，栅极电极结构160形成于主动区域103上并延伸至隔离区域102中，以连接其它晶体管及/或允许以适当的接触组件来可靠地接触栅极电极结构160，如上所述。如上所述，隔离区域102可横向界定主动区域103，从而定义各侧壁103S。侧壁103S表示沿宽度方向W的主动区域103的边界。类似地，侧壁103T表示沿长度方向L的主动区域103的边界。在该所示实施例中，主动区域103实质上呈矩形。
图1b显示沿图1a的线lb的剖面图。如图所示，形成于半导体层103H中的隔离区域102可相对主动区域103显着凹入而具有凹部，该凹部标示为102R。凹部120R的水平可显着依赖于晶体管150的工序历史，其中，在复杂应用中，相应的侧壁103T可由相当陡的侧壁表示，其显着影响源极与漏极区域151的最终掺杂物分布。而且，在所示制造阶段，栅极电极结构160形成于主动区域103上并包括侧壁间隔件结构165。侧壁间隔件结构165通常于调整源极与漏极区域151的掺杂物分布时用作注入掩膜，并且还可在后续工序中至少部分地作为形成主动区域103中的金属硅化物区域的掩膜。而且，栅极电极结构160包括电极材料161，例如多晶硅材料等，可能结合含金属电极材料162，例如氮化钛等。此外，可在复杂应用中设置栅极介电层164，该栅极介电层164可能结合高k介电材料163。而且，如图所示，可提供例如硅/锗合金等形式的应力诱导半导体合金103A，以诱发特定的应变状态，从而提升总体晶体管性能。例如，纳入硅/锗合金作为材料103A诱发压缩应力，相应导致电洞的优越导电性，从而提升p沟道晶体管的性能。而且，可提供半导体合金103B(例如硅/锗合金)作为主动区域103的一部分，以结合可纳入高k介电材料以及电极材料162的栅极电极结构160来调整晶体管150的阈值电压。
应当了解，在一些复杂晶体管架构中，当要使用SOI（绝缘体上硅）构造时，可在半导体层102下方形成绝缘埋层（未图示）。在该情况下，显着凹部102R可几乎延伸至该绝缘埋层。
图1c显示沿图1a的线lc的器件100的剖面图。如图所示，在该情况下，侧壁103S，亦即沿长度方向界定主动区域103的侧壁（参照图1a），可具有相当陡的构造。而且，如图所示，源极与漏极区域151可延伸至主动区域103内的特定深度，取决于用以纳入源极与漏极掺杂物种类的注入参数，后面将详细描述。此外，在绝缘体上硅架构中，源极与漏极区域的深度可经选择而延伸至绝缘埋层，其中，深源极与漏极区域151D的底部的掺杂物浓度通常低于其上部的掺杂物浓度。
应当了解，为方便起见，以虚线表示在该剖面中实际不可见的栅极电极结构160。
如图1a至1c所示的半导体器件100可基于下述工序的方法形成。借由形成隔离区域102确定主动区域103的大小、位置以及形状。隔离区域102可借由实施成熟的光刻、蚀刻、沉积、平坦化及退火技术形成，其中，在半导体层103H中形成适当的沟槽，以获得多个主动区域(例如区域103)。在形成隔离区域102的前或后，可借由例如为离子注入来结合适当的掩膜方式，以在不同主动区域103中建立基本掺杂物浓度，以按总体设计规则需要为可能具有不同阈值电压值的p沟道晶体管及n沟道晶体管提供主动区域。接着，沉积或形成适当的材料并在高度复杂的光刻技术及蚀刻工序的基础上适当地图案化，以形成栅极电极材料161、162以及介电材料163、164。相应的工序序列可包括多个复杂的图案化工序，以针对相应的晶体管类型纳入适当的功函数金属种类。
再者，如上所述，如要设置半导体合金103B，例如当需要相应改变电子特性时，例如当设置复杂栅极材料时，则在执行复杂栅极图案化工序前先执行一工序序列，该工序序列是在需要相应改变电子特性的主动区域上选择性生长适当半导体合金。在该相应的工序序列期间，必须提供并图案化硬掩膜材料，接着执行清洗工序与选择性外延生长工序，其中，该序列通常可导致隔离区域102中大体明显的材料损失，例如由图案化该硬掩膜材料、执行清洗工序与去除该硬掩膜材料所引起。在图案化栅极电极材料161、162后，接着在主动区域103中形成开口以纳入半导体材料103A（如必要），其中，要实施复杂工序序列，亦即蚀刻主动区域103，同时屏蔽不需要纳入该应力诱导半导体材料的任意其它主动区域，例如n沟道晶体管的主动区域。而且，该复杂工序可包括执行任意清洗工序并最终沉积材料103A，接着去除任意硬掩膜材料，这样也可导致隔离区域102中显着的材料腐蚀。接着，如必要，通常实施注入工序以形成部分源极与漏极区域151。
一般而言，要注意，缩小总体晶体管尺寸(尤其是栅极长度)亦即图1b中电极材料161、162的水平延伸时，必须适当改变源极与漏极区域的浓度分布以保持想耍的的晶体管特性，例如沟道可控性、漏电流等。另一方面，为降低晶体管中的总体串联电阻，要在源极与漏极区域151中提供较高的掺杂物浓度。通常选择使沟道区域155附近的浓度分布深度小于“深”源极与漏极区域151D的浓度分布深度。为此，通常例如设置适当的补偿性间隔件组件（未图示）并以适当的注入能量及剂量纳入源漏掺杂物种类以形成任意源漏延伸区域151E。接着，可形成间隔件结构165，并且通常实施进一步的注入工序以纳入另外的源极与漏极掺杂物种类，从而形成适当连接延伸区域151E的区域151D。类似地，进一步缩小总体晶体管尺寸时将降低区域151D的浓度分布的深度。因此，区域151D的深度相当于或甚至小于凹入水平102r。
图1d显示下一制造阶段中的器件100。如图所示，在栅极电极结构160中形成金属硅化物166并在主动区域103中形成金属硅化物156。如上所述，通常提供金属硅化物区域156以降低后续制造阶段中将形成的接触组件（未图示）间的总体接触电阻率，该些接触组件相应连接晶体管150与将形成的金属化系统。在高度缩小的半导体器件中，接触电阻率对于晶体管150的总体性能正变得越来越重要，因此为获得优越的器件性能，通常在主动区域103中提供复杂材料。例如，经常使用镍，并可能结合特定量的铂，以形成镍硅化物。不过，镍硅化物与半导体材料形成肖特基能障（Schottky barrier）是可证明的，其中，当增加相邻半导体材料的掺杂物浓度时可显着降低该能障的高度。因此，为提供可与源极与漏极区域151作载流子交换的金属硅化物156的最大表面积，由硅化物材料156与半导体材料形成的任意接口应当位于源极与漏极区域151的高掺杂物区域内。如果在适度掺杂的半导体材料与镍硅化物156间存在较高的肖特基能障，则金属硅化物156向其余主动区域103的延伸，亦即“短接”相应的pn结，可因显着增加的漏电流以及其它寄生效应而成为块体构造中的不利因素，因为其甚至可引起与较高肖特基能障相当的工作电压短路。而且，尽管可容忍“短接”pn结，但这也是绝缘体上硅架构中的不利因素，因为尽管晶体管可保持实质上的功能，但由阱区中的适度掺杂物浓度引起的较高肖特基能障可导致晶体管的串联电阻增加。另一方面，由于从接触组件至晶体管的电流较佳地经由金属硅化物发生，尽管金属硅化物区域156可嵌入源极与漏极区域中，但源漏源极与漏极区域151的较深区域中掺杂物浓度的降低也可引起晶体管性能的降低。不过，在该情况下，金属硅化物156的深区域可因较明显的肖特基能障而使总体电阻显着增加。
更确切地说，在硅化工序期间，通常沉积适当的难熔金属，接着对该难熔金属热处理以启动硅和金属扩散。另一方面，实质上抑制在任意介电表面区域上的化学反应。因此，间隔件结构165以及隔离区域102可充当有效的硅化掩膜，同时另一方面，有效硅化侧壁103T及103S（参照图1c），从而形成金属硅化物156。这样，金属硅化物156(可能位于深源漏区域151D的外部或位于具有降低掺杂物浓度的源漏区域的一区域中)将从而遭遇增加的肖特基能障。图1e显示沿图1a的剖线lc的剖面图中的状况，其中，在侧壁103S处，金属硅化物156D延伸至主动区域103中。
图1f显示器件100的顶视图，其中显示在侧壁103T、103S处或附近的周边区域103P，其中，金属硅化物可延伸深入主动区域103中，从而可能引起显着的器件失效或大体降低晶体管器件的总体性能。
因此，当需要纳入应变诱导硅/锗合金的晶体管架构中的栅极长度为40纳米及更小时，尤其复杂p沟道晶体管可能经历良率损失增加且性能降低，从而使该实质上上很可行的方法在量产环境中变得不太有吸引力。因此业界已讨论了多种方法。例如，提出在形成复杂p沟道晶体管期间避免显着凹入隔离结构102，但在此方面没有任何有关实际实施改进方法的细节。另一种替代方法是注入较高的掺杂物剂量以增加源漏掺杂物浓度。不过，如上所述，显着改变高度缩小的晶体管中的掺杂物浓度可产生一些额外的效果，这样可能不符合总体器件要求。在此方面，证明对于40纳米及更小的技术严格限制掺杂物浓度，否则源极与漏极区域将过度穿透沟道区域并增加器件漏电流。更确切地说，实现较高剂量的注入工序而不会额外横向掺杂物扩散至沟道区域中将需要增加相应于间隔件组件的宽度，这样通常因密集封装的器件区域中栅极电极结构的有限间距而不符合复杂器件架构。因此，增加注入剂量可能不是一个可行的解决方案。
可增加注入能量而非增加注入剂量，以在源极与漏极区域的深度各处产生更均匀的掺杂物分布。不过，显着增加注入能量是证明为可能不符合总体的栅极构造，亦即，增加注入能量时可能发生掺杂物过度纳入沟道区域中。
在本申请的申请人（申请人参照号BD152）提交的名称为“Shallow source anddrain architecture in an active region of a semiconductor device having apronounced surface topography by tilted implantation”（“籍由倾斜注入在具有明显表面形貌的半导体器件的主动区域中形成浅源极与漏极架构”）的未公开美国专利申请中说明一种可行的方法。依据该概念，可以倾斜角度30°或更大的角度来实施倾斜注入工序，以经由暴露的侧壁表面区域来试图向较深的源漏区域中纳入额外的掺杂物种类，从而在掺杂物浓度增加的半导体材料中嵌入最终的深金属硅化物区域。不过，实施该概念时，已观察到最终的晶体管性能增益不如预期明显，从而表明尤其是p沟道晶体管的主动区域的明显表面形貌仍然显着影响复杂半导体器件的行为。因此，该专利申请中揭露的概念仍然需要额外的改进，以针对包括栅极长度为40纳米与更小并结合复杂栅极电极结构的p沟道晶体管的半导体器件提供适合批量生产技术的方法。
针对上述情况，本发明涉及制造技术及半导体器件，其特征在于，可在要求复杂掺杂物分布且具有明显表面形貌的主动区域中提供适当的接触区域，例如金属硅化物区域，同时避免或至少减轻上述一个或多个问题的影响。
发明内容
一般而言，本发明提供制造技术以及半导体器件，其特征在于，籍由适当调整p沟道晶体管的主动区域的明显表面形貌的掺杂物分布来降低在复杂半导体器件中形成接触区域(例如金属硅化物区域)时的器件失效概率。已意识到，相对主动区域的宽度方向以适当选择的倾斜角度来注入源极与漏极掺杂物种类可导致p沟道晶体管具有优越的性能，同时避免沿主动区域的长度方向使用任意倾斜角度而能够抑制源极与漏极掺杂物过度横向穿透沟道区域。在本发明的一些实施例中，倾斜角度限于20度角及更小的范围，以使栅极长度为40纳米及更小的复杂p沟道晶体管获得优越的性能。因此，仍可实施适当的间隔件技术以调整沟道区域附近的横向掺杂物分布，而同时使主动区域的周边区域的平均掺杂物浓度增加，从而使晶体管的整个宽度都获得优越的电阻状态。因此，最终金属硅化物可可靠地嵌入高掺杂半导体材料中而不过度影响沟道区域附近的横向掺杂物分布，因为注入期间的倾斜发生于垂直于主动区域的顶部表面并实质上平行于栅极电极结构的平面中。
本发明揭露的一种方法包括：将注入工序在存在栅极电极结构的情况下执行，以透过半导体器件的p沟道晶体管的主动区域的第一侧壁与第二侧壁引入源极与漏极掺杂物种类，该主动区域将借由相对该主动区域凹入的隔离区域横向包覆，其中，该第一与第二侧壁定义该主动区域的宽度；以及将金属硅化物形成在该主动区域中。
本发明揭露的另一种方法包括：将栅极电极结构形成在半导体器件的主动区域上，该主动区域具有长度及宽度并将借由相对该主动区域凹入的隔离区域横向界定；将源漏掺杂物种类藉由执行注入工序引入该主动区域中，该注入工序包括相对该主动区域的顶部表面的法线的至少两个不同的倾斜角度，并且定义成垂直于该主动区域的该顶部表面并平行于宽度方向的第一平面中，该注入工序又包括无变化注入角度，该无变化注入角度定义成垂直于该顶部表面并垂直于该宽度方向的第二平面中；以及将金属硅化物形成在该主动区域的一部分中。
本发明揭露的一种半导体器件包括：隔离区域，形成在基板上方；P沟道晶体管的含硅主动区域，由该隔离区域横向包覆、该隔离区域相对该含硅主动区域凹入、该含硅主动区域具有借由一对第一侧壁界定的长度以及借由一对第二侧壁界定的宽度；栅极电极结构，形成于该含硅主动区域上；源极与漏极区域，该源极与漏极区域包括在该第一侧壁处的第一平均掺杂物浓度，该第一平均掺杂物浓度低于在该第二侧壁处的第二平均掺杂物浓度；以及金属硅化物，形成于该含硅半导体区域的一部分中，该金属硅化物位于该源极与漏极区域内。
附图说明
本发明的进一步实施例定义于所附的权利要求中，且在参照附图阅读下面的详细说明后将明白该些实施例。
图1a显示依据习知工序方法形成的半导体器件的顶视图。
图1b及1c显示图1所示半导体器件的剖面图。
图1d至1f分别显示下一制造阶段中该半导体器件的剖面图及顶视图，其中，基于传统的工序方法在浅源极与漏极区域中形成金属硅化物区域。
图2a显示依据本发明实施例的半导体器件的顶视图，其中所示注入方法是依据本发明实施例，以相对栅极电极结构实质上平行的方式透过主动区域的暴露侧壁区域纳入源极与漏极掺杂物种类。
图2b及2c显示该半导体器件的剖面图，其中，依据本发明实施例而以相对栅极电极结构平行的方向实施倾斜注入工序。
图2d及2e显示依据本发明实施例的该半导体器件的顶视图，其中，依据本发明实施例，具有不同排列方向的p沟道晶体管可接收在适当掩膜方式的基础上平行于各栅极电极结构的倾斜注入。
图2f显示下一制造阶段中该半导体器件的剖面图，其中，接触平坦层的层间介电材料可包括接触组件，依据本发明实施例，因平均掺杂物浓度增加，该些接触组件与源极与漏极区域的接触电阻降低。
具体实施方式
尽管本发明藉由参照下面的说明以及附图中所示的实施例加以说明，但应当了解，下面的详细说明及附图并非意图将本发明揭露的主题限制于所揭露的特定实施例。相反，所描述的特定实施例仅示例本发明的各种态样，其范围由所附权利要求定义。一般而言，本发明解决因结合金属硅化物区域的明显表面形貌而使复杂p沟道晶体管中晶体管性能降低的问题，其中，在上述共同未决的美国申请中提出的解决方案尽管可透过主动区域的暴露侧壁表面部分纳入一定量的掺杂物种类，但其可导致性能增益低于预期。已意识到，籍由将纳入源极及漏极区域的掺杂物种类限定于定义p沟道晶体管的宽度的暴露侧壁表面区域可实现p沟道晶体管的优越晶体管性能而不会使总体工序过度复杂。
以此方式，仍可基于适当的间隔件技术以在沟道区域处获得高度复杂的横向掺杂物分布，因为所使用的角度实质上不会影响该敏感区域中的横向掺杂物分布。另一方面，在相对该晶体管宽度的周边区域，平均掺杂物浓度显着增加，从而有助于获得优越的驱动电流能力，因为在该周边区域，因增加的平均掺杂物浓度而使从金属硅化物至半导体材料中的过渡电阻降低。尤其对于绝缘体上硅(SOI)器件，其中，PN结“短接”可能不会导致无功能性的晶体管，可看到p沟道晶体管的总体性能显着增加。再者，已意识到，可将平行于栅极电极结构的倾斜注入限制于20度角及更小的倾斜角度值，从而获得与较大的倾斜角度相比是优越的性能。
在未试图限制本申请于下列解释的情况下，认为平行于栅极电极结构的适度倾斜角度可一方面导致定义晶体管的宽度的周边区域的平均掺杂物浓度增加，且可另一方面能够使源极与漏极区域的其余部分具有更均匀的掺杂物分布。例如，在上述指定范围内选择适度的倾斜角度时，可适当地使注入能量适应该倾斜角度，以保留想要的穿透深度而不会在敏感器件区域(例如栅极电极结构的末端部分等)中引起过度改变或损害器件区域。
因此，在一些说明实施例中，可在无需进一步教导本总体流程的情况下，可在适度的倾斜角度并具有适当地适应该倾斜角度的注入能量的基础上，形成源极与漏极区域区域，例如其深部部分。另一方面，在沟道区域附近的横向掺杂物分布实质上不受影响，因此仍可在侧壁间隔件等的基础上来有效调整该区域中的掺杂物分布。在一些说明实施例中，在整个半导体器件中，p沟道晶体管的栅极电极结构可具有相同的排列方向，以便实施单个注入工序而无需额外的屏蔽步骤。更确切地说，在该注入工序期间，可将半导体器件旋转180度角，以便实现至少两个不同的倾斜角度，该倾斜角度具有相同或不同的值，以在零度角位置和180度角位置可向主动区域的周边区域中有效纳入掺杂物种类。在其它说明实施例中，具有不同排列方向的栅极电极结构或主动区域的晶体管可由适当的注入掩膜覆盖，以便不会过度影响在该些晶体管的沟道区域附近的横向掺杂物轮廓。此后，在去除该注入掩膜并使用具有进一步的注入掩膜覆盖先前已注入的晶体管后，可应用例如为相同的工序参数实施进一步的工序。
现在参照图2a至2f来更详细地说明进一步的实施例，其特征在于，如须要可参照图1a至1f。
图2a示意地说明了包括半导体区域或主动区域203的半导体器件200的顶视图，在半导体区域或主动区域203中与上方形成有p沟道晶体管250。
半导体区域或主动区域203可由含硅半导体材料组成，该含硅半导体材料可使后续制造阶段中能够形成金属硅化物。如图所示，主动区域203具有宽度203W，更确切地说，是沿宽度方向的横向尺寸（参照图1a），其中，应当了解的是，若考虑非矩形几何构造，宽度203W可沿主动区域203的长度203L变化。主动区域203的大小、形状以及位置是借由隔离区域202来确定，如参照上述半导体器件100。而且，在该所示的制造阶段，依据总体器件的构造，栅极电极结构260形成于主动区域203上并且也延伸至隔离区域203中。一般而言，晶体管250可具有任意适当的构造，例如关于主动区域203的构造以及栅极电极结构260，晶体管250可具有当参照晶体管150时如图1b及1c所示的构造。
在其它情况下，如果必要，该些组件可具有任意其它适当的构造。而且，在该所示制造阶段中，晶体管250可接收源极与漏极掺杂物种类，以实现增加的平均浓度，该增加的平均浓度可在后续制造阶段中形成适当接触区域(例如金属硅化物区域)时，在周边区域203P处提供优越的工序条件。如参照图1f所示的半导体器件100的先前所述，周边203P(例如在定义成宽度203W的侧壁203T处)可以是高度的关键，并且可因隔离区域202的凹入构造而暴露。不过，已经意识到，例如具有对应于绝缘体上硅架构以及具有对应于例如当形成牺牲栅极电极等结构时其它组件可覆盖周边区域203Q的构造，定义在侧壁203S处的周边区域203Q的长度203L是不太关键。周边区域203P、203Q的宽度可为20纳米或更小。因此，在一些说明的实施例中，利用适当的倾斜角度实施注入工序以透过暴露侧壁表面区域203T至少纳入部分的源极与漏极的掺杂物种类。例如，如图2a所示，在一些说明的实施例中，注入工序可包括第一注入步骤205A，其中使用适当的倾斜角度以透过其中侧壁203T的其特征在于一个来纳入源极与漏极的掺杂物种类，并且可实施第二注入步骤205B以透过处于相反位置的另一侧壁203T纳入掺杂物种类。为此，对于各注入步骤205A、205B，可在平行于宽度方向(亦即图2a中的垂直方向（参照图1a）)的平面206中选择具有值为或大小为20度角或更小的倾斜角度。例如，对于实质上不倾斜的注入方向(对应与图2a所示平面为垂直的方向)，在与图2a所示平面为垂直且对齐亦即平行于宽度方向的平面中，该注入方向的倾斜可导致注入步骤205A、205B分别具有适当的倾斜角度。如上所述，籍由依据上述指定范围选择注入步骤205A、205B的倾斜角度的大小或值，仍可籍由形成于栅极电极结构260上方的任意侧壁间隔件来调整栅极电极结构260附近的横向掺杂物分布，从而能够实施40纳米及更小的栅极长度，例如32纳米以及更小。在一些说明的实施例中，在注入步骤205A、205B的期间，各倾斜角度的大小被选择为15度角或更小，而在其它情况下，倾斜角度可选择为8.5度角至12.5度角。
图2b示意性地说明沿宽度方向(亦即沿图2a的剖线IIb)的剖面图。如图所示，半导体器件200可包括基板201，可在基板201上方将主动区域203形成在基板201中。主动区域203可代表半导体层中的相应半导体岛，如参照上述半导体器件100所述。在该所示实施例中，可在主动区域103下方设置绝缘埋层201A，以形成绝缘体上硅架构。
再者，如前所述，例如由于先前已经解释的先前已经执行的工序序列，该工序序列是用以纳入应力诱导半导体合金203A(例如硅/锗合金)，隔离区域202可比主动区域的顶部表面203G显着凹入。应当了解，关于目前为止所述的组件，适用参照半导体器件100所述的相同标准，因此可能省略该些组件及技术的相应详细说明。如图所示，可在定义于平面206中的各倾斜角度、β的基础上执行包括步骤205A、205B的注入工序。平面206可垂直或直交于顶部表面203G，且可平行于宽度方向W，从而能够相对于暴露的侧壁表面203T而变化注入角度，而不影响栅极电极结构260附近的横向掺杂物分布，栅极电极结构260是如虚线所示但是在剖面图2b中为不可见。应当了解，可认为倾斜角度、β为不同的倾斜角度，因为即使该些角度具有相同值，该些角度相对顶部表面203G的法线N的方向是不同的。
因此，在选择倾斜角度为20度角或更小时，可选择适当的注入能量，以便在具有适当的穿透深度的工作区域203内获得理想的较均匀的掺杂物分布，同时另外相较于习用方法可使周边区域203P中的掺杂物浓度增加。例如，与实施实质上未倾斜注入以在主动区域203中形成深源极与漏极区域的方法相比，周边区域203P中(亦即厚度为D的条状区域中)的平均掺杂物浓度较高。再者，与至少在绝缘埋层201A附近的深度处的周边区域203Q（参照图2a）的平均掺杂物浓度相比，周边区域203P中的平均掺杂物浓度较高。应当了解，由于倾斜角度的适度大小，注入能量的相应适应性改变实质上不影响任意其它器件组件或后续工序。更确切地说，与30度角以及明显更高的倾斜角度相比，在本实施例中，仅需适度增加能量以实质地获得目标穿透深度。因此，在倾斜注入步骤205A、205B期间，最终至栅极电极结构260中的额外穿透长度（参照图2a）可不改变想要的晶体管特性，因为延伸到隔离结构202上方的栅极电极结构260的端部长度通常大于由适度倾斜角度、β所引起的额外穿透长度。图2c示意地说明沿长度方向(亦即沿图2a的剖线IIc)的剖面图。如图所示，晶体管250可包括源极与漏极区域251，可在注入步骤205A/205B期间如上所述地形成的深部251D。再者，源极与漏极区域251可包括延伸区域251E，该延伸区域251E实质上确定沟道区域255的横向掺杂物分布。再者，在一些说明实施例中，可将作为沟道区域255的一部分的阈值电压调整半导体合金203B形成在栅极电极结构260下方。栅极电极结构260可包括栅极介电材料264与263，例如如上所述的习用的介电材料、高k介电材料等。另外，可设置借由具有适度宽度的间隔件结构265横向包覆的电极材料262及261，且该些材料可，以便确定源极与漏极区域251的横向分布，如上所述。可在如上所述的制造技术的基础上形成到目前为止所述的该些组件，。在执行包括步骤205A/205B的注入工序时，可相对主动区域203的顶部表面以实质上垂直的方式纳入源极与漏极掺杂物种类，以在形成深源极与漏极区域251D时不显着影响延伸区域251E的先前已经形成的横向掺杂物分布。再者，由于实质上抑制了透过侧壁203S的暴露部分的掺杂物穿透，因此与周边区域203P相比，周边区域203Q中的平均掺杂物浓度有所降低，尤其在绝缘埋层201A附近。图2d示意地说明了依据进一步的说明实施例的半导体器件200的顶视图，在该图中，可提供排列方向不同于晶体管250的第二p沟道晶体管250B的描述。例如，晶体管250B的栅极电极结构260可排列成垂直于晶体管250的栅极电极结构260。在该情况下，在如上所述包括步骤205A、205B的注入工序205期间，可在适当的注入掩膜206(例如光阻掩膜)的基础上屏蔽晶体管250B。因此可避免将源极与漏极的掺杂物种类过度穿透至借由晶体管250B的栅极电极结构260所覆盖的区域中。图2e示意地说明下一制造阶段中的器件200，其中晶体管250借由适当的注入掩膜208(例如光阻掩膜)屏蔽，同时晶体管250B于包括如上所述的步骤205A/205B的注入工序205中暴露，不过，其中，通常器件200是适当调整成相对工序205的相应离子束器件，以便获得也如上所述的平行于栅极电极结构的倾斜角度。因此，晶体管250中先前建立的掺杂物分布可借由掩膜208而可靠地保留，同时可针对晶体管250B适当选择工序205的工序参数。例如，可选择相同的注入参数及倾斜角度，而在其它情况下，至少一个工序参数(例如倾斜角度值、注入能量等)可作不同选择，以适当调节最终的晶体管特性。应当了解，在成熟的光刻技术的基础上是可容易形成相应的注入掩膜。图2f示意地说明下一制造阶段中半导体器件200的剖面图。该剖面图是沿宽度方向取得，亦即沿图2a的剖线IIb。如图所示，可形成接触平坦层220以封住并钝化晶体管250。为此，可在主动区域203上方形成例如氮化硅、二氧化硅等形式的适当介电材料，例如层221及层222，其中，可设置一个或多个接触组件223，以便连接源极与漏极区域251。再者，金属硅化物256可形成于主动区域203中，并实质上完全嵌入深源漏区域251D中，以便确保晶体管250中具有降低的串联电阻。更确切地说，由于金属硅化物256嵌入具有适度高掺杂物浓度的半导体材料中，相应的肖特基能障较低，从而提供优越的驱动电流能力。金属硅化物256可为含镍硅化物材料。尤其，由于前面形成深源极与漏极区域251D的工序，周边区域203P中的平均掺杂物浓度增加，从而提供延伸至主动区域203的整个宽度的电流路径，这样相应转换为晶体管250的优越性能。可在任意成熟的工序技术的基础上形成接触平坦层220与接触组件223。应当了解，可如前面参照半导体器件100所述般依据工序方案形成金属硅化物256，器件，从而在周边区域203P处提供优越的工序条件。不过，在其它情况下，可取决于总体的工序方案而于接触组件223处局部形成金属硅化物256，。另外，在该情况下，周边区域203P中平均掺杂物浓度的增加可有助于优越的晶体管性能。再者，在一个或多个接触组件223邻近周边区域203P的情况下，可获得降低的接触电阻。
因此，本发明提供制造技术以及半导体器件，其中，可借由在周边区域203P(定义成p沟道晶体管的有效宽度)处专门纳入增加的平均掺杂物浓度而可增强该p沟道晶体管的总体驱动电流能力以及总体性能。已意识到的是，平行于栅极电极结构的倾斜注入可形成深源极与漏极区域，以获得优越的掺杂物浓度，同时另一方面，在该倾斜注入工序期间可避免过度横向穿透沟道区域。再者，针对栅极长度为40纳米及更小的p沟道晶体管，20度角或更低的角度值是高度有效的倾斜角度。例如，对于32纳米技术的p沟道晶体管，与在不倾斜注入序列的基础上形成的p沟道晶体管相比，在形成深源极与漏极区域的期间采用10度角的倾斜角度值使导通电阻以及线性导通电流方面的晶体管性能提升数个百分点。
应当了解，上述实施例参照绝缘体上硅架构，其中，“短接”PN结可能不会导致完全的器件失效。在其它的说明实施例（未图示）中，可使用块体结构，亦即主动区域直接连接基板的结晶半导体材料的构造，从而在获得上述优越性能外，显着降低在定义成晶体管的有效宽度的周边区域附近引起PN结短路的概率。
在阅读本说明书后，本领域技术人员将明白本发明的其它修改及变更。因此，本说明书仅为说明性质，意在教导本领域技术人员执行本发明原理的一般方式。应当理解，这里所示及所描述的形式视作本发明的优选实施例。

Claims (18)

1.一种制造半导体器件的方法，其包括：
将注入工序在存在栅极电极结构的情况下执行，以透过半导体器件的p沟道晶体管的主动区域的第一侧壁与第二侧壁引入源极与漏极掺杂物种类，该主动区域将借由相对该主动区域凹入的隔离区域横向包覆，其中，该第一与第二侧壁定义该主动区域的宽度，该注入工序是执行于平面，该平面垂直于该主动区域的顶部表面并平行于该主动区域的宽度方向；
将金属硅化物形成在该主动区域中；以及
将注入掩膜使用在执行该注入工序时以覆盖第二主动区域，其中，该第二主动区域上形成有不平行于该栅极电极结构的第二栅极电极结构。
2.如权利要求1所述的方法，其特征在于，执行该注入工序包括使用相对该主动区域的法线具有20度角或更小值的倾斜角度。
3.如权利要求2所述的方法，其特征在于，该倾斜角度值被选择为15度角或更小。
4.如权利要求3所述的方法，其特征在于，该倾斜角度值是选择在8.5度角至12.5度角的范围内。
5.如权利要求1所述的方法，其特征在于，执行该注入工序还包括将源极与漏极区域形成在该主动区域中。
6.如权利要求1所述的方法，其特征在于，该注入工序是以具有相对垂直于该主动区域的该顶部表面并平行于该宽度方向的该平面的条件下未倾斜地执行。
7.如权利要求1所述的方法，还包括：
从该第二主动区域去除该注入掩膜，并形成进一步的注入掩膜来屏蔽该主动区域，以及
执行第二注入工序以透过第二p沟道晶体管的该第二主动区域的第一侧壁与第二侧壁引入该源极与漏极掺杂物种类，
其中，该第二主动区域的该第一与第二侧壁定义该第二主动区域的宽度。
8.如权利要求1所述的方法，还包括将半导体合金在执行该注入工序前藉由外延生长工序形成在该主动区域的至少一部分中。
9.如权利要求8所述的方法，其特征在于，形成该半导体合金包括将压缩应力诱导半导体合金形成在该主动区域中。
10.如权利要求8所述的方法，其特征在于，形成该半导体合金包括将阈值电压调整半导体合金形成在该主动区域中。
11.一种制造半导体器件的方法，其包括：
将栅极电极结构形成在半导体器件的主动区域上，该主动区域具有长度及宽度并将借由相对该主动区域凹入的隔离区域横向界定；
将源漏掺杂物种类藉由执行注入工序引入该主动区域中，该注入工序包括相对该主动区域的顶部表面的法线的至少两个倾斜角度，并且该倾斜角度是定义成垂直于该主动区域的该顶部表面并平行于该主动区域的宽度方向的第一平面中，该注入工序还包括无变化注入角度，该无变化注入角度是定义成垂直于该顶部表面并垂直于该宽度方向的第二平面中；
将金属硅化物形成在该主动区域的一部分中；以及
将注入掩膜在执行该注入工序时使用于覆盖第二主动区域，其中，该第二主动区域上形成有不平行于该栅极电极结构的第二栅极电极结构。
12.如权利要求11所述的方法，其特征在于，该至少两个不同的倾斜角度中的两个分别具有相同的值与不同的方向。
13.如权利要求11所述的方法，其特征在于，该至少两个不同的倾斜角度中的每一个的值在8.5度角至20度角的范围内。
14.如权利要求13所述的方法，其特征在于，该至少两个不同的倾斜角度中的每一个的值为15度角或更小。
15.如权利要求11所述的方法，其特征在于，形成该栅极电极结构包括将间隔件结构在在执行该注入工序前形成，并将该间隔件结构的至少部分使用作为掩膜。
16.如权利要求11所述的方法，还包括将半导体合金在执行该注入工序前形成在该主动区域中的至少一部分。
17.如权利要求11所述的方法，还包括将该注入掩膜从该第二主动区域去除，并形成进一步的注入掩膜来屏蔽该主动区域以及执行第二注入工序。
18.一种半导体器件，包括：
隔离区域，形成在基板上方；
P沟道晶体管的含硅主动区域，由该隔离区域横向包覆、该隔离区域相对该含硅主动区域凹入、该含硅主动区域具有借由一对第一侧壁界定的长度以及借由一对第二侧壁界定的宽度；
栅极电极结构，形成于该含硅主动区域上；
源极与漏极区域，该源极与漏极区域包括在该第一侧壁处的第一平均掺杂物浓度，并且该第一平均掺杂物浓度低于在该第二侧壁处的第二平均掺杂物浓度；
金属硅化物，形成于该含硅主动区域的一部分中，该金属硅化物位于该源极与漏极区域内；以及
第二晶体管，该第二晶体管设置在一方向以使该第二晶体管的第二栅极电极结构不平行于该P沟道晶体管的该栅极电极结构，其中，在垂直于该含硅主动区域的顶部表面并平行于该含硅主动区域的宽度方向的平面上执行注入工序时，注入掩膜覆盖于该第二栅极电极结构的第二主动区域。
CN201310208524.5A 2012-05-30 2013-05-30 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构 Expired - Fee Related CN103456629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/483,759 2012-05-30
US13/483,759 US8664072B2 (en) 2012-05-30 2012-05-30 Source and drain architecture in an active region of a P-channel transistor by tilted implantation

Publications (2)

Publication Number Publication Date
CN103456629A CN103456629A (zh) 2013-12-18
CN103456629B true CN103456629B (zh) 2016-09-07

Family

ID=49579715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310208524.5A Expired - Fee Related CN103456629B (zh) 2012-05-30 2013-05-30 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构

Country Status (6)

Country Link
US (1) US8664072B2 (zh)
KR (1) KR20130135123A (zh)
CN (1) CN103456629B (zh)
DE (1) DE102013209685B4 (zh)
SG (1) SG195454A1 (zh)
TW (1) TWI545629B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927377B2 (en) * 2012-12-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming FinFETs with self-aligned source/drain
DE102015102130B4 (de) 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017801A (en) * 1997-09-24 2000-01-25 Lg Semicon Co., Ltd. Method for fabricating field effect transistor
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177027A (en) 1990-08-17 1993-01-05 Micron Technology, Inc. Process for fabricating, on the edge of a silicon mesa, a MOSFET which has a spacer-shaped gate and a right-angled channel path
WO2002019396A1 (en) 2000-08-29 2002-03-07 Boise State University Damascene double gated transistors and related manufacturing methods
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US6949482B2 (en) 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
US7387942B2 (en) 2003-12-09 2008-06-17 Promos Technologies Inc. Substrate isolation in integrated circuits
US6881635B1 (en) 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
JP4767843B2 (ja) 2004-04-14 2011-09-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4675585B2 (ja) 2004-06-22 2011-04-27 シャープ株式会社 電界効果トランジスタ
US7344985B2 (en) 2005-04-01 2008-03-18 Texas Instruments Incorporated Nickel alloy silicide including indium and a method of manufacture therefor
US7465976B2 (en) 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
US20060286757A1 (en) 2005-06-15 2006-12-21 John Power Semiconductor product and method for forming a semiconductor product
US7482615B2 (en) 2005-07-21 2009-01-27 International Business Machines Corporation High performance MOSFET comprising stressed phase change material
US7531423B2 (en) 2005-12-22 2009-05-12 International Business Machines Corporation Reduced-resistance finFETs by sidewall silicidation and methods of manufacturing the same
US7994010B2 (en) 2007-12-27 2011-08-09 Chartered Semiconductor Manufacturing Ltd. Process for fabricating a semiconductor device having embedded epitaxial regions
US8093665B2 (en) 2009-05-18 2012-01-10 Macronix International Co., Ltd. Semiconductor device and method for fabricating the same
US20100327361A1 (en) 2009-06-26 2010-12-30 Kamel Benaissa Low cost symmetric transistors
US8313999B2 (en) 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
US8426917B2 (en) 2010-01-07 2013-04-23 International Business Machines Corporation Body-tied asymmetric P-type field effect transistor
US8785287B2 (en) * 2010-07-06 2014-07-22 Globalfoundries Singapore PTE, LTD. Method to tune narrow width effect with raised S/D structure
US8211759B2 (en) 2010-10-21 2012-07-03 International Business Machines Corporation Semiconductor structure and methods of manufacture
DE102010064283B4 (de) 2010-12-28 2012-12-27 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines selbstjustierten Steg-Transistors auf einem Vollsubstrat durch eine späte Stegätzung
US8614134B2 (en) * 2011-03-21 2013-12-24 Globalfoundries Inc. Shallow source and drain architecture in an active region of a semiconductor device having a pronounced surface topography by tilted implantation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017801A (en) * 1997-09-24 2000-01-25 Lg Semicon Co., Ltd. Method for fabricating field effect transistor
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN103456629A (zh) 2013-12-18
DE102013209685A1 (de) 2013-12-05
US8664072B2 (en) 2014-03-04
SG195454A1 (en) 2013-12-30
TW201401345A (zh) 2014-01-01
US20130320409A1 (en) 2013-12-05
DE102013209685B4 (de) 2015-03-12
KR20130135123A (ko) 2013-12-10
TWI545629B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
US7732863B2 (en) Laterally diffused MOSFET
US8253192B2 (en) MOS device with varying trench depth
CN105304477B (zh) 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
US10269616B2 (en) Method of fabricating semiconductor device isolation structure
US8097517B2 (en) Method for manufacturing semiconductor device with improved short channel effect of a PMOS and stabilized current of a NMOS
JP2010135791A (ja) 半導体素子及びその製造方法
US7790520B2 (en) Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device
WO2013095750A1 (en) Contact structures for semiconductor transistors
JP2005526392A (ja) 電界救済特性を有するトレンチ型ｍｏｓｆｅｔ
CN110034067A (zh) 半导体器件及其形成方法
TWI544632B (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
JP2007184434A (ja) 半導体装置および半導体装置の製造方法
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
CN103456629B (zh) 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构
KR20050058242A (ko) 낮은 기생 저항을 가진 트렌치 ｍｏｓｆｅｔ 디바이스형성 방법
US6815301B2 (en) Method for fabricating bipolar transistor
CN101211974A (zh) 半导体装置及其制造方法
CN101355036B (zh) 沟槽栅半导体器件及其制造方法
KR102283496B1 (ko) 다수의 주입층들을 갖는 고-전압 전계-효과 트랜지스터
KR20120008803A (ko) 반도체 소자의 제조 방법
KR100916211B1 (ko) 전력용 반도체 소자의 제조방법
KR20100067870A (ko) 모스펫 및 그 제조방법
CN107731933A (zh) 一种沟槽终端肖特基器件
JP2008294109A (ja) 半導体装置及び半導体装置の製造方法
JP2011108713A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160907

Termination date: 20190530