JP4767843B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4767843B2 JP4767843B2 JP2006512221A JP2006512221A JP4767843B2 JP 4767843 B2 JP4767843 B2 JP 4767843B2 JP 2006512221 A JP2006512221 A JP 2006512221A JP 2006512221 A JP2006512221 A JP 2006512221A JP 4767843 B2 JP4767843 B2 JP 4767843B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- arsenic
- semiconductor film
- region
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000004519 manufacturing process Methods 0.000 title claims description 81
- 239000010410 layer Substances 0.000 claims description 346
- 239000012535 impurity Substances 0.000 claims description 172
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 155
- 229910052785 arsenic Inorganic materials 0.000 claims description 88
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 83
- 238000009792 diffusion process Methods 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 75
- 238000009826 distribution Methods 0.000 claims description 37
- 239000002344 surface layer Substances 0.000 claims description 32
- 229910052796 boron Inorganic materials 0.000 description 56
- 238000005468 ion implantation Methods 0.000 description 56
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 51
- 230000001133 acceleration Effects 0.000 description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- 230000000694 effects Effects 0.000 description 34
- 230000005684 electric field Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 238000002955 isolation Methods 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000000137 annealing Methods 0.000 description 18
- 229910021332 silicide Inorganic materials 0.000 description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 18
- 230000004913 activation Effects 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Description
(1)電子の移動度が低下する。
(2)エクステンション領域106からのn型不純物(例えば砒素(As))のSiGe層102中への拡散が速いため、ショートチャネルで閾値電圧(Vth)が大きくシフトしてオフ電流(Ioff)が増大する。
という問題があり、n型MISトランジスタの特性を大きく劣化させることになる。
(1)電界増大による正孔移動度が低下する。
(2)Si層113にSiGe層112と並列してチャネルが形成されることにより、実効的な移動度が低下する。
という問題がある。
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された半導体膜と、前記半導体膜上に絶縁膜を介して形成されたゲートと、前記ゲートの両側における前記半導体膜にp型不純物が導入されてなる一対の第1の不純物拡散領域と、前記半導体基板に前記ゲートをマスクとして砒素が導入されてなる一対の第2の不純物拡散領域からなるポケット領域とを含み、前記半導体膜は、砒素の拡散係数の異なるSiGe層とその上のSi層との積層構造であるヘテロ接合構造を有しており、前記半導体膜のチャネル領域において、前記SiGe層における砒素の濃度が前記Si層における砒素の濃度よりも高く分布しており、前記第2の不純物拡散領域からの砒素の拡散により、前記SiGe層と前記Si層との砒素の濃度の前記分布が形成されている。
本発明では、ヘテロ接合構造の半導体膜、例えばSiGe層上にSi層の積層された半導体膜において、SiGe層とSi層とで不純物の拡散係数が異なることを利用して、下層のSiGe層の不純物濃度を上層のSi層よりも高くなるように制御する。ここで、半導体膜の含有する前記不純物は当該トランジスタの導電型と反対の導電型(n型MOSトランジスタであればp型、p型MOSトランジスタであればn型)のものである。
以下、具体的な諸実施形態について図面を参照しながら詳細に説明する。
本実施形態では、n型MOSトランジスタを対象として、チャネルを構成する半導体膜(SiGe層及びSi層)について図1Aの右図に示す濃度分布を達成する制御方法として、閾値電圧制御のためのSi基板へのp型不純物のイオン注入を利用する。p型不純物、例えばホウ素Bの拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へホウ素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりもホウ素濃度が高くなる。
本実施形態では、n型MOSトランジスタを対象として、チャネルを構成する半導体膜(SiGe層及びSi層)について図1Aの右図に示す濃度分布を達成する制御方法として、閾値電圧制御のためのSi基板へのp型不純物のイオン注入及びショートチャネル効果を抑制するためのp型不純物のイオン注入を利用する。p型不純物、例えばホウ素Bの拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へホウ素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりもホウ素濃度が高くなる。
本実施形態では、n型MOSトランジスタを対象として、チャネルを構成する半導体膜(SiGe層及びSi層)について図1Aの右図に示す濃度分布を達成する制御方法として、閾値電圧制御のためのSi基板へのp型不純物のイオン注入及びショートチャネル効果を抑制するためのp型不純物のイオン注入を利用する。p型不純物、例えばホウ素Bの拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へホウ素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりもホウ素濃度が高くなる。
本実施形態では、n型MOSトランジスタを対象として、チャネルを構成する半導体膜(SiGe層及びSi層)について図1Aの右図に示す濃度分布を達成する制御方法として、閾値電圧制御のためのSi基板へのp型不純物のイオン注入及びショートチャネル効果を抑制するためのp型不純物のイオン注入を利用する。p型不純物、例えばホウ素Bの拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へホウ素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりもホウ素濃度が高くなる。
本実施形態では、p型MOSトランジスタを対象として、チャネルを構成する半導体膜について、n型不純物がSiGe層で高く、Si層で低い濃度分布を達成する制御方法として、ショートチャネル効果を抑制するためのn型不純物のイオン注入を利用する。n型不純物、例えば砒素(As)の拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へ砒素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりも砒素濃度が高くなる。
本実施形態では、p型MOSトランジスタを対象として、チャネルを構成する半導体膜について、n型不純物がSiGe層で高く、Si層で低い濃度分布を達成する制御方法として、ショートチャネル効果を抑制するためのn型不純物のイオン注入を利用する。n型不純物、例えば砒素(As)の拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へ砒素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりも砒素濃度が高くなる。
能する。特に、ポケット領域形成のためのイオン注入でチャネル不純物プロファイルが決定する、ショートチャネルのp型MOSトランジスタでより高い特性向上が期待できる。
本実施形態では、p型MOSトランジスタを対象として、チャネルを構成する半導体膜について、n型不純物がSiGe層で高く、Si層で低い濃度分布を達成する制御方法として、ショートチャネル効果を抑制するためのn型不純物のイオン注入を利用する。n型不純物、例えば砒素(As)の拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へ砒素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりも砒素濃度が高くなる。
本実施形態では、p型MOSトランジスタを対象として、チャネルを構成する半導体膜について、n型不純物がSiGe層で高く、Si層で低い濃度分布を達成する制御方法として、ショートチャネル効果を抑制するためのn型不純物のイオン注入を利用する。n型不純物、例えば砒素(As)の拡散係数はSiGe層では高く、Si層では低い。この拡散係数の相違を利用し、半導体膜へ砒素を熱拡散させる。拡散係数の相違により、SiGe層ではSi層よりも砒素濃度が高くなる。
子分離構造、ここではSi基板1の当該領域に形成した溝にシリコン酸化膜等の絶縁物を充填してなるSTI構造12を形成して活性領域31を画定する。そして本実施形態では、閾値電圧(Vth)制御のためにn型不純物の導入は実行しない。
本実施形態では、p型MOSトランジスタを対象として、チャネルを構成する半導体膜について、n型不純物がSiGe層で高く、Si層で低い濃度分布を達成する制御方法として、ソース/ドレイン領域形成のためのp型不純物のイオン注入を利用する。このp型不純物によりSi層中のn型不純物、例えば砒素(As)の分布を打ち消すことにより、SiGe層ではSi層よりも相対的に砒素濃度が高くなる。
続いて、図11Cに示すように、Si層43上にゲート絶縁膜4となるシリコン酸窒化膜を膜厚1.5nm程度に形成する。その後、ゲート絶縁膜4上に多結晶シリコン膜を堆積し、これをパターニングすることにより、ゲート電極5を形成する。そして、チャネル周辺の不純物プロファイルを調整してショートチャネル効果を抑制するため、ゲート電極5をマスクとして半導体膜11及びSi基板1の表層にn型不純物、ここでは砒素をドーズ量1×1013/cm2、加速エネルギー30keVで傾斜角度を45°としてイオン注入し、一対のポケット領域28を形成する。
その後、温度1000℃で1秒間の活性化アニール処理を実行し、導入した各不純物を熱拡散させる。このとき、ソース/ドレイン領域35a,35bとしてイオン注入したp型不純物であるホウ素がSi層43中で拡散し、Si層43中に存するn型不純物である砒素の分布がホウ素により打ち消され、実質的にn型不純物濃度が低下する。その結果、相対的には、砒素濃度はSiGe層42で高く、Si層43でSiGe層42よりも低く分布する。これにより、Si層43中の電界が小さくなり、SiGe層42及びSi層43の並列チャネルの形成が抑止され、SiGe層42のみが高移動度の正孔チャネルとして機能する。
なお、上述した各実施形態を通じて、トランジスタの所望のVthを得るために、イオン注入条件及びアニール条件は適宜選択できるものである。
2,42 SiGe層
3,43 Si層
4 ゲート絶縁膜
5 ゲート電極
11,41半導体膜
Claims (6)
- 半導体基板と、
前記半導体基板上に形成された半導体膜と、
前記半導体膜上に絶縁膜を介して形成されたゲートと、
前記ゲートの両側における前記半導体膜にp型不純物が導入されてなる一対の第1の不純物拡散領域と、
前記半導体基板に前記ゲートをマスクとして砒素が導入されてなる一対の第2の不純物拡散領域からなるポケット領域と
を含み、
前記半導体膜は、砒素の拡散係数の異なるSiGe層とその上のSi層との積層構造であるヘテロ接合構造を有しており、前記半導体膜のチャネル領域において、前記SiGe層における砒素の濃度が前記Si層における砒素の濃度よりも高く分布しており、
前記第2の不純物拡散領域からの砒素の拡散により、前記SiGe層と前記Si層との砒素の濃度の前記分布が形成されていることを特徴とする半導体装置。 - 基板上に半導体膜を形成する工程と、
前記半導体膜上に絶縁膜を介してゲートをパターン形成する工程と、
前記ゲートの両側における前記半導体膜にp型不純物を導入して一対の第1の不純物拡散領域を形成する工程と、
前記ゲートをマスクとして前記基板に砒素を導入して一対の第2の不純物拡散領域からなるポケット領域を形成する工程と
を含み、
前記半導体膜を、砒素の拡散係数の異なるSiGe層とその上のSi層との積層構造であるヘテロ接合構造に形成し、
前記半導体膜のチャネル領域において、前記第2の不純物拡散領域から砒素を拡散させて、前記SiGe層における砒素の濃度が前記Si層における砒素の濃度よりも高い分布を得ることを特徴とする半導体装置の製造方法。 - 前記各第2の不純物拡散領域を深さが異なるように非対称に形成し、前記第2の不純物拡散領域から砒素を拡散させて前記分布を得るに際して、
前記SiGe層と前記Si層との砒素の濃度差を、一方の前記第1の不純物拡散領域側の部位と他方の前記第1の不純物拡散領域側の部位とで異なるように制御することを特徴とする請求項2に記載の半導体装置の製造方法。 - 基板上に半導体膜を形成する工程と、
前記半導体膜上に絶縁膜を介してゲートをパターン形成する工程と、
前記ゲートの両側における前記半導体膜にp型不純物を導入して一対の第1の不純物拡散領域を形成する工程と、
前記ゲートをマスクとして前記基板の一方の前記第1の不純物拡散領域側にのみに砒素を導入して第2の不純物拡散領域からなるポケット領域を形成する工程と
を含み、
前記半導体膜を、砒素の拡散係数の異なるSiGe層とその上のSi層との積層構造であるヘテロ接合構造に形成し、
前記半導体膜のチャネル領域において、前記第2の不純物拡散領域から砒素を拡散させて、前記SiGe層における砒素の濃度が前記Si層における砒素の濃度よりも高い分布を得るに際して、前記SiGe層と前記Si層との砒素の濃度差を、一方の前記第1の不純物拡散領域側の部位が他方の前記第1の不純物拡散領域側の部位よりも大きくなるように制御することを特徴とする半導体装置の製造方法。 - 前記半導体膜を形成する前に、前記基板の表層に砒素を導入して第3の不純物拡散領域を形成する工程を更に含み、
前記第3の不純物拡散領域から砒素を拡散させ、前記SiGe層における砒素の濃度が前記Si層よりも高い分布を得ることを特徴とする請求項2〜4のいずれか1項に記載の半導体装置の製造方法。 - 前記第1の不純物拡散領域と一部重畳するように、前記半導体膜にp型不純物を導入し、一対の第4の不純物拡散領域を形成する工程を更に含み、
前記第4の不純物拡散領域を形成する際に、前記ゲートをすり抜けて前記Si層の前記ゲートの下方に位置する前記Si層に前記p型不純物が到達するように調節し、前記Si層のn型不純物の濃度の分布を制御することを特徴とする請求項2に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/005309 WO2005101477A1 (ja) | 2004-04-14 | 2004-04-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005101477A1 JPWO2005101477A1 (ja) | 2008-03-06 |
JP4767843B2 true JP4767843B2 (ja) | 2011-09-07 |
Family
ID=35150250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006512221A Expired - Fee Related JP4767843B2 (ja) | 2004-04-14 | 2004-04-14 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8049251B2 (ja) |
JP (1) | JP4767843B2 (ja) |
WO (1) | WO2005101477A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090146181A1 (en) * | 2007-12-07 | 2009-06-11 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system employing diffused source/drain extensions |
JP5173582B2 (ja) * | 2008-05-19 | 2013-04-03 | 株式会社東芝 | 半導体装置 |
US8877596B2 (en) * | 2010-06-24 | 2014-11-04 | International Business Machines Corporation | Semiconductor devices with asymmetric halo implantation and method of manufacture |
DE112011103249B4 (de) * | 2010-09-28 | 2014-01-23 | International Business Machines Corporation | Halbleitereinheit mit Gate-Stapel und ein Verfahren zu deren Herstellung sowie die Verwendung einer Gate-Stapel-Struktur in einer Halbleitereinheit |
US8614134B2 (en) * | 2011-03-21 | 2013-12-24 | Globalfoundries Inc. | Shallow source and drain architecture in an active region of a semiconductor device having a pronounced surface topography by tilted implantation |
US9082741B2 (en) * | 2012-05-18 | 2015-07-14 | Infineon Technologies Ag | Semiconductor device including first and second semiconductor materials |
US8664072B2 (en) | 2012-05-30 | 2014-03-04 | Globalfoundries Inc. | Source and drain architecture in an active region of a P-channel transistor by tilted implantation |
US9911849B2 (en) * | 2015-12-03 | 2018-03-06 | International Business Machines Corporation | Transistor and method of forming same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150669A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Corp | 半導体集積回路及びその製造方法 |
JP2002314089A (ja) * | 2001-04-16 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2003063254A1 (fr) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteurs |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473901B1 (ko) * | 1995-12-15 | 2005-08-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | SiGe층을포함하는반도체전계효과디바이스 |
DE60036594T2 (de) * | 1999-11-15 | 2008-01-31 | Matsushita Electric Industrial Co., Ltd., Kadoma | Feldeffekt-Halbleiterbauelement |
US6541829B2 (en) * | 1999-12-03 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
FR2818012B1 (fr) * | 2000-12-12 | 2003-02-21 | St Microelectronics Sa | Dispositif semi-conducteur integre de memoire |
US7226843B2 (en) * | 2002-09-30 | 2007-06-05 | Intel Corporation | Indium-boron dual halo MOSFET |
US7009248B2 (en) * | 2003-10-02 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with asymmetric pocket implants |
-
2004
- 2004-04-14 JP JP2006512221A patent/JP4767843B2/ja not_active Expired - Fee Related
- 2004-04-14 WO PCT/JP2004/005309 patent/WO2005101477A1/ja active Application Filing
-
2006
- 2006-09-14 US US11/520,766 patent/US8049251B2/en not_active Expired - Fee Related
-
2011
- 2011-09-23 US US13/241,298 patent/US8362522B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150669A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Corp | 半導体集積回路及びその製造方法 |
JP2002314089A (ja) * | 2001-04-16 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2003063254A1 (fr) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteurs |
Also Published As
Publication number | Publication date |
---|---|
US20120007147A1 (en) | 2012-01-12 |
US8049251B2 (en) | 2011-11-01 |
JPWO2005101477A1 (ja) | 2008-03-06 |
US8362522B2 (en) | 2013-01-29 |
WO2005101477A1 (ja) | 2005-10-27 |
US20070063222A1 (en) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
JP5286701B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5235486B2 (ja) | 半導体装置 | |
US8362522B2 (en) | Semiconductor device and method for manufacturing the same | |
KR20030084144A (ko) | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 | |
US6743704B2 (en) | Method of manufacturing a semiconductor device | |
US20060138567A1 (en) | Semiconductor device and fabricating method thereof | |
JP2009070840A (ja) | 半導体装置及びその製造方法 | |
JP2009181978A (ja) | 半導体装置およびその製造方法 | |
US20060001105A1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
JP2007005575A (ja) | 半導体装置およびその製造方法 | |
JP2006202860A (ja) | 半導体装置及びその製造方法 | |
JP2009164200A (ja) | 半導体装置及びその製造方法 | |
JP4615755B2 (ja) | 半導体装置の製造方法 | |
JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
KR100691491B1 (ko) | 반도체 소자의 듀얼 게이트 및 그 형성방법 | |
JP2011134972A (ja) | 半導体装置及びその製造方法 | |
JP2008124489A (ja) | 半導体装置の製造方法 | |
JPH1056171A (ja) | Mis半導体装置及びその製造方法 | |
JP2000012836A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010098236A (ja) | 半導体装置及びその製造方法 | |
TWI373826B (en) | Cmos transistor and the method for manufacturing the same | |
JP2007227694A (ja) | 半導体装置およびその製造方法 | |
JP2008108907A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4767843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |