KR20100067870A - 모스펫 및 그 제조방법 - Google Patents
모스펫 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100067870A KR20100067870A KR1020080126459A KR20080126459A KR20100067870A KR 20100067870 A KR20100067870 A KR 20100067870A KR 1020080126459 A KR1020080126459 A KR 1020080126459A KR 20080126459 A KR20080126459 A KR 20080126459A KR 20100067870 A KR20100067870 A KR 20100067870A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- substrate
- etching process
- etching
- contact
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 210000000746 body region Anatomy 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 실시예에 따른 모스펫은 바디 영역이 형성된 기판; 상기 기판 내에 형성되는 트렌치 게이트; 상기 기판 내에 형성되고, 상기 트렌치 게이트의 일측에 형성되는 소스 영역; 및 상기 기판 내에 일부가 형성되고, 그 하부에는 라운드된 굴곡면을 갖는 트렌치 컨택;을 포함한다.
모스펫
Description
본 실시예는 모스펫 및 그 제조 방법에 대해서 개시한다.
종래에 고전력소자로 트렌치 타입 MOSFET가 이용되어 왔다.
종래기술에 의한 트렌치(Trench) MOSFET 구조는 Trench 측벽에 채널(channel)을 형성함으로 종래의 레터럴(Lateral) DMOS보다 칩(Chip) 면적을 줄일 수 있다.
한편, 종래기술에 의하면 모든 소스영역 위에 소스컨택을 형성함으로써 MOSFET의 셀 덴서티(cell densitiy)를 줄이는데 한계가 있었다.
본 실시예는 MOSFET 소자의 드레인-소스 온-상태 저항(drain-to-source on-state resistance, Rdson) 특성을 향상시킬 수 있는 그 소자 및 이의 제조 방법을 제안한다.
본 실시예에 따른 MOSFET은 바디 영역이 형성된 기판; 상기 기판 내에 형성되는 트렌치 게이트; 상기 기판 내에 형성되고, 상기 트렌치 게이트의 일측에 형성되는 소스 영역; 및 상기 기판 내에 일부가 형성되고, 그 하부에는 라운드된 굴곡면을 갖는 트렌치 컨택;을 포함한다.
또한, 실시예에 따른 MOSFET의 제조 방법은 기판 내에 트렌치 게이트와 바디 영역을 형성하는 단계; 상기 트렌치 게이트의 일측에 소스 영역을 형성하는 단계; 상기 기판 내에 트렌치 컨택을 형성하기 위한 공정으로서, 상기 기판의 일부를 식각하여 트렌치를 형성하는 제 1 차 식각 공정을 수행하는 단계; 상기 기판의 트렌치 내에 불순물을 주입하는 단계; 상기 트렌치를 오버 에치하는 제 2 차 식각 공정을 수행하는 단계; 및 상기 제 2 차 식각 공정에 의하여 식각된 트렌치 내에 트렌치 컨택을 형성하는 단계;를 포함한다.
제안되는 바와 같은 MOSFET 및 이의 제조 방법에 의해서, 트렌치 컨택의 하부 에지부위로 스트레스가 집중되는 것을 분산시킬 수 있으며, 이로 인하여 누설 전류의 발생을 저감시킬 수 있는 장점이 있다.
이하, 실시예에 따른 MOSFET 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
(실시예)
도 1 내지 도 4는 본 실시예에 따른 MOSFET 소자의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 1을 참조하면, 제 1 도전형의 반도체 기판(100)을 식각하여 복수의 트렌치를 형성한다.
그리고, 상기 기판(100)을 산화시켜 트렌치 내에 게이트 절연막(121)을 형성시킨다. 이후, 게이트 절연막(121)이 형성된 트렌치에 폴리실리콘을 증착형성하여 트렌치 내에 게이트 전극이 형성되는 트렌치 게이트(122)를 형성한다.
기판의 트렌치에 트렌치 게이트(122)를 형성한 다음에는, 상기 트렌치 게이트(122)의 측면에 제 2 도전형의 바디 영역(110)을 형성한다. 예를 들어, 바디 이온 주입을 하고 열처리에 의해 바디 영역(110)을 형성할 수 있다. 상기 바디 영역(110)은 트렌치 게이트(120)의 약 70~90%의 깊이로 형성될 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 트렌치 게이트(122) 측면에 소스 영역(130)을 형성한다. 예를 들어, 기판이 P형 인 경우에, 고농도의 N형(또는 N+형) 이온을 주입하여 소스 영역(130)을 형성할 수 있다.
그리고, 상기 트렌치 게이트(122)와 소스 영역(130)이 형성된 기판(100) 상에 폴리 옥사이드(140)를 기설정된 두께만큼 형성시킬 수 있다.
그 다음, 도 2를 참조하면, 상기 폴리 옥사이드(140)상에 절연막(150)을 형성하고, 상기 절연막(150)을 식각하여 상기 기판(100)의 일부 표면이 오픈되도록 한다. 즉, 상기 바디 영역(110) 또는 소스 영역(130)과 도전 접속되도록 하기 위한 트렌치 컨택을 형성하기 위하여, 트렌치 컨택을 형성할 영역의 기판이 오픈되도록 한다.
상기 절연막(150)상에 식각 마스크로 이용할 포토 레지스트 패턴을 형성하고, 이러한 포토 레지스트 패턴을 식각 마스크로 이용하여 상기 절연막(150)을 소정 부위를 식각한다.
그리고, 트렌치 컨택을 형성할 영역의 산화막 식각으로서 1차 식각 공정이 수행되며, 여기서의 건식 식각은 C4F8과 Ar 가스를 사용할 수 있다. 이때의 식각 공정은 최종 타켓의 식각량중 대략 50~70%정도를 선 식각한다.
형성될 트렌치 컨택은 바디 영역(110)과 소스 영역(130)에 접해야 하기 때문에, 기판의 1차 식각 공정 후에 형성되는 트렌치(101) 역시 트렌치 게이트들 사이에서 소스 영역(130)에 인접하게 형성된다.
그리고, 기판의 산화막에 대한 트렌치 컨택을 형성할 영역을 1차 식각한 다 음에는, 기판에 형성된 트렌치(101) 내에 불순물을 주입시키는 공정을 수행한다.
즉, 여기서의 이온 주입 공정은 트렌치 컨택이 형성될 트렌치 내부에 대해서 수행되며, 이를 위하여 상기 트렌치(101)의 외의 기판 상에는 이온 주입 마스크로서 별도의 절연막 또는 포토 레지스트를 형성하여 둘 수 있다.
트렌치(101) 내로 주입하는 도펀트는 P, Ar, As, Xe와 같은 AMU(Atomic Mass Unit)이 높은 불순물이 되며, 주입 에너지는 0 ~ 80keV가 될 수 있으며, 도즈(dose)는 트렌치내의 기판에 대해서 비결정질(amorphous)을 형성시킬 수 있도록 1014 내지 1016ions/cm2이 될 수 있다. 그리고, 도펀트는 0도 내지 30도의 주입각으로 주입될 수 있다.
즉, 기판에 대한 1차 식각 공정에 의하여 형성되는 트렌치(101)내에 비교적 AMU이 높은 불순물을 주입시킴으로써, 트렌치(101)의 하부 바닥부(102)에는 소정의 데미지가 인가된다. 이는, 후속되는 제 2 차 식각 공정에서 상기 트렌치(101)의 측벽과 바닥의 식각비가 달라지게 한다.
다음으로, 도 3을 참조하면, 트렌치 컨택을 형성할 영역에 대한 기판의 식각 공정으로서 제 2 차 식각 공정이 수행되며, 앞선 제 1 차 식각 공정과 제 2 차 식각 공정은 건식 식각으로 수행될 수 있다.
특힝, 여기서의 제 2 차 식각 공정은 앞선 제 1 차 식각 공정에 의하여 형성된 트렌치에 대해서 실리콘 기판을 식각하는 오버 에치공정으로서, 앞선 제 1 차 식각 공정에서 형성된 트렌치의 바닥에 데미지가 가해진 상태에서 수행되므로, 트렌치의 측벽과 바닥간의 식각비가 다르게 나타난다.
즉, 제 1 차 식각 공정 이후에 수행된 불순물 주입 공정에 의하여 데미지가 가해진 영역은 그 식각비가 더 높게 나타나게 되며, 이로 인하여 제 2 차 식각 공정의 수행후에 형성되는 트렌치(103) 내의 바닥부(즉, 바텀 에지 영역)에는 굴곡된 형상의 라운드 면이 형성되게 된다.
여기서의 2차 식각 공정은 HBr, Cl2, He, O2 가스를 사용할 수 있다.
그 다음, 도 4를 참조하면, 기판(100)과 절연막(150)에 의해 형성되는 트렌치 내에 텅스텐과 같은 도전성 물질을 갭 필하여 트렌치 컨택(160)을 형성하고, 상기 트렌치 컨택(160)상에는 도전형의 메탈 라인(170)을 형성한다.
여기서, 상기 트렌치 컨택(160)의 하부는 기판의 라운드된 트렌치내에 형성된다. 즉, 상기 트렌치 컨택(160)의 하부는 굴곡된 형상으로 라운드된 부위를 갖게 된다.
이로써, 트렌치 컨택의 하부 영역에서 필드 및 스트레스가 많이 몰려서 소자의 누설 특성이 저하되는 것을 저감시킬 수 있고, MOSFET 소자의 신뢰성 또한 향상시킬 수 있다. 반면에, 트렌치 컨택의 하부(bottoma) 에지부위가 굴곡된 라운드 형상이 아닌 직선의 프로파일을 갖는 경우에는, 필드 및 스트레스가 트렌치 컨택의 하부 에지부위에 집중되어, 누설전류의 발생이 증가될 수 있다.
도 1 내지 도 4는 본 실시예에 따른 MOSFET 소자의 제조 방법을 설명하기 위한 도면.
Claims (8)
- 바디 영역이 형성된 기판;상기 기판 내에 형성되는 트렌치 게이트;상기 기판 내에 형성되고, 상기 트렌치 게이트의 일측에 형성되는 소스 영역; 및상기 기판 내에 일부가 형성되고, 그 하부에는 라운드된 굴곡면을 갖는 트렌치 컨택;을 포함하는 모스펫.
- 제 1 항에 있어서,상기 트렌치 컨택의 일부는 상기 기판 내에 형성되고,상기 트렌치 컨택의 하부 에지부는 굴곡된 형상의 라운드된 면으로 이루어지는 것을 특징으로 하는 모스펫.
- 제 1 항에 있어서,상기 기판 상에는 절연막이 형성되고,상기 트렌치 컨택은 상기 절연막과 기판 내에 형성되는 것을 특징으로 하는 모스펫.
- 기판 내에 트렌치 게이트와 바디 영역을 형성하는 단계;상기 트렌치 게이트의 일측에 소스 영역을 형성하는 단계;상기 기판 내에 트렌치 컨택을 형성하기 위한 공정으로서, 상기 기판의 일부를 식각하여 트렌치를 형성하는 제 1 차 식각 공정을 수행하는 단계;상기 기판의 트렌치 내에 불순물을 주입하는 단계;상기 트렌치를 오버 에치하는 제 2 차 식각 공정을 수행하는 단계; 및상기 제 2 차 식각 공정에 의하여 식각된 트렌치 내에 트렌치 컨택을 형성하는 단계;를 포함하는 모스펫의 제조 방법.
- 제 4 항에 있어서,상기 불순물을 주입하는 단계는, 상기 제 1 차 식각 공정후 형성되는 트렌치의 바닥부에 데미지를 가하기 위하여 기설정된 AMU(Atomic Mass Unit)보다 큰 AMU를 갖는 도펀트를 주입하는 것을 특징으로 하는 모스펫의 제조 방법.
- 제 5 항에 있어서,상기 도펀트는 P, Ar, AX 및 Xe중 선택되는 어느 하나인 것을 특징으로 하는 모스펫의 제조 방법.
- 제 4 항에 있어서,상기 불순물을 주입하는 단계는, 도펀트의 주입각이 0도 내지 30도의 범위가 되도록 하는 것을 특징으로 하는 모스펫의 제조 방법.
- 제 4 항에 있어서,상기 제 1 차 식각 공정을 수행하기 이전에, 상기 기판상에 절연막을 형성하는 단계를 더 포함하고,상기 트렌치 컨택이 형성될 영역에 대한 상기 절연막의 식각이 수행된 다음에, 상기 기판에 대한 제 1 차 식각 공정을 수행하는 것을 특징으로 하는 모스펫의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080126459A KR20100067870A (ko) | 2008-12-12 | 2008-12-12 | 모스펫 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080126459A KR20100067870A (ko) | 2008-12-12 | 2008-12-12 | 모스펫 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100067870A true KR20100067870A (ko) | 2010-06-22 |
Family
ID=42366404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080126459A KR20100067870A (ko) | 2008-12-12 | 2008-12-12 | 모스펫 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100067870A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115595556A (zh) * | 2021-06-28 | 2023-01-13 | 韩华株式会社（Kr） | 对空隙或接缝的发生进行抑制的基板处理装置以及方法 |
| CN116404002A (zh) * | 2023-04-01 | 2023-07-07 | 深圳市美浦森半导体有限公司 | 一种半导体芯片的制造方法 |
-
2008
- 2008-12-12 KR KR1020080126459A patent/KR20100067870A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115595556A (zh) * | 2021-06-28 | 2023-01-13 | 韩华株式会社（Kr） | 对空隙或接缝的发生进行抑制的基板处理装置以及方法 |
| CN116404002A (zh) * | 2023-04-01 | 2023-07-07 | 深圳市美浦森半导体有限公司 | 一种半导体芯片的制造方法 |
| CN116404002B (zh) * | 2023-04-01 | 2023-12-01 | 深圳市美浦森半导体有限公司 | 一种半导体芯片的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080160706A1 (en) | Method for fabricating semiconductor device | |
| US8030705B2 (en) | Semiconductor device and method of fabricating the same | |
| US20030060013A1 (en) | Method of manufacturing trench field effect transistors with trenched heavy body | |
| US7824985B2 (en) | Method for manufacturing a recessed gate transistor | |
| CN105448712A (zh) | 半导体装置的制造方法 | |
| CN101207125B (zh) | 半导体器件及其制造方法 | |
| CN113345807A (zh) | 一种半导体器件制备方法 | |
| JP2020107670A (ja) | 半導体装置およびその製造方法 | |
| CN107342325B (zh) | 一种横向双扩散金属氧化物半导体器件 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| KR100608368B1 (ko) | 반도체소자의 제조방법 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| CN114361242B (zh) | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 | |
| KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
| KR20100067870A (ko) | 모스펫 및 그 제조방법 | |
| US7824984B2 (en) | Method of fabricating a trench DMOS (double diffused MOS) transistor | |
| CN115911087A (zh) | 一种提高uis性能的sgt-mosfet及其制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN101385151B (zh) | 具有自偏压电极的横向功率器件 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN109087939B (zh) | 半导体结构的形成方法、ldmos晶体管及其形成方法 | |
| CN105845614A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |