CN113345807A - 一种半导体器件制备方法 - Google Patents
一种半导体器件制备方法 Download PDFInfo
- Publication number
- CN113345807A CN113345807A CN202110418968.6A CN202110418968A CN113345807A CN 113345807 A CN113345807 A CN 113345807A CN 202110418968 A CN202110418968 A CN 202110418968A CN 113345807 A CN113345807 A CN 113345807A
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- back surface
- conductivity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 150
- 238000000034 method Methods 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 37
- 238000005224 laser annealing Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 210000004027 cell Anatomy 0.000 claims description 31
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 239000003929 acidic solution Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 210000003850 cellular structure Anatomy 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 8
- 239000012634 fragment Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件制备方法。
背景技术
随着应用领域对功率半导体器件性能要求的不断提高，通常需要对功率半导体器件进行背面图形化工艺，以形成P型和N型交错分布的掺杂区域。现有技术中对功率半导体器件进行背面图形化工艺，需要在晶圆上完成正面元胞结构后，先在晶圆整个背面进行P型掺杂，再通过涂覆光刻胶、曝光、显影等步骤后，在局部区域进行N型掺杂。该方法中需要进行光刻工艺，增加了制造成本，且对于低压芯片，由于晶圆厚度较薄，在光刻过程中存在高碎片风险。
发明内容
本发明要解决的技术问题是：如何提高背面图形化半导体器件的制备效率，降低碎片风险和制造成本。
为解决上述技术问题，本发明提供了一种半导体器件制备方法，其包括：
提供衬底，所述衬底的正面设置有元胞结构；
在所述衬底的背面注入第一导电类型离子，以在所述衬底背面形成第一导电类型掺杂层，所述第一导电类型掺杂层包括间隔设置的第一区域和第二区域；
对所述第一区域的所述第一导电类型掺杂层进行激光退火；
沿所述衬底背面对所述第一导电类型掺杂层进行刻蚀，以在所述衬底背面形成凹槽；
沿所述衬底背面注入第二导电类型离子，并进行激光退火，从而在所述第一区域形成第一导电类型集电极层，在所述凹槽显露的所述衬底中形成第二导电类型集电极层。
可选的，注入的所述第二导电类型离子的浓度小于注入的所述第一导电类型离子的浓度。
可选的，沿所述衬底背面对所述第一导电类型掺杂层进行刻蚀，以在所述衬底背面形成凹槽，包括：
采用酸性溶液沿所述衬底背面对所述第一导电类型掺杂层进行湿法刻蚀，以至少去除所述第二区域的所述第一导电类型掺杂层在所述衬底背面形成凹槽。
可选的，所述采用酸性溶液沿所述衬底背面对所述第一导电类型掺杂层进行湿法刻蚀，包括：
采用硝酸、氢氟酸、醋酸、硫酸和磷酸中至少两种酸性溶液的混合溶液沿所述衬底背面对所述第一导电类型掺杂层进行湿法刻蚀。
可选的，其特征在于，所述第二导电类型集电极层的推进深度与所述凹槽的深度之和大于所述第一导电类型集电极层的推进深度。
可选的，在所述衬底的背面注入第一导电类型离子之前还包括：对所述衬底的背面进行减薄。
可选的，沿所述衬底背面注入第二导电类型离子，并进行激光退火之后，还包括：
从所述衬底背面进行质子注入，以在所述衬底内远离所述衬底背面一侧形成缓冲层，所述缓冲层覆盖所述第一导电类型集电极层和所述第二导电类型集电极层；
在所述衬底背面一侧形成填充所述凹槽并覆盖所述第一导电类型集电极层和所述第二导电类型集电极层的金属电极。
可选的，所述半导体器件制备方法还包括：提供正面设置有FRD元胞结构的所述衬底，位于所述衬底背面的所述第一导电类型掺杂层包括间隔设置的所述第一区域和所述第二区域，其中，所述第一区域在平行于所述衬底表面方向上的长度大于所述第二区域的长度。
可选的，所述方法还包括：提供正面设置有IGBT元胞结构的所述衬底，位于所述衬底背面的所述第一导电类型掺杂层包括间隔设置的所述第一区域和所述第二区域，其中，所述第一区域在平行于所述衬底表面方向上的长度小于所述第二区域的长度。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明提供的半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域，在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本发明实施例提供的一种半导体器件制备方法流程图；
图2示出了本发明实施例提供的正面设置有FRD元胞的衬底剖面结构示意图；
图3示出了形成有第一导电类型掺杂层的衬底剖面结构示意图；
图4(1)示出了对第一区域激光退火后的衬底剖面结构示意图；图4(2)示出了本发明实施例一提供的衬底背面俯视结构示意图；
图5示出了本发明实施例提供的湿法刻蚀后衬底剖面结构示意图；
图6示出了形成有第二导电类型掺杂层的衬底剖面结构示意图；
图7示出了本发明实施例一提供的半导体器件的剖面结示意图；
图8示出了本发明实施例提供的半导体器件和利用常规方法制备的半导体器件反向恢复特性比较图；
图9示出了本发明实施例一提供的另一半导体器件剖面结构示意图；
图10示出了本发明实施例二提供的一种半导体器件的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
随着应用领域对功率半导体器件性能要求的不断提高，通常需要对功率半导体器件进行背面图形化工艺，以形成P型和N型交错分布的掺杂区域。现有技术中对功率半导体器件进行背面图形化工艺，需要在晶圆上完成正面元胞结构后，先在晶圆整个背面进行P型掺杂，再通过涂覆光刻胶、曝光、显影等步骤后，在局部区域进行N型掺杂。该方法中需要进行光刻工艺，增加了制造成本，且对于低压芯片，由于晶圆厚度较薄，在光刻过程中存在高碎片风险。
有鉴于此，本申请提供了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
实施例一
参见图1所示，图1示出了本发明实施例提供的一种半导体器件制备方法流程图，其包括：
步骤S11：提供衬底101，衬底101的正面设置有元胞结构。
步骤S12：在衬底101的背面注入第一导电类型离子，以在衬底101背面形成第一导电类型掺杂层104，第一导电类型掺杂层104包括间隔设置的第一区域105和第二区域104’。
步骤S13：对第一区域105的第一导电类型掺杂层104进行激光退火。
步骤S14：沿衬底101背面对第一导电类型掺杂层104进行刻蚀，以在衬底背面形成凹槽。
步骤S15：沿衬底101背面注入第二导电类型离子，并进行激光退火，从而在第一区域105形成第一导电类型集电极层107，在凹槽显露的衬底101中形成第二导电类型集电极层108。
其中，衬底101可以为半导体衬底，具体的，衬底101可以为N型硅衬底。元胞结构可以包括VDMOS元胞结构、IGBT元胞结构或FRD元胞结构，在衬底101的正面设置的元胞结构还可以为平面型元胞结构或沟槽型元胞结构。在该实施例中将以选用N型硅衬底、在N型硅衬底的正面设置有FRD元胞结构为例进行描述，具体请参见图2所示，图2示出了本发明实施例提供的正面设置有FRD元胞的衬底剖面结构示意图，其中FRD元胞可以包括位于衬底101正面的P型掺杂区域102以及位于P型掺杂区域102上的正面金属层103，其中正面金属层103可以为铝层。
步骤S12可以为，利用直写式离子注入方式在衬底101的整个背面注入第一导电类型离子。参见图3所示，图3示出了形成有第一导电类型掺杂层的衬底剖面结构示意图。作为一示例，衬底101为N型硅衬底时，第一导电类型离子可以为N型离子，第一导电类型掺杂层104可以为重掺杂的N型离子掺杂层，第二导电类型离子与第一导电类型离子的导电类型不同，第二导电类型离子可以为P型离子。需要说明的是，在衬底101的背面注入第一导电类型离子之前，还可以对衬底101的背面进行减薄。
步骤S13可以具体为，采用预编程实现激光聚焦光束对第一区域105进行扫描处理，实现对第一区域105激光退火。通过控制激光退火能量和作用时间可以形成一定推进深度d1，参见图4(1)所示，图4(1)示出了对第一区域激光退火后的衬底剖面结构示意图。其中，第一区域105可以根据需要设置，作为示例，第一区域105可以为在衬底101背面具有条形截面或方形截面的区域，第一区域105在平行于衬底101表面方向上的长度可以大于第二区域104’的长度，用a代表第一区域105在平行于衬底101表面方向上的横向尺寸，b代表第二区域104’在平行于衬底101表面方向上的横向尺寸，即可以有a>b，具体请参见如4(2)所示，图4(2)示出了本发明实施例一提供的衬底101背面俯视结构示意图。需要说明的是，当元胞结构为IGBT元胞结构时，可以为第一区域105在平行于衬底101表面方向上的长度小于第二区域104’的长度，具体可参见实施例二中的描述。通过激光退火一方面可以实现对第一区域105中第一导电类型离子的激活，另一方面，激光退火可以修改因减薄、离子注入等工艺带来的损伤，增强第一区域105的抗刻蚀的能力。
步骤S14可以具体为，沿衬底101背面对第一导电类型掺杂层104进行湿法刻蚀，以至少去除第二区域104’的第一导电类型掺杂层104在衬底101背面形成凹槽。作为一示例，采用酸性溶液对衬底101的背面进行湿法刻蚀，以至少刻蚀掉第二区域104’的第一导电类型掺杂层104，在衬底101的背面形成凹槽，其中，第二区域104’可以包括第一导电类型掺杂层104中未进行激光退火的区域。因第二区域104’的抗酸性溶液刻蚀能力弱，进行湿法刻蚀后，会相应在第二区域104’形成凹槽，从而在衬底101背面形成凹凸不平的表面，该凹槽的深度c可以大于或等于第一导电类型掺杂层104的推进深度，参见图5所示，图5示出了本发明实施例提供的湿法刻蚀后衬底剖面结构示意图。
作为示例，采用酸性溶液对衬底101的背面进行湿法刻蚀可以为采用硝酸、氢氟酸、醋酸、硫酸和磷酸中至少两种酸性溶液的混合溶液对衬底101的背面进行湿法刻蚀。作为一具体示例，可以采用硝酸、氢氟酸和醋酸的混合溶液对衬底101的背面进行湿法刻蚀。
步骤S15可以具体为，采用直写式离子注入方式在衬底101的整个背面注入第二导电类型离子，以在凹槽显露的衬底中形成第二导电类型掺杂层106，具体请参见图6所示，图6示出了形成有第二导电类型掺杂层的衬底剖面结构示意图。并对注入有第二导电类型离子的第一区域105以及凹槽显露的衬底区域进行激光退火，其中，注入的第二导电类型离子的浓度小于注入的第一导电类型离子的浓度，从而可以在第一区域105形成第一导电类型集电极层107，在凹槽形成第二导电类型集电极层108。具体可参加图7所示，图7示出了本发明实施例提供的半导体器件的剖面结示意图。
其中，作为示例，凹槽的深度可以刻蚀为大于第一导电类型集电极层107的深度，第二导电类型集电极层108的推进深度d2与凹槽深度c之和大于第一导电类型集电极层107的推进深度d1，第二导电类型集电极层108的推进深度d2与凹槽深度c之和相当于第二导电类型集电极层108相对于第一导电类型集电极层107位于衬底101背面一侧表面的相对深度D，D>d1，因此，该凹凸结构有利于第二导电类型集电极层108向漂移区补充离子。
通过在设置有FRD元胞结构的衬底101的背面形成第一导电类型集电极层107和第二导电类型集电极层108，可利用衬底101背面的图形化P型短路点，在FRD反向恢复过程的末期提供额外的空穴载流子用于复合过剩电子，防止电子的快速抽取，避免或缓解电压及电流的震荡以及高的电压尖峰。通过形成有第二导电类型集电极层108相对于第一导电类型集电极层107位于衬底101背面一侧表面的相对深度D大于第一导电类型集电极层107推进深度的凹凸结构，在反向恢复过程中，第二导电类型集电极层108更容易向漂移区补充空穴，具体请参见图8所示，图8示出了本发明实施例提供的半导体器件和利用常规方法制备的半导体器件反向恢复特性比较图，本发明实施例提供的半导体器件可以实现更大的反向恢复软度因子和更小的电压过冲，电压过冲可以从现有技术的900V降低到约700V，从而能够极大的提高半导体器件的性能。
作为另一示例，在本发明实施例中，还可以从衬底101背面进行质子注入，以在衬底101内远离衬底背面一侧形成缓冲层109，缓冲层109可以覆盖第一导电类型集电极层107和第二导电类型集电极层108；以及在衬底101背面一侧形成填充凹槽并覆盖第一导电类型集电极层107和第二导电类型集电极层108的金属电极。具体的，进行质子注入可以为进行氢元素注入，通过进行质子注入形成缓冲层109，可以提高半导体器件的开关速度以及降低通态压降。在第一导电类型集电极层107和第二导电类型集电极层108上形成金属电极可以为，在第一导电类型集电极层107和第二导电类型集电极层108上沉积铝层110，以及在铝层110上沉积Ti/Ni/Ag的合金层111，具体请参见图9所示，图9示出了本发明实施例一提供的另一半导体器件剖面结构示意图。
以上为本发明实施例提供的一种半导体器件制备方法，通过激光退火对衬底101背面的第一导电类型掺杂层104进行局部退火，利用激光退火后退火区域比未进行退火区域的抗酸性溶液腐蚀性强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅对第一导电类型掺杂层104中未进行退火的区域进行刻蚀，在该区域形成凹槽，最后通过在衬底101的背面注入第二导电类型离子并进行激光退火，其中，注入的第二导电类型离子的浓度小于注入的第一导电类型离子的浓度，从而能在衬底101背面形成凹凸结构的第一导电类型集电极层107和第二导电类型集电极层108。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。另外，通过在衬底101背面形成凹凸结构有利于提高设计自由度，有利于第二导电类型集电极层108的相对深度D大于第一导电类型集电极层107的推进深度，提高半导体器件的反向恢复特性，从而极大的提高了半导体器件的性能。
本申请的另一个方面还提供了一种半导体器件，该半导体器件应用本申请提供的半导体器件制备方法制成，具体请参见以下实施例二中的描述。
实施例二
参见图10所示，图10示出了本发明实施例二提供的一种半导体器件的剖面结构示意图，其包括：
衬底201；
位于衬底201正面的元胞结构202；
位于衬底201背面的第一导电类型集电极层203以及第二导电类型集电极层204，其中，第一导电类型集电极层203和第二导电类型集电极层204在衬底201背面形成凹凸结构，第一导电类型集电极层203位于凹凸结构的凸出部分，第二导电类型集电极层204位于凹凸结构的凹陷部分所显露出的衬底201中。
其中，衬底201可以为半导体衬底，具体的，衬底201可以为N型硅衬底。元胞结构202可以包括VDMOS元胞结构、IGBT元胞结构或FRD元胞结构，在衬底201的正面设置的元胞结构202还可以为平面型元胞结构或沟槽型元胞结构。
在该实施例中将以选用N型硅衬底、在N型硅衬底的正面设置有IGBT元胞结构的为例进行描述。作为一具体示例，IGBT元胞结构可以包括P型掺杂区域2021、贯穿P型掺杂区域的多晶硅栅电极2022、位于多晶硅栅电极2022侧壁的栅氧化层2023、位于相邻多晶硅栅电极2022之间的N型重掺杂区2024和P型重掺杂区2025、覆盖P型掺杂区域2021表面和多晶硅栅电极2022的氧化介质层2026以及覆盖氧化介质层2026、N型重掺杂区2024和P型重掺杂区2025上表面的正面金属层2027。
在本发明实施例中，第一导电类型集电极层203可以为N型集电极层，第二导电类型集电极层204可以为P型集电极层，第二导电类型集电极层204的推进深度与凹陷部分的深度之和可以大于第一导电类型集电极层203的推进深度。
通过在设置有IGBT元胞结构的衬底201的背面形成第一导电类型集电极层203和第二导电类型集电极层204，可利用衬底201背面的图形化N型短路点，将FRD功能和IGBT功能集合在同一个芯片上，形成逆导型IGBT，从而有利于降低成本，提升功率密度、降低热阻以及提高可靠性。另外，通过将第一导电类型集电极层203和第二导电类型集电极层204设置为凹凸结构，通过设置有第二导电类型集电极层204的推进深度与凹陷部分的深度之和大于第一导电类型集电极层203的推进深度，不仅可以改善器件正向导通时的snapback效应，同时在器件关断时，第二导电类型集电极层204中的P型离子更容易向漂移区注入补充空穴，从而能够有效的缓解逆导型IGBT关断时的电压过冲，形成关断损耗和电压过冲的良好折中。
另外，在该实施例中可以设置有第一导电类型集电极层203在平行于衬底201表面方向上的长度小于第二导电类型集电极层204的长度。设置有第一导电类型集电极层203在平行于衬底201表面方向上的横向尺寸A小于第二导电类型集电极层204在平行于衬底201表面方向上的横向尺寸B，可以避免折返效应，使半导体器件在逆导情况下更容易导通，从而极大的提高半导体器件的性能。需要说明的是，当元胞结构为FRD元胞结构时，第一导电类型集电极层203在平行于衬底201表面方向上的长度可以大于第二导电类型集电极层204的长度，具体请参见上述实施例一中的描述。
作为另一示例，该半导体器件还可以包括位于衬底201内，远离衬底201背面一侧，且覆盖第一导电类型集电极层203和第二导电类型集电极层204的缓冲层205，以及，位于衬底201背面一侧，填充凹凸结构中凹陷部分且覆盖第一导电类型集电极层203和第二导电类型集电极层204的金属电极。其中，缓冲层205可以通过在N型衬底的背面进行质子注入而形成，金属电极可以通过在第一导电类型集电极层203和第二导电类型集电极层204上沉积铝层206，以及在铝层206上沉积Ti/Ni/Ag的合金层207而形成。
以上为本发明实施例提供的一种半导体器件，该半导体器件包括位于衬底201正面的元胞结构202，位于衬底201背面的第一导电类型集电极层203以及第二导电类型集电极层204，其中，第一导电类型集电极层203和第二导电类型集电极层204在衬底201背面形成凹凸结构，第一导电类型集电极层203位于凹凸结构的突出部分，第二导电类型集电极层204位于凹凸结构的凹陷部分所显露出的衬底201中，通过将第一导电类型集电极层203和第二导电类型集电极层204设置在不同的平面可以提高设计的自由度，另外，通过设置第二导电类型集电极层204的推进深度与凹陷部分的深度之和大于第一导电类型集电极层203的推进深度，可以有利于第二导电类型集电极层204中的掺杂离子向漂移区扩散，缓解半导体器件关断过程中的电压过冲，有利于提高半导体器件的性能。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (9)
1.一种半导体器件制备方法，其特征在于，包括：
提供衬底，所述衬底的正面设置有元胞结构；
在所述衬底的背面注入第一导电类型离子，以在所述衬底背面形成第一导电类型掺杂层，所述第一导电类型掺杂层包括间隔设置的第一区域和第二区域；
对所述第一区域的所述第一导电类型掺杂层进行激光退火；
沿所述衬底背面对所述第一导电类型掺杂层进行刻蚀，以在所述衬底背面形成凹槽；
沿所述衬底背面注入第二导电类型离子，并进行激光退火，从而在所述第一区域形成第一导电类型集电极层，在所述凹槽显露的所述衬底中形成第二导电类型集电极层。
2.根据权利要求1所述的方法，其特征在于，注入的所述第二导电类型离子的浓度小于注入的所述第一导电类型离子的浓度。
3.根据权利要求1所述的方法，其特征在于，沿所述衬底背面对所述第一导电类型掺杂层进行刻蚀，以在所述衬底背面形成凹槽，包括：
采用酸性溶液沿所述衬底背面对所述第一导电类型掺杂层进行湿法刻蚀，以至少去除所述第二区域的所述第一导电类型掺杂层在所述衬底背面形成凹槽。
4.根据权利要求3所述的方法，其特征在于，所述采用酸性溶液沿所述衬底背面对所述第一导电类型掺杂层进行湿法刻蚀，包括：
采用硝酸、氢氟酸、醋酸、硫酸和磷酸中至少两种酸性溶液的混合溶液沿所述衬底背面对所述第一导电类型掺杂层进行湿法刻蚀。
5.根据权利要求1至4中任意一项所述的方法，其特征在于，所述第二导电类型集电极层的推进深度与所述凹槽的深度之和大于所述第一导电类型集电极层的推进深度。
6.根据权利要求1所述的方法，其特征在于，在所述衬底的背面注入第一导电类型离子之前还包括：对所述衬底的背面进行减薄。
7.根据权利要求1所述的方法，其特征在于，沿所述衬底背面注入第二导电类型离子，并进行激光退火之后，还包括：
从所述衬底背面进行质子注入，以在所述衬底内远离所述衬底背面一侧形成缓冲层，所述缓冲层覆盖所述第一导电类型集电极层和所述第二导电类型集电极层；
在所述衬底背面一侧形成填充所述凹槽并覆盖所述第一导电类型集电极层和所述第二导电类型集电极层的金属电极。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：提供正面设置有FRD元胞结构的所述衬底，位于所述衬底背面的所述第一导电类型掺杂层包括间隔设置的所述第一区域和所述第二区域，其中，所述第一区域在平行于所述衬底表面方向上的长度大于所述第二区域的长度。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括：提供正面设置有IGBT元胞结构的所述衬底，位于所述衬底背面的所述第一导电类型掺杂层包括间隔设置的所述第一区域和所述第二区域，其中，所述第一区域在平行于所述衬底表面方向上的长度小于所述第二区域的长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110418968.6A CN113345807B (zh) | 2021-04-19 | 2021-04-19 | 一种半导体器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110418968.6A CN113345807B (zh) | 2021-04-19 | 2021-04-19 | 一种半导体器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113345807A true CN113345807A (zh) | 2021-09-03 |
| CN113345807B CN113345807B (zh) | 2022-06-21 |
Family
ID=77468139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110418968.6A Active CN113345807B (zh) | 2021-04-19 | 2021-04-19 | 一种半导体器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113345807B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072543A (zh) * | 2023-03-23 | 2023-05-05 | 上海陆芯电子科技有限公司 | 一种rc-igbt器件及其制作方法 |
| CN116779660A (zh) * | 2023-06-21 | 2023-09-19 | 中国海洋大学 | 一种抑制电压回折现象的低损耗igbt结构及制备方法 |
| CN117766390A (zh) * | 2024-02-22 | 2024-03-26 | 南京华瑞微集成电路有限公司 | 一种具有自偏置结构的rc-igbt及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101904010A (zh) * | 2007-12-19 | 2010-12-01 | Abb技术有限公司 | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 |
| JP2014116419A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 半導体装置の製造方法 |
| US20140225126A1 (en) * | 2011-08-02 | 2014-08-14 | Rohm Co., Ltd. | Semiconductor device, and manufacturing method for same |
| CN104425578A (zh) * | 2013-08-23 | 2015-03-18 | 无锡华润上华半导体有限公司 | 反向导通绝缘栅双极型晶体管 |
| US20150364584A1 (en) * | 2014-06-12 | 2015-12-17 | Cree, Inc. | Igbt with bidirectional conduction |
-
2021
- 2021-04-19 CN CN202110418968.6A patent/CN113345807B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101904010A (zh) * | 2007-12-19 | 2010-12-01 | Abb技术有限公司 | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 |
| US20140225126A1 (en) * | 2011-08-02 | 2014-08-14 | Rohm Co., Ltd. | Semiconductor device, and manufacturing method for same |
| JP2014116419A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 半導体装置の製造方法 |
| CN104425578A (zh) * | 2013-08-23 | 2015-03-18 | 无锡华润上华半导体有限公司 | 反向导通绝缘栅双极型晶体管 |
| US20150364584A1 (en) * | 2014-06-12 | 2015-12-17 | Cree, Inc. | Igbt with bidirectional conduction |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072543A (zh) * | 2023-03-23 | 2023-05-05 | 上海陆芯电子科技有限公司 | 一种rc-igbt器件及其制作方法 |
| CN116779660A (zh) * | 2023-06-21 | 2023-09-19 | 中国海洋大学 | 一种抑制电压回折现象的低损耗igbt结构及制备方法 |
| CN116779660B (zh) * | 2023-06-21 | 2024-03-01 | 中国海洋大学 | 一种抑制电压回折现象的低损耗igbt结构及制备方法 |
| CN117766390A (zh) * | 2024-02-22 | 2024-03-26 | 南京华瑞微集成电路有限公司 | 一种具有自偏置结构的rc-igbt及其制作方法 |
| CN117766390B (zh) * | 2024-02-22 | 2024-05-10 | 南京华瑞微集成电路有限公司 | 一种具有自偏置结构的rc-igbt及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113345807B (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113345807B (zh) | 一种半导体器件制备方法 | |
| US10763351B2 (en) | Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode | |
| US11652166B2 (en) | Power device having super junction and Schottky diode | |
| EP2223341B1 (en) | Method for manufacturing a reverse-conducting semiconductor device | |
| EP2223340B1 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
| US8470190B2 (en) | Method for processing portions of walls of an opening formed in a silicon substrate | |
| US20080246055A1 (en) | Semiconductor component including a monocrystalline semiconductor body and method | |
| EP1386352B1 (en) | Trench-gate semiconductor devices and their manufacture | |
| CN213340375U (zh) | 功率器件 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO1999054918A2 (en) | Manufacture of trench-gate semiconductor devices | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
| US20220231148A1 (en) | Method for manufacturing a power transistor, and power transistor | |
| JP4100071B2 (ja) | 半導体装置 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| US10177232B2 (en) | Methods for manufacturing a Schottky device with mesa regions in-between conductive trenches and having multi-concentration doping profiles | |
| CN216389378U (zh) | 一种沟槽型功率器件 | |
| CN116741811B (zh) | 一种超结mosfet器件及其加工方法 | |
| EP0996970A2 (en) | Manufacture of field-effect semiconductor devices | |
| KR20100067870A (ko) | 모스펫 및 그 제조방법 | |
| KR20090054686A (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| US20200273986A1 (en) | Vertical power transistor with high conductivity and high blocking behavior | |
| CN114171386A (zh) | 一种载流子存储槽栅双极型晶体管结构的工艺优化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |