CN101904010A - 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 - Google Patents
反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 Download PDFInfo
- Publication number
- CN101904010A CN101904010A CN2008801225683A CN200880122568A CN101904010A CN 101904010 A CN101904010 A CN 101904010A CN 2008801225683 A CN2008801225683 A CN 2008801225683A CN 200880122568 A CN200880122568 A CN 200880122568A CN 101904010 A CN101904010 A CN 101904010A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- reverse
- conducting semiconductor
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 238000009413 insulation Methods 0.000 description 24
- 238000011084 recovery Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
对于用于制造具有形成为栅电极的第七层(7、7’)和在发射极侧(101)上的第一电接触(8)和在集电极侧(102)(其在发射极侧(101)的相对侧)上的第二电接触(9)的反向导通半导体器件(RC-IGBT)(10)的方法，提供具有第一侧(111)和在第一侧(111)相对侧的第二侧(112)的第一导电类型的晶圆(11)。
Description
技术领域
本发明涉及功率电子设备(power electronics)的领域，并且更加具体地涉及根据权利要求1的序言的用于制造反向导通半导体器件的方法和根据权利要求12的序言的反向导通半导体器件以及根据权利要求16的具有这样的反向导通半导体器件的变换器。
背景技术
在US2005/0017290中描述了反向导通半导体器件10，也叫作反向导通绝缘栅双极晶体管(RC-IGBT)，其在一片晶圆内包括具有内建续流二极管的绝缘栅双极晶体管。如在图1中示出，这样的反向导通半导体器件10包括形成为n型基极层的基极层1，其具有第一主侧和在第一主侧相对侧的第二主侧。第一主侧形成绝缘栅双极晶体管的发射极侧101，第二主侧形成绝缘栅双极晶体管的集电极侧102。第四p型层设置在发射极侧101上。在第四层4上，具有比基极层1高掺杂的第五n型层5设置在发射极侧101上。
第六电绝缘层6设置在发射极侧101上并且覆盖第四层4和基极层1并且部分覆盖第五层5。导电第七层7完全嵌入第六层6中。在第四层4的中心部分上方没有设置第五或第六层5、6。
在第四层4的该中心部分上设置第一电接触8，其覆盖第六层6。第一电接触8与第五层5和第四层4直接电接触，但与第七层7电绝缘。
在集电极侧102上，缓冲层13设置在基极层1上。在缓冲层13上，p型第三层3和n型第二层2交替地设置在平面中。第二层2具有比基极层1高的掺杂。第二层2直接设置在第四层4和第一电接触8下面(如果在正投影中看的话)。
第二电接触9设置在集电极侧102上并且它覆盖第二和第三层2、3并且与它们直接电接触。
在这样的反向导通半导体器件1中，续流二极管在第二电接触9(其的部分形成二极管中的阴极电极)、第二层2(其形成二极管中的阴极区)、基极层1(其的部分形成二极管中的基极层)、第四层4(其的部分形成二极管中的阳极区)和第一电接触8(其形成二极管中的阳极)之间形成。
绝缘栅双极晶体管在第二电接触9(其的部分形成IGBT中的集电极电极)、第三层3(其形成IGBT中的集电极区域)、基极层1(其的部分形成基极层)、第四层4(其的部分形成IGBT中的p基极区)、第五层5(其形成IGBT中的源极区)和第一电接触8(其形成发射极电极)之间形成。在IGBT的导通状态期间，沟道在发射极电极、源极区和p基极区之间朝向n基极层形成。
在集电极侧102上的RC-IGBT层典型地通过注入和扩散p型离子制造。然后引入抗蚀剂掩模，通过其注入n型离子然后扩散。n型离子的注入剂量必须如此的高使得它补偿p型区域。p和n型注入步骤也可以颠倒。由于必要的过度补偿，有限选择第二和第三层2、3的后来制造的层的剂量和深度仅仅是可能的并且对于p和n区域注入效率的控制是不令人满意的。导通状态阶跃恢复(snap-back)效应可能发生，这对于IGBT模式的器件是不可取的，该效应由导通电压和电流特性从MOS运行模式变成IGBT运行模式所在的点所限定。图16示出RC-IGBT电流Ic对电压Vce的输出特性。虚线14示出由阶跃恢复效应引起的强烈的过冲，如在从MOS变成IGBT运行模式期间它对于现有技术RC-IGBT是典型的。图17示出在器件的反向恢复期间二极管模式中的RC-IGBT电流波形。现有技术的RC-IGBT示出在反向恢复(点线17)期间器件的急变行为(snappy behaviour)。在IGBT的关断期间以及二极管反向恢复期间也存在急变行为。
发明内容
本发明的目的是提供用于制造反向导通绝缘栅双极晶体管的方法(其比现有技术的RC-IGBT更不易受到导通状态阶跃恢复效应影响并且其提供对二极管和IGBT的上文提到的电性质的更好的控制)和提供这样的反向导通绝缘栅双极晶体管。
该目的通过根据权利要求1的用于制造反向导通半导体器件的方法、通过根据权利要求12的反向导通半导体器件和通过根据权利要求16的具有这样的反向导通半导体器件的变换器实现。
对于用于制造在共用晶圆(11)上包括续流二极管和绝缘栅双极晶体管的反向导通半导体器件的发明性方法，其中绝缘栅双极晶体管包括发射极侧和集电极侧，提供具有第一侧和在第一侧相对侧的第二侧的第一导电类型晶圆，第一侧(111)形成发射极侧，第二侧(112)形成绝缘栅双极晶体管的集电极侧。
对于在集电极侧上反向导通半导体器件的制造，执行以下步骤：
-在第二侧上形成第一导电类型或第二导电类型的第一层，
-在第一层上形成具有至少一个开口的掩模并且移除第一层的其上设置有掩模的开口的那些部分，第一层的剩余部分形成第三层，
-然后对于与第三层不同的导电类型的第二层的制造，在第二侧上将离子注入晶圆到该晶圆的其上设置有至少一个开口的那些部分中，并且使用掩模(12)作为离子的阻挡层，
-然后移除掩模并且
-在第二侧上形成第二电接触，其与第二和第三层直接电接触。
典型地，在掩模移除之后，执行用于第二层2激活的退火步骤。
根据本发明的反向导通半导体器件包括在共用晶圆上的续流二极管和绝缘栅双极晶体管，该晶圆的部分形成基极层。绝缘栅双极晶体管包括发射极侧和集电极侧，并且发射极侧设置在集电极侧的相对侧。第一电接触设置在发射极侧上并且第二电接触设置在发射极侧的相对侧的集电极侧上。第一或第二导电类型的至少一第三层和与第三层不同的导电类型的至少一第二层设置在集电极侧上，该至少一第二和第三层交替设置，并且第二电接触与该至少一第二和第三层直接电接触。该至少一第二层设置在平行于集电极侧的第一平面中，并且该至少一第三层设置在平行于集电极侧的第二平面中。第一平面和第二平面彼此至少间隔该至少一第二或第三层中设置在离发射极侧较远的那层的厚度。
利用这样的用于发明性的RC-IGBT的制造方法，RC-IGBT可以提供有对于第二和第三层(即器件的二极管中的阴极层和IGBT部分中的集电极层)良好的控制。不要求任何层的过度补偿并且这些层可以做薄。尤其当发明性的RC-IGBT制造成具有第二和第三层时，这些层类型中的一个具有比其他的层类型的n掺杂强的p掺杂，阶跃恢复效应进一步最小化或甚至消除(图16中的点线15和实线16)。具有与基极层不同的导电类型的第二或第三层中的至少一层形成有比具有与基极层相同的导电类型的第二和第三层中的至少一层高的剂量。对于二极管性质以及对于IGBT性质优选具有比n掺杂强的p掺杂。此外，更强的p掺杂提供软二极管恢复和软IGBT关断，减小或消除由于从第二和第三层中被p掺杂的那层的空穴注入而引起的在反向恢复和关断期间电流的急变(图17，实线18)。如在图18中示出的，对IGBT关断以及对二极管反向恢复也实现软性能。
本发明性主旨的另外的优选实施例在从属权利要求中公开。
附图说明
本发明的主旨将参照附图在下列正文中更加详细地说明，其中：
图1示出对于现有技术反向导通IGBT的横截面视图；
图2示出根据本发明的反向导通IGBT的实施例的横截面视图；
图3示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图4示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图5示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图6示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图7示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图8示出根据本发明的反向导通IGBT的制造方法中的另一个制造步骤；
图9示出根据本发明的反向导通IGBT的制造方法中的另外的制造步骤；
图10示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图11示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图12示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图13示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图14示出根据本发明的反向导通IGBT的制造方法中的制造步骤；
图15示出根据本发明的反向导通IGBT的另一个实施例的横截面视图；
图16示出现有技术RC-IGBT和根据本发明的RC-IGBT的电流/电压输出特性；
图17示出在现有技术RC-IGBT和根据本发明的RC-IGBT的反向恢复期间二极管模式中的RC-IGBT电流波形；以及
图18示出在现有技术的RC-IGBT和根据本发明的RC-IGBT的关断期间二极管模式中的RC-IGBT电流波形。
在附图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
在图2中示出发明性反向导通半导体器件10的第一实施例，该器件也叫做反向导通绝缘栅双极晶体管(RC-IGBT)。RC-IGBT 10包括n型基极层1，其具有发射极侧101和在发射极侧101相对侧的集电极侧102。p型第四层4设置在发射极侧101上。至少一n型第五层5设置在发射极侧101上并且被第四层4环绕。该至少一第五层5具有比基极层1高的掺杂。第六电绝缘层6在发射极侧101上设置在第一、第四和第五层1、4、5上面。它至少部分覆盖至少一第五层5、第四层4和基极层1。导电第七层7设置在发射极侧101上且通过第六层6与至少一第四层4、第五层5和基极层1电绝缘。优选地，第七层7嵌入第六层6中。
典型地第六层6包括第一电绝缘层61，优选地用二氧化硅制成，和第二电绝缘层62，优选地也用二氧化硅制成，优选地具有与第一电绝缘层61相同的材料。第二电绝缘层62覆盖第一电绝缘层61。对于如在图2中示出的具有形成为平面栅电极的第七层7的RC-IGBT 10，第一电绝缘层61设置在发射极侧101上面。在形成第六层6的第一和第二电绝缘层61、62之间中，嵌入形成栅电极的第七层，典型地它被完全嵌入。从而，第七层7通过第一电绝缘层61与第一、第四和第五层1、4、5分开。第七层7典型地用重掺杂多晶硅或像铝的金属制成。
至少一第五层5、第七层7和第六层6采用这样的方式形成使得开口在第四层4上形成。开口被至少一第五层5、第七层7和第六层6环绕。
第一电接触8设置在开口内的发射极侧101上使得它与第四层4和第五层5直接电接触。该第一电接触8典型地也覆盖第六层6，但通过第二电绝缘层62与第七层7分开从而与其电绝缘。
至少一p型第三层3和至少一n型第二层2设置在集电极侧102上并且该第二层2具有比基极层1高的掺杂。该至少一第二层2设置在平行于集电极侧102的第一平面21中，并且该至少一第三层3设置在也平行于集电极侧102的第二平面31中。第一平面21和第二平面31彼此至少间隔该至少一第二或第三层2、3中设置在离发射极侧101较远的那层的厚度。该至少一第二和第三层2、3交替设置，即第二和第三层2、3不重叠并且不存在其中第二层和第三层2、3设置在彼此之上的区域。
在该说明书中的第一和第二平面21、31应理解为对应于相应层的位于与基极层1相对的那个表面的平面，即在完成器件中，意指该层的其上设置第二电接触9的那侧。
在图2中示出p型第三层3设置离发射极侧101较远。第二层2的第一平面21离第三层3的第二平面31具有距离22，其大于第三层3的厚度使得没有第三层3的部分延伸进入第一平面21。
在优选的实施例中，第二层2直接设置在第一电接触8下面，但第二层2的位置可以偏移到一侧，如在图6中示出的。没有必要使第二层2与第一电接触8对准。
在另一个优选实施例中，第一平面21和第二平面31彼此之间间隔0.5μm到2μm之间的距离。在该情况下，离发射极侧101较远的第三或第二层2、3具有小于0.5μm到2μm的厚度，其取决于第一和第二平面21、31的距离。
在另一个优选实施例中，如上文公开的第一和第二平面21、31的位置颠倒使得第一平面21并且从而第二层2位于比第二平面31(即第三层3)离发射极侧101较远(图4)。
第二电接触9设置在集电极侧102上并且它与至少一第二和第三层2、3直接电接触。
作为备选的，第二和第三层2、3的导电类型颠倒，即在该情况下第二层2具有p型，第三层3具有n型。
对于具有平面栅电极的发明性RC-IGBT备选地，发明性RC-IGBT可包括第七层7’，其形成为如在图5中示出的槽栅电极。槽栅电极7’设置在与第四层4相同的平面中并且与第五层5相邻，通过第一绝缘层61彼此分开，第一绝缘层61还分开第七层7’与基极层1。第二绝缘层62设置在形成为槽栅电极7’的第七层7’上面，从而使第七层7’与第一点接触8绝缘。
如在图3中示出的，在另一个实施例中，RC-IGBT 10还包括n型缓冲层13，其分别设置在基极层1和第一21或第二平面31之间，其中设置至少一第二和第三层2、3并且该缓冲层13具有比基极层1高的掺杂和比第二层2低的掺杂。
在图15中示出的另一个优选的实施例中，形成为增强层的第九n掺杂层41设置在第四层4和基极层1之间用于具有较低导通状态损耗。第九层41分开第四层4与基极层1并且它具有比基极层1高的掺杂。
在另一个实施例中，改变这些层的导电类型，即第一导电类型的所有层是p型(例如基极层1)而第二导电类型的所有层是n型(例如第四层4)。同样在该情况下，第二层2可具有n型或p型而第三层3具有相反导电类型，即p型(如果是n型第二层2)或n型(如果是p型第二层2)。
在发明性RC-IGBT 10中，二极管在第一电接触8(其形成二极管中的阳极电极)、第四层4(其的部分形成阳极层)、基极层1(其的部分形成基极层)、第二层2或第三层3的具有n型并且该层形成阴极层的那层其和第二电接触9(其形成阴极电极)之间形成。
在发明性RC-IGBT 10中，绝缘双极晶体管(IGBT)在第一电接触8(其形成IGBT中的发射极电极)、第五层5(其形成源极区)、第四层4(其的部分形成沟道区)、基极层1(其的部分形成基极区)、第三层3或第二层2的具有p型并且形成集电极层的那层和第二电接触9(其的部分形成集电极电极)之间形成。
发明性反向导通半导体器件10可以例如在变换器中使用。
典型地对于制造具有形成为平面栅电极的第七层7和在发射极侧101上的第一电接触8和在集电极侧102(其在发射极侧101的相对侧)上的第二电接触9的发明性反向导通半导体器件10，执行下列步骤用于形成在RC-IGBT10的发射极侧101上的层，产生如在图7中示出的半制造的RC-IGBT 10。
-提供具有第一侧111和在第一侧111相对侧的第二侧112的n型晶圆11。该晶圆11的在完成的反向导通绝缘栅双极晶体管中具有未修改的掺杂的那部分形成基极层1。
-第一电绝缘层61在第一侧111上部分形成。
-导电第七层7在第一侧111上形成，其设置在第一电绝缘层61上。第七层7典型地用重掺杂多晶硅或像铝的金属制成。
-然后p型第四层4在第一侧111上形成。
-然后被第四层4环绕的至少一n型第五层5在第一侧111上形成。第五层5具有比基极层1高的掺杂。
-优选地，第二电绝缘层62采用这样的方式在导电第七层7上形成，使得第七层7设置在第一和第二电绝缘层61、62之间，典型地第七层7被完全嵌入。第二电绝缘层62典型地用如预先描述的低温二氧化硅材料制成。第一和第二电绝缘层61、62形成第六层6。
-至少一第五层、第六层和第七层5、6、7采用这样的方式形成使得它们在第四层4上方形成开口。
-第一电接触8在第一侧111上形成，其设置在开口内并且其与第四层4和第五层5直接电接触。典型地第一电接触8覆盖第六层6。
执行对于半导体专家众所周知的相似步骤用于具有槽栅结构的RC-IGBT。
典型地，但不是必须地，在制造第一侧111上的层之后或在形成第一电接触8之前或之后或在制造第二侧112上的层期间的任何阶段，制造晶圆11的第二侧112上的层。如下文描述的在第二侧112上执行任何其他处理步骤之前，可在第二侧112上完成晶圆11的减薄步骤。减薄典型地完成以用于低压器件(例如对于低于1700V的电压)的制造。
在下面说明用于制造在集电极侧102上的RC-IGBT的层的发明性方法。如在图8中示出的，提供具有第一侧111和在第一侧111相对侧的第二侧112的n型晶圆11。在图8中，仅示出晶圆11的第二侧112。在第一侧111上，在完成的RC-IGBT中的该侧上的所有层的一部分或全部可以之前已经例如通过使用如在图7中示出的半制造的RC-IGBT而制造。
晶圆11的在完成的反向导通绝缘栅双极晶体管中具有未修改的掺杂的那部分形成基极层1。对于在集电极侧112上反向导通半导体器件10的制造，执行下列步骤：
在第二侧112上形成p型第一层32。该第一层32优选地通过离子注入并且之后执行用于层32的激活的退火步骤形成，典型地退火步骤执行为具有高于900℃的温度的高温退火。之后，如在图10中示出的，在第一层32上形成具有至少一个开口121的掩模12。移除第一层32的其上设置有掩模12的开口121的那些部分(图11)，第一层32的剩余部分由此形成第三层3。第一层32的该部分移除优选地通过蚀刻，例如通过干法或湿法硅蚀刻完成。掩模12贴附到晶圆，优选地作为抗蚀剂掩模。掩模12是不可分离的，即如果试图将掩模12从晶圆11分开则会损坏掩模12。
之后，在该情况下是n型层的第二层2通过在第二侧112上将离子注入晶圆11进入晶圆11的在其上设置至少一个开口121的那些部分制造(使用掩模12作为阻挡层)。掩模12用作用于该工艺的掩模，防止离子在其上设置掩模12的那些部分上穿入晶圆11中。然后移除掩模12(图13)并且执行用于第二层2的激活的退火步骤。
为了完成RC-IGBT 10，在第二和第三层2、3上的第二侧112上形成第二电接触9使得第二电接触9与第二和第三层2、3直接电接触。
第三层3可形成有在0.5到2μm范围中的厚度使得至少对应于第三层3的厚度的第一和第二平面之间的最小距离22也需要在0.5到2μm的范围中。
在优选实施例中通过硼离子注入形成p型第一层32。离子以20keV到200keV之间的能量和/或用1*1013/cm2到1*1016/cm2的剂量注入。之后在至少900℃的温度执行用于第一层32的激活的退火步骤。典型地，退火步骤在第一电接触8形成之前执行。例如如果第一电接触8已经提前形成并且第一侧不应被大范围加热则激光退火也可以进行(如果要求在第二侧上退火则这是特别有利的)。
用于n型第二层2的形成的离子可以是磷。它们也以20keV到200keV之间的能量和/或用1*1013/cm2到1*1016/cm2的剂量注入。在低于600℃(特别地在400到500℃)的温度执行用于第二层2的激活的退火步骤。用于第二层2的激活的退火步骤可与第二电接触9的形成同时执行或在第二电接触9的形成之前执行。
在另一个优选实施例中，p型第三层3或第一层32采用比n型第二层2高的剂量制成，特别地p型第三层3或第一层32用与n型第二层2相比高于1*1014/cm2的剂量制成，n型第二层2用典型地比p型第三或第一层3、32低一个数量级的剂量制成。一般，至少一第二或第三层2、3中具有与基极层1不同的导电类型的那层类型采用比至少一第二和第三层2、3中具有与基极层1相同的导电类型的那层类型高的剂量形成。
对于具有p型的第三层3或第一层32和具有n型的第二层备选地，在另一个实施例中这些导电类型颠倒使得第三层3或第一层32是n型而第二层2是p型。同样在该情况下，上文描述的方法步骤可以采用相同的方式完成。优选地，在该情况下，p型第二层2用与n型第三层3相比大于1*1014/cm2的高剂量制成，n型第三层3用典型地比p型第二层2低一个数量级的剂量制成。然后两层都可以一起用至少900℃的温度退火，特别地通过激光退火来退火。
标号列表
1 基极层 9 第二电接触
2 第二层 10 RC-IGBT
21 第一平面 101 发射极侧
22 距离 102 集电极侧
3 第三层 11 晶圆
31 第二平面 111 第一侧
32 第一层 112 第二侧
4 第四层 12 掩模
41 第九层 121 开口
5 第五层 13 缓冲层
6 第六层 14 无阶跃恢复效应
61 第一电绝缘层 15 弱阶跃恢复效应
62 第二电绝缘层 16 强阶跃恢复效应
7 第七层 17 现有技术二极管阶跃恢复(diode
snap-off)
8 第一电接触 18 具有软恢复的发明性的
RC-IGBT
Claims (15)
1.一种用于制造反向导通半导体器件(10)的方法，所述反向导通半导体器件(10)包括在共用晶圆(11)上的续流二极管和绝缘栅双极晶体管，其中所述绝缘栅双极晶体管包括发射极侧(101)和集电极侧(102)，其中
提供具有第一侧(111)和在所述第一侧(111)相对侧的第二侧(112)的第一导电类型的所述晶圆(11)，所述第一侧(111)形成所述发射极侧(101)而所述第二侧(102)形成所述绝缘栅双极晶体管的所述集电极侧(102)，以及
对于在所述集电极侧(102)上的所述反向导通半导体器件(10)的制造，进行以下步骤：
在所述第二侧(112)上形成第一导电类型或第二导电类型的第一层(32)，
在所述第一层(32)上形成具有至少一个开口(121)的掩模(12)并且移除所述第一层(32)的其上设置所述掩模(12)的开口(121)的那些部分，所述第一层(32)的剩余部分形成第三层(3)，
然后对于与所述第三层(3)不同的导电类型的第二层(2)的制造，在所述第二侧(112)上将离子注入晶圆(11)至所述晶圆(11)的其上设置至少一个开口(121)的那些部分中，并且使用所述掩模(12)作为所述离子的阻挡层，
然后移除所述掩模(12)并且执行用于所述第二层(2)的激活的退火步骤，以及
在所述第二侧(112)上形成第二电接触(9)，其与所述第二和第三层(2、3)直接电接触。
2.如权利要求1所述的用于制造反向导通半导体器件(10)的方法，其特征在于
所述第三层(3)具有第二导电类型而所述第二层(2)具有第一导电类型。
3.如权利要求1所述的制造反向导通半导体器件(10)的方法，其特征在于
所述第三层(3)具有第一导电类型而所述第二层(2)具有第二导电类型。
4.如权利要求2或3所述的用于制造反向导通半导体器件(10)的方法，其特征在于
所述至少一第二或第三层(2、3)中具有第二导电类型的那层形成为具有0.5μm到2μm之间的范围中的厚度。
5.如权利要求1至3中任一项所述的用于制造反向导通半导体器件(10)的方法，其特征在于
所述至少一第三层(3)通过离子注入形成并且然后执行用于所述至少一第三层(3)的激活的退火步骤。
6.如权利要求1至5中任一项所述的用于制造反向导通半导体器件(10)的方法，其特征在于
所述第一层(32)的其上设置所述掩模(12)的开口(121)的的那些部分的移除通过蚀刻执行。
7.如权利要求2至3中任一项所述的用于制造反向导通半导体器件(10)的方法，其特征在于
所述至少一第二或所述至少一第三层(2、3)通过硼离子注入形成并且其在于，所述离子特别地以20keV到200keV的能量和/或用1*1013/cm2到1*1016/cm2的剂量注入。
8.如权利要求2所述的用于制造反向导通半导体器件(10)的方法，其特征在于
所述至少一第三层(3)通过离子注入形成并且然后在至少900℃温度执行用于所述至少一第三层(3)的激活的退火步骤。
9.如权利要求2或3中任一项所述的用于制造反向导通半导体器件(10)的方法，其特征在于
用于所述至少一第二或至少一第三层(2、3)的形成的离子是磷，并且其在于，所述离子特别地以20keV到200keV的能量和/或用1*1013/cm2到1*1016/cm2的剂量注入。
9.如权利要求2、3、7或9中任一项所述的用于制造反向导通半导体器件(10)的方法，其特征在于
用于所述至少一第二层(2)的形成的离子是磷并且用于所述至少一第三层(3)的形成的离子是硼，或其在于，用于所述至少一第二层(2)的形成的离子是硼且其在于用于所述至少一第三层(3)的形成的离子是磷。
10.如权利要求2所述的用于制造反向导通半导体器件(10)的方法，其特征在于
执行用于所述至少一第二层(2)的激活的退火步骤，特别地在低于600℃的温度执行用于所述至少一第二层(2)的激活的退火步骤，特别地在400至500℃执行用于所述至少一第二层(2)的激活的退火步骤。
11.如权利要求1至10中任一项所述的用于制造反向导通半导体器件(10)的方法，其特征在于
与所述第二电接触(9)的形成同时执行用于所述第二层(2)的激活的退火步骤。
12.一种制造的反向导通半导体器件(10)，其包括在共用晶圆(11)上的续流二极管和穿通绝缘栅双极晶体管，所述晶圆(11)的部分形成基极层(1)，其具有第一导电类型，其中
所述绝缘栅双极晶体管包括发射极侧(101)和集电极侧(102)，并且所述发射极侧(101)设置在所述集电极侧(102)的相对侧，其中第一电接触(8)设置在所述发射极侧(101)上，其中第二电接触(9)设置在所述集电极侧(102)上，
第一或第二导电类型的至少一第三层(3)和与所述第三层(3)不同的导电类型的至少一第二层(2)，它们设置在所述集电极侧(102)上，
所述至少一第二和第三层(2、3)交替设置，以及
第二电接触(9)，其设置在所述集电极侧(102)上并且与所述至少一第二和第三层(2、3)直接电接触，其特征在于
所述至少一第二层(2)设置在平行于所述集电极侧(102)的第一平面(21)中，
其在于，所述至少一第三层(3)设置在平行于所述集电极侧(102)的第二平面(31)中，其在于
所述第一平面(21)和所述第二平面(31)彼此至少间隔所述至少一第二或第三层(2、3)中设置离所述发射极侧(101)较远的那层的厚度，并且其在于，
第一导电类型的缓冲层(13)设置在所述基极层(1)和所述至少一第二和第三层(2、3)之间。
13.如权利要求12所述的反向导通半导体器件(10)，其特征在于
所述第一平面(21)和所述第二平面(31)彼此间隔0.5μm至2μm之间的距离。
14.如权利要求12或13所述的反向导通半导体器件(10)，其特征在于
所述第三层(3)设置离所述发射极侧(101)较远并且所述第三层(3)具有第二导电类型。
15.具有如权利要求12至14中任一项所述的反向导通半导体器件(10)的变换器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07150162A EP2086012A1 (en) | 2007-12-19 | 2007-12-19 | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| EP07150162.1 | 2007-12-19 | ||
| PCT/EP2008/067873 WO2009077588A1 (en) | 2007-12-19 | 2008-12-18 | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101904010A true CN101904010A (zh) | 2010-12-01 |
| CN101904010B CN101904010B (zh) | 2012-10-10 |
Family
ID=39340487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801225683A Active CN101904010B (zh) | 2007-12-19 | 2008-12-18 | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8617936B2 (zh) |
| EP (2) | EP2086012A1 (zh) |
| JP (1) | JP5543364B2 (zh) |
| CN (1) | CN101904010B (zh) |
| WO (1) | WO2009077588A1 (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| CN103918078A (zh) * | 2011-11-09 | 2014-07-09 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| CN104037208A (zh) * | 2014-06-24 | 2014-09-10 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| CN104126273A (zh) * | 2011-11-22 | 2014-10-29 | Abb技术有限公司 | Igbt的智能栅极驱动器 |
| CN105261564A (zh) * | 2015-11-04 | 2016-01-20 | 株洲南车时代电气股份有限公司 | 一种逆导igbt的制备方法 |
| CN109478561A (zh) * | 2016-07-20 | 2019-03-15 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
| CN112930601A (zh) * | 2018-10-18 | 2021-06-08 | Abb电网瑞士股份公司 | 绝缘栅极功率半导体器件及其制造方法 |
| CN113345807A (zh) * | 2021-04-19 | 2021-09-03 | 株洲中车时代半导体有限公司 | 一种半导体器件制备方法 |
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK2249392T3 (da) | 2009-04-29 | 2020-08-17 | Abb Power Grids Switzerland Ag | Omvendt ledende halvlederenhed |
| US8510309B2 (en) | 2010-08-31 | 2013-08-13 | Apple Inc. | Selection and delivery of invitational content based on prediction of user interest |
| WO2013073623A1 (ja) * | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2014063980A (ja) | 2012-08-30 | 2014-04-10 | Toshiba Corp | 半導体装置 |
| JP6268767B2 (ja) * | 2013-06-25 | 2018-01-31 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN104425246B (zh) | 2013-08-27 | 2018-01-23 | 无锡华润上华科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| US9159819B2 (en) | 2014-02-20 | 2015-10-13 | Infineon Technologies Ag | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode |
| US20160211258A1 (en) * | 2015-01-05 | 2016-07-21 | Maxpower Semiconductor Inc. | Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping |
| CN107112325B (zh) | 2015-01-07 | 2020-09-22 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3917769A1 (de) * | 1989-05-31 | 1990-12-06 | Siemens Ag | Thyristor mit emitter-nebenschluessen |
| JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
| US6110763A (en) * | 1997-05-22 | 2000-08-29 | Intersil Corporation | One mask, power semiconductor device fabrication process |
| US20020137264A1 (en) * | 2001-03-23 | 2002-09-26 | Ming-Jer Kao | Method of fabrication thin wafer IGBT |
| WO2004066391A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2005057235A (ja) | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP5195816B2 (ja) * | 2010-05-17 | 2013-05-15 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-12-19 EP EP07150162A patent/EP2086012A1/en not_active Withdrawn
-
2008
- 2008-12-18 EP EP08861230.4A patent/EP2223340B1/en active Active
- 2008-12-18 JP JP2010538726A patent/JP5543364B2/ja active Active
- 2008-12-18 CN CN2008801225683A patent/CN101904010B/zh active Active
- 2008-12-18 WO PCT/EP2008/067873 patent/WO2009077588A1/en active Application Filing
-
2010
- 2010-06-21 US US12/819,607 patent/US8617936B2/en active Active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| CN103918078A (zh) * | 2011-11-09 | 2014-07-09 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| CN103918078B (zh) * | 2011-11-09 | 2016-09-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| CN104126273A (zh) * | 2011-11-22 | 2014-10-29 | Abb技术有限公司 | Igbt的智能栅极驱动器 |
| CN104126273B (zh) * | 2011-11-22 | 2016-09-07 | Abb技术有限公司 | Igbt的智能栅极驱动器 |
| CN104037208A (zh) * | 2014-06-24 | 2014-09-10 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| CN105261564A (zh) * | 2015-11-04 | 2016-01-20 | 株洲南车时代电气股份有限公司 | 一种逆导igbt的制备方法 |
| CN105261564B (zh) * | 2015-11-04 | 2018-05-29 | 株洲南车时代电气股份有限公司 | 一种逆导igbt的制备方法 |
| CN109478561A (zh) * | 2016-07-20 | 2019-03-15 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
| CN109478561B (zh) * | 2016-07-20 | 2022-05-13 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
| CN112930601A (zh) * | 2018-10-18 | 2021-06-08 | Abb电网瑞士股份公司 | 绝缘栅极功率半导体器件及其制造方法 |
| CN112930601B (zh) * | 2018-10-18 | 2021-12-10 | 日立能源瑞士股份公司 | 绝缘栅极功率半导体器件及其制造方法 |
| CN113345807A (zh) * | 2021-04-19 | 2021-09-03 | 株洲中车时代半导体有限公司 | 一种半导体器件制备方法 |
| CN113345807B (zh) * | 2021-04-19 | 2022-06-21 | 株洲中车时代半导体有限公司 | 一种半导体器件制备方法 |
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2223340A1 (en) | 2010-09-01 |
| US8617936B2 (en) | 2013-12-31 |
| EP2223340B1 (en) | 2015-12-16 |
| US20100295093A1 (en) | 2010-11-25 |
| EP2086012A1 (en) | 2009-08-05 |
| JP5543364B2 (ja) | 2014-07-09 |
| WO2009077588A1 (en) | 2009-06-25 |
| JP2011507300A (ja) | 2011-03-03 |
| CN101904010B (zh) | 2012-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101904010B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101952968B (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN101246900B (zh) | 半导体器件及其制造方法 | |
| CN102867846B (zh) | 半导体器件 | |
| CN101884106B (zh) | 半导体模块 | |
| JP5055813B2 (ja) | Ｓｏｉ横型半導体装置 | |
| US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
| CN107851584A (zh) | 半导体装置 | |
| CN105531825A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN101136405A (zh) | 绝缘栅型半导体装置及其制造方法 | |
| CN101861651A (zh) | 反向导通绝缘栅双极晶体管和对应制造方法 | |
| US7932538B2 (en) | Insulated gate bipolar transistor and method of fabricating the same | |
| CN101983431A (zh) | 半导体装置 | |
| CN101378073B (zh) | 绝缘栅双极晶体管及其制造方法 | |
| KR20020071768A (ko) | 유전체 분리구조를 갖는 절연게이트형 바이폴러트랜지스터를 갖춘 반도체장치 및 그 제조방법 | |
| CN103250254A (zh) | 沟槽栅极功率半导体装置及其制造方法 | |
| CN103531450A (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| JP2002246597A (ja) | 半導体装置 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN102446973A (zh) | 通过低温处理形成的umos半导体器件 | |
| KR20120091197A (ko) | 펀치스루 반도체 디바이스 및 그의 제조 방법 | |
| CN102544083A (zh) | 一种mos型功率器件及其制造方法 | |
| US20120001224A1 (en) | Igbt transistor with protection against parasitic component activation and manufacturing process thereof | |
| CN101952969A (zh) | 二极管 | |
| CN102842608A (zh) | 绝缘栅双极晶体管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180427 Address after: Baden, Switzerland Patentee after: ABB Switzerland Co.,Ltd. Address before: Zurich Patentee before: ABB TECHNOLOGY Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20210610 Address after: Baden, Switzerland Patentee after: ABB grid Switzerland AG Address before: Baden, Switzerland Patentee before: ABB Switzerland Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Swiss Baden Patentee after: Hitachi energy Switzerland AG Address before: Swiss Baden Patentee before: ABB grid Switzerland AG |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231222 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |
|
| TR01 | Transfer of patent right |