JP5543364B2 - 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 - Google Patents
逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 Download PDFInfo
- Publication number
- JP5543364B2 JP5543364B2 JP2010538726A JP2010538726A JP5543364B2 JP 5543364 B2 JP5543364 B2 JP 5543364B2 JP 2010538726 A JP2010538726 A JP 2010538726A JP 2010538726 A JP2010538726 A JP 2010538726A JP 5543364 B2 JP5543364 B2 JP 5543364B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- reverse conducting
- manufacturing
- conducting semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 41
- 150000002500 ions Chemical class 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 19
- 230000003213 activating effect Effects 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 4
- -1 boron ions Chemical class 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 24
- 238000011084 recovery Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、パワー・エレクトロニスの分野に係り、特に、請求項１の前書部分に基づく逆導電（reverse-conducting）半導体デバイスを製造するための方法、及び請求項１３の前書部分に基づく逆導電半導体デバイスに係る。
US 2005/0017290の中に、逆導電半導体デバイス１０（逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）とも呼ばれる）が記載されている。この半導体デバイスは、一枚のウエーハの中に、絶縁ゲート・バイポーラ・トランジスタを、内蔵フリー・ホイール（built-in freewheeling）・ダイオードとともに有している。図１に示されているように、そのような逆導電半導体デバイス１０は、ｎタイプのベース・レイヤとして形成されたベース・レイヤ１を有していて、このベース・レイヤは、第一のメイン・サイド及び第一のメイン・サイドの反対側の第二のメイン・サイドを備えている。第一のメイン・サイドは、絶縁ゲート・バイポーラ・トランジスタのエミッタ側１０１を形成し、第二のメイン・サイドは、絶縁ゲート・バイポーラ・トランジスタのコレクタ側１０２を形成する。第四のｐタイプのレイヤ４は、エミッタ側１０１に配置されている。第四のレイヤ４の上には、ベース・レイヤ１より高いドーピングを備えた第五のｎタイプのレイヤ５が、エミッタ側１０１に配置されている。
第六の電気的絶縁レイヤ６は、エミッタ側１０１に配置され、第四のレイヤ４及びベース・レイヤ１の上を覆い、且つ、第五のレイヤ５の上を部分的に覆う。導電性の第七のレイヤ７は、第六のレイヤ６の中に完全に埋め込まれている。第四のレイヤ４の中心部分の上側には、第五のレイヤ５または第六のレイヤ６は、配置されていない。
第四のレイヤ４のこの中心部分の上に、第一の電気的接点８が配置され、この第一の電気的接点は、第六のレイヤ６の上を覆っている。第一の電気的接点８は、第五のレイヤ５及び第四のレイヤ４に対して直接電気的に接触する状態にあるが、第七のレイヤ７からは電気的に絶縁されている。
コレクタ側１０２で、バッファ・レイヤ１３がベース・レイヤ１の上に配置されている。バッファ・レイヤ１３の上に、ｐタイプの第三のレイヤ３及びｎタイプの第二のレイヤ２が、平面の中で交互に配置されている。第二のレイヤ２は、ベース・レイヤ１より高いドーピングを有している。第二のレイヤ２は、正投影図で見た場合に、第四のレイヤ４及び第一の電気的接点８の直接下側に配置されている。
第二の電気的接点９は、コレクタ側１０２に配置され、それが、第二のレイヤ２及び第三のレイヤ３の上を覆い、且つ、それらに対して直接電気的に接触する状態にある。
そのような逆導電半導体デバイス１において、フリー・ホイール・ダイオードが、第二の電気的接点９（その一部がダイオードの中でカソード電極を形成する）、第二のレイヤ２（ダイオードの中でカソード領域を形成する）、ベース・レイヤ１（その一部がダイオードの中でベース・レイヤを形成する）、第四のレイヤ４（その一部がダイオードの中でアノード領域を形成する）と、第一の電気的接点８（ダイオードでアノードを形成する）との間に、形成される。
絶縁ゲート・バイポーラ・トランジスタが、第二の電気的接点９（その一部がＩＧＢＴの中でコレクタ電極を形成する）、第三のレイヤ３（ＩＧＢＴの中でコレクタ領域を形成する）、ベース・レイヤ１（その一部がベース・レイヤを形成する）、第四のレイヤ４（その一部がＩＧＢＴの中でｐベース領域を形成する）、第五のレイヤ５（ＩＧＢＴの中でソース領域を形成する）と、第一の電気的接点８（エミッタ電極を形成する）との間に、形成される。ＩＧＢＴのオン状態の間に、チャネルが、エミッタ電極、ソース領域と、ｐベース領域との間に、ｎベース・レイヤの方へ形成される。
コレクタ側１０２のＲＣ−ＩＧＢＴのレイヤは、典型的に、ｐタイプのイオンの注入及び拡散により製造される。その後で、レジスト・マスクが導入され、このレジスト・マスクを介して、Ｎタイプのイオンが注入され、その後で拡散される。ｎタイプのイオンの注入ドーズ量は、それがｐタイプの領域を補償する程度に高くなければならない。ｐタイプ及びｎタイプの注入工程は、反転されることも可能である。
DE 198 11 568 は、ＩＧＢＴ及び内蔵ＭＯＳＦＥＴを備えたそのようなＩＧＢＴのための製造方法について言及している。このＩＧＢＴは、裏側に、交互に配置されたｐドープ第三のレイヤ及びｎドープ第二のレイヤを有している。これらのレイヤは、異なる平面の中に配置され、重複していない。ｐドープ第三のレイヤが、形成され、リセスが、エッチングによりこのレイヤの中に形成される。Ｎタイプのイオンが、次いで、全裏側の面に亘って注入され、その後で、熱処理が実施され、それによって、ｎ及びｐタイプのレイヤが作り出される。それ故に、ｎタイプのイオンは、ｐタイプのイオンが配置された部分にも注入され、それは、ｐドーズがｎドーズより高くなければならないと言うことを意味している。
DE 198 11 568 に記載された他の製造方法において、先ず第一に、リセスが作り出され、次いで、第二のメイン・サイドが、リセスの無い部分において、電子またはプロトンで照射され、その後で、燐イオン注入が全表面に亘って行われる。次いで、ｐドープ・イオンが、リセスの無い部分の中に注入され、それによって、再び、ｐタイプのイオンのドーズは、ｎドーズより高くなければならないことになる。熱処理が、ｎタイプの第二のレイヤ及びｐタイプの第三のレイヤを形成するため実施される。
DE 198 11 568 は、ＩＧＢＴ及び内蔵ＭＯＳＦＥＴを備えたそのようなＩＧＢＴのための製造方法について言及している。このＩＧＢＴは、裏側に、交互に配置されたｐドープ第三のレイヤ及びｎドープ第二のレイヤを有している。これらのレイヤは、異なる平面の中に配置され、重複していない。ｐドープ第三のレイヤが、形成され、リセスが、エッチングによりこのレイヤの中に形成される。Ｎタイプのイオンが、次いで、全裏側の面に亘って注入され、その後で、熱処理が実施され、それによって、ｎ及びｐタイプのレイヤが作り出される。それ故に、ｎタイプのイオンは、ｐタイプのイオンが配置された部分にも注入され、それは、ｐドーズがｎドーズより高くなければならないと言うことを意味している。
DE 198 11 568 に記載された他の製造方法において、先ず第一に、リセスが作り出され、次いで、第二のメイン・サイドが、リセスの無い部分において、電子またはプロトンで照射され、その後で、燐イオン注入が全表面に亘って行われる。次いで、ｐドープ・イオンが、リセスの無い部分の中に注入され、それによって、再び、ｐタイプのイオンのドーズは、ｎドーズより高くなければならないことになる。熱処理が、ｎタイプの第二のレイヤ及びｐタイプの第三のレイヤを形成するため実施される。
必要とされる過剰な補償のために、第二のレイヤ２及び第三のレイヤ３の後で製造されるレイヤの、ドーズ及び深さに対する限定された選択のみが可能であり、ｐ及びｎ領域の注入効率のためのコントロールが不満足なものになる。オン状態のスナップ・バック（snap-back）効果（伝導電圧及び電流特性が、ＭＯＳ動作モードからＩＧＢＴ動作モードへ変化するポイントにより規定される）が、生ずることが可能であり、それは、ＩＧＢＴモードにあるデバイスのために望ましくない。
図１６は、ＲＣ−ＩＧＢＴ電流Ｉｃの電圧Ｖｃｅに対する出力特性を示している。破線１４は、スナップ・バック効果からもたらされる強いオーバーシュートを示していて、これは、従来技術のＲＣ−ＩＧＢＴに対して、ＭＯＳからＩＧＢＴ動作モードへの変化の間に、典型的なものである。図１７は、デバイスの逆リカバリーの間の、ダイオード・モードにおけるＲＣ−ＩＧＢＴの電流波形を示している。従来技術のＲＣ−ＩＧＢＴは、逆リカバリーの間に、デバイスの動作の急激な変動を示す（点線１７）。この動作の急激な変動はまた、ＩＧＢＴに対して、並びに、ダイオードの逆リカバリーに対して、ターン・オフの間にも存在する（図１８）。
本発明の目的は、逆導電（reverse-conducting）絶縁ゲート・バイポーラ・トランジスタを製造するための方法を提供することにあり、この逆導電絶縁ゲート・バイポーラ・トランジスタは、従来技術のＲＣ−ＩＧＢＴと比べて、オン状態のスナップ・バック（snap-back）効果に対して感受性が低く、且つ、、ダイオード及びＩＧＢＴの上述の電気的性質のためのより良いコントロールをもたらす。本発明の目的はまた、そのような逆導電絶縁ゲート・バイポーラ・トランジスタを提供することにある。
この目的は、請求項１に基づく逆導電半導体デバイスを製造するための方法により、請求項１３に基づく逆導電半導体デバイスにより実現される。
本発明の逆導電半導体デバイスを製造するための方法のために、下記の工程が実施される。ここで、この逆導電半導体デバイスは、共通のウエーハ（１１）の上に、フリー・ホイール（freewheeling）・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、この絶縁ゲート・バイポーラ・トランジスタは、エミッタ側及びコレクタ側を有している。第一の側及び第一の側の反対側の第二の側を備えた第一の導電性タイプのウエーハが用意され、第一の側（１１１）は、絶縁ゲート・バイポーラ・トランジスタのエミッタ側を形成し、第二の側（１１２）は、絶縁ゲート・バイポーラ・トランジスタのコレクタ側を形成する。
コレクタ側で逆導電半導体デバイスを製造するため、以下の工程が実施される：
− 第一の導電性タイプまたは第二の導電性タイプの第一のレイヤが第二の側に作り出され、
− 少なくとも一つの開口を備えたマスクが、第一のレイヤの上に作り出され、第一のレイヤの、マスクの開口が配置された部分が取り除かれ、第一のレイヤの残りの部分が第三のレイヤを形成し、
− その後で、第三のレイヤと異なる導電性タイプの第二のレイヤを製造するために、イオンが、第二の側でウエーハの中に、ウエーハの、前記少なくとも一つの開口が配置された部分に、イオンに対するバリアとしてマスク（１２）を使用して、注入され、
− その後で、マスクが取り除かれ、
− 第二の電気的接点（第二及び第三のレイヤに対して直接電気的に接触する状態にある）が、第二の側に作り出される。
− 第一の導電性タイプまたは第二の導電性タイプの第一のレイヤが第二の側に作り出され、
− 少なくとも一つの開口を備えたマスクが、第一のレイヤの上に作り出され、第一のレイヤの、マスクの開口が配置された部分が取り除かれ、第一のレイヤの残りの部分が第三のレイヤを形成し、
− その後で、第三のレイヤと異なる導電性タイプの第二のレイヤを製造するために、イオンが、第二の側でウエーハの中に、ウエーハの、前記少なくとも一つの開口が配置された部分に、イオンに対するバリアとしてマスク（１２）を使用して、注入され、
− その後で、マスクが取り除かれ、
− 第二の電気的接点（第二及び第三のレイヤに対して直接電気的に接触する状態にある）が、第二の側に作り出される。
典型的に、マスクの除去の後に、第二のレイヤ２を活性化するためのアニール工程が実施される。
本発明に基づく逆導電半導体デバイスは、共通のウエーハの上に、フリー・ホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、そのウエーハの一部が、ベース・レイヤを形成する。絶縁ゲート・バイポーラ・トランジスタは、エミッタ側及びコレクタ側を有し、エミッタ側は、コレクタ側の反対側に配置されている。第一の電気的接点がエミッタ側に配置され、第二の電気的接点がコレクタ側に配置され、コレクタ側は、エミッタ側の反対側にある。第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ、及び、第三のレイヤと異なる導電性タイプの少なくとも一つの第二のレイヤは、コレクタ側に配置され、前記少なくとも一つの第二のレイヤと第三のレイヤは、交互に配置され、第二の電気的接点は、前記少なくとも一つの第二及び第三のレイヤに対して直接電気的に接触する状態にある。前記少なくとも一つの第二のレイヤは、コレクタ側に対して平行に、第一の平面の中に配置され、前記少なくとも一つの第三のレイヤは、コレクタ側に対して平行に、第二の平面の中に配置される。第一の平面と第二の平面は、少なくとも、前記少なくとも一つの第二のレイヤまたは第三のレイヤの、エミッタ側から遠く離れて配置されたレイヤの厚さだけ、互いから引き離されている。
本発明のＲＣ−ＩＧＢＴのためのそのような製造方法を使用して、ＲＣ−ＩＧＢＴに、第二のレイヤ及び第三のレイヤのための、即ち、ダイオードの中のカソード・レイヤ及びデバイスのＩＧＢＴ部分の中のコレクタ・レイヤのための、良好なコントロールがもたらされることが可能である。何れかのレイヤの過剰な補償が、要求されることがなく、これらのレイヤが薄く作られることが可能になる。
特に、本発明のＲＣ−ＩＧＢＴが、第二のレイヤ及び第三のレイヤを用いて製造され、これらのレイヤ・タイプの内の一つが他のレイヤ・タイプのｎドーピングと比べて強いｐドーピングを有する場合には、スナップ・バック効果が更に最小化され、あるいは取り除かれることさえもある（図１６の中の点線１５及び実線１６）。第二のレイヤまたは第三のレイヤの、ベース・レイヤと異なる導電性タイプの少なくとも一つのレイヤは、第二のレイヤ及び第三のレイヤの、ベース・レイヤと同一の導電性タイプの、少なくとも一つのレイヤと比べて高いドーズで作り出される。ｎドーピングと比べて強いｐドーピングを有していることは、ダイオード特性に対しても、並びに、ＩＧＢＴ特性に対しても、好ましい。
更にまた、より強いｐドーピングは、ソフトなダイオード・リカバリー及びソフトなＩＧＢＴのターン・オフをもたらし、逆リカバリー及びターン・オフの間の、電流の急激な変動（snappiness）を減少させまたは取り除く。それは、第二のレイヤ及び第三のレイヤの、ｐドープされたレイヤからのホール注入のためである（図１７、実線１８）。このソフトな性能はまた、図１８に示されているように、ＩＧＢＴのターン・オフに対して、並びに、ダイオードの逆リカバリーに対しても実現される。
本発明の主題の更に好ましい実施形態は、従属請求項の中に開示されている。
本発明の主題が、以下のテキストの中で、添付図面を参照しながら、より詳細に説明される。
図面の中で使用されている参照符号及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が付与されている。ここに記載された実施形態は、例として意図されたものであって、本発明を限定するものではない。
図面の中で使用されている参照符号及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が付与されている。ここに記載された実施形態は、例として意図されたものであって、本発明を限定するものではない。
図２の中に本発明の逆導電半導体デバイス１０（逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）とも呼ばれる）の第一の実施形態が示されている。このＲＣ−ＩＧＢＴ１０は、エミッタ側１０１及びエミッタ側１０１の反対側のコレクタ側１０２を備えたｎタイプのベース・レイヤ１を有している。ｐタイプの第四のレイヤ４は、エミッタ側１０１に配置されている。少なくとも一つのｎタイプの第五のレイヤ５は、エミッタ側１０１に配置され、且つ、第四のレイヤ４により取り囲まれている。前記少なくとも一つの第五のレイヤ５は、ベース・レイヤ１より高いドーピングを有している。第六の電気的絶縁レイヤ６は、エミッタ側１０１で、第一のレイヤ４、第四のレイヤ４及び第五のレイヤ５の上に配置されている。それは、前記少なくとも一つの第五のレイヤ５，第四のレイヤ４及びベース・レイヤ１の上を、少なくとも部分的に覆う。導電性の第七のレイヤ７は、エミッタ側１０１に配置され、このエミッタ側は、第六のレイヤ６により、前記少なくとも一つの第四のレイヤ４、第五のレイヤ５及びベース・レイヤ１から電気的に絶縁されている。好ましくは、第七のレイヤ７は、第六のレイヤ６の中に埋め込まれている。
典型的に、第六のレイヤ６は、第一の電気的絶縁レイヤ６１及び第二の電気的絶縁レイヤ６２を有していて、第一の電気的絶縁レイヤは、好ましくは、シリコン酸化物で作られ、第二の電気的絶縁レイヤもまたは、好ましくは、シリコン酸化物で作られた、好ましくは、第一の電気的絶縁レイヤ６１と同一の材料で作られている。第二の電気的絶縁レイヤ６２は、第一の電気的絶縁レイヤ６１の上を覆う。図２に示されているようなプレーナ型ゲート電極として形成された第七のレイヤ７を備えたＲＣ−ＩＧＢＴ１０のために、第一の電気的絶縁レイヤ６１は、エミッタ側１０１の上に配置されている。第六のレイヤ６を形成する第一の電気的絶縁レイヤ６１と第二の電気的絶縁レイヤ６２との間には、ゲート電極を形成する第七のレイヤ７が埋め込まれ、典型的には、完全に埋め込まれる。このようにして、第七のレイヤ７は、第一の電気的に絶縁されたレイヤ６１により、第一のレイヤ１、第四のレイヤ４及び第五のレイヤ５から分離される。第七のレイヤ７は、典型的には、濃密にドープされたポリシリコンまたはアルミニウムのような金属で作られている。
前記少なくとも一つの第五のレイヤ５，第七のレイヤ７及び第六のレイヤ６は、開口が第四のレイヤ４の上側に作り出されるように形成される。開口は、前記少なくとも一つの第五のレイヤ５、第七のレイヤ７及び第六のレイヤ６により取り囲まれている。
第一の電気的接点８は、開口の中で、エミッタ側１０１に配置され、それによって、それが第四のレイヤ４及び第五のレイヤ５に対して直接電気的に接触する状態にあるように構成されている。この第一の電気的接点８もまた、典型的には、第六のレイヤ６の上を覆うが、分離され、それにより、第二の電気的絶縁レイヤ６２により第七のレイヤ７から電気的に絶縁されている。
少なくとも一つのｐタイプの第三のレイヤ３及び少なくとも一つのｎタイプの第二のレイヤ２は、コレクタ側１０２に配置され、第二のレイヤ２は、ベース・レイヤ１より高いドーピングを有している。前記少なくとも一つの第二のレイヤ２は、コレクタ側１０２に対して平行に、第一の平面２１の中に配置され、前記少なくとも一つの第三のレイヤ３もまた、コレクタ側１０２に対して平行に、第二の平面３１の中に配置されている。第一の平面２１と第二の平面３１は、少なくとも、前記少なくとも一つの第二のレイヤ２または第三のレイヤ３の、エミッタ側１０１から遠く離れて配置されたレイヤの厚さだけ、互いから引き離されている。前記少なくとも一つの第二のレイヤ２と第三のレイヤ３は、交互に配置されていて、即ち、第二のレイヤ２及び第三のレイヤ３は重複することなく、且つ、第二のレイヤ２と第三のレイヤ３が互いに上側に配置されている領域はない。
この明細書において、第一の平面２１及び第二の平面３１とは、それぞれのレイヤの、ベース・レイヤ１の反対側にある表面に対応する平面として理解されるべきであり、即ち、完成後のデバイスにおいて、レイヤの、第二の電気的接点９が配置される側が意味されている。
図２の中に、ｐタイプの第三のレイヤ３がエミッタ側１０１から遠く離れて配置されていることが示されている。第二のレイヤ２の第一の平面２１は、第三のレイヤ３の厚さと比べて大きい、第三のレイヤ３の第二の平面３１からの距離２２を有していて、それによって、第三のレイヤ３の部分が、第一の平面２１の中に伸びることがなくなる。
好ましい実施形態において、第二のレイヤ２は、第一の電気的接点８の直接下側に配置されるが、第二のレイヤ２の位置は、図６に示されているように、サイドにシフトされることも可能である。第二のレイヤ２が、第一の電気的接点８に揃えられることは、必ずしも要求されない。
他の好ましい実施形態において、第一の平面２１と第二の平面３１は、０．５μｍから２μｍまでの間の距離だけ、互いから引き離される。この場合には、第三のレイヤ３または第二のレイヤ２は、エミッタ側１０１から遥か遠くにおいて、０．５μｍから２μｍまでよりも小さい厚さを有し、その厚さは、第一の平面２１と第二の平面３１の距離に依存する。
他の好ましい実施形態において、先に説明されたように、第一の平面２１及び第二の平面３１の位置が反転され、それによって、第一の平面２１、従って第二のレイヤ２は、第二の平面３１、即ち、第三のレイヤ３と比べて、エミッタ側１０１からより遠くに離れて配置されることになる（図４）。
第二の電気的接点９は、コレクタ側１０２に配置され、それは、前記少なくとも一つの第二のレイヤ２及び第三のレイヤ３に対して直接電気的に接触する状態にある。
代替案として、第二のレイヤ２と第三のレイヤ３の導電性タイプが反転され、即ち、この場合には、第二のレイヤ２がｐタイプになり、第三のレイヤ３がｎタイプになる。
プレーナ型ゲート電極を備えた本発明のＲＣ−ＩＧＢＴの代わりに、本発明のＲＣ−ＩＧＢＴは、図５に示されているように、トレンチ・ゲート電極として形成された第七のレイヤ７’を有していても良い。このトレンチ・ゲート電極７’は、第四のレイヤ４と同一の平面の中に配置され、第五のレイヤ５に隣接し、第一の絶縁性のレイヤ６１により互いから分離され、この第一の絶縁性のレイヤはまた、第七のレイヤ７’をベース・レイヤ１から分離する。第二の絶縁性のレイヤ６２は、トレンチ・ゲート電極７’として形成された第七のレイヤ７’の上に配置され、かくして、第七のレイヤ７’を第一の電気的接点８から絶縁する。
図３に示されているように、他の実施形態において、ＲＣ−ＩＧＢＴ１０は、更に、ｎタイプのバッファ・レイヤ１３を有している。このバッファ・レイヤは、ベース・レイヤ１と第一の平面２１または第二の平面３１のそれぞれの間に配置され、その中に、前記少なくとも一つの第二のレイヤ２及び第三のレイヤ３が配置され、このバッファ・レイヤ１３は、ベース・レイヤ１より高いドーピング、及び第二のレイヤ２と比べてより低いドーピングを有している。
図１５に示された他の好ましい実施形態において、エンハンスメント・レイヤとして形成された第九のｎドープレイヤ４１が、第四のレイヤ４とベース・レイヤ１の間に配置され、より低いオン状態の損失をもたらすことになる。第九のレイヤ４１は、第四のレイヤ４をベース・レイヤ１から分離し、且つ、ベース・レイヤ１より高いドーピングを有している。
他の実施形態において、レイヤの導電性タイプが入れ替えられる。即ち、第一の導電性タイプの全てのレイヤが、ｐタイプ（例えばベース・レイヤ１）になり、第二の導電性タイプの全てのレイヤが、ｎタイプ（例えば第四のレイヤ４）になる。また、この場合には、第二のレイヤ２は、ｎタイプまたはｐタイプであり、第三のレイヤ３は、逆導電性タイプ、即ち、ｐタイプ（ｎタイプの第二のレイヤ２の場合）またはｎタイプ（ｐタイプの第二のレイヤ２の場合には）であって良い。
本発明のＲＣ−ＩＧＢＴ１０において、ダイオードが、第一の電気的接点８（ダイオードの中でアノード電極を形成する）、第四のレイヤ４（その一部がアノード・レイヤを形成する）、ベース・レイヤ１（その一部がベース・レイヤを形成する）、第二のレイヤ２または第三のレイヤ３の、ｎタイプであって且つカソード・レイヤを形成するレイヤと、第二の電気的接点９（カソード電極を形成する）との間に形成される。
本発明のＲＣ−ＩＧＢＴ１０において、絶縁性のバイポーラ・トランジスタ（ＩＧＢＴ）が、第一の電気的接点８（ＩＧＢＴの中でエミッタ電極を形成する）、第五のレイヤ５（ソース領域を形成する）、第四のレイヤ４（その一部がチャネル領域を形成する）、ベース・レイヤ１（その一部がベース領域を形成する）、第三のレイヤ３または第二のレイヤ２の、ｐタイプであって且つコレクタ・レイヤを形成するレイヤと、第二の電気的接点９（その一部がコレクタ電極を形成する）との間に、形成される。
本発明の逆導電半導体デバイス１０は、例えば、変換器の中で使用されることが可能である。
典型的に、プレーナ型ゲート電極として形成された第七のレイヤ７、及びエミッタ側１０１の第一の電気的接点８、及びエミッタ側１０１の反対側のコレクタ側１０２の第二の電気的接点９を備えた本発明の逆導電半導体デバイス１０を製造するために、以下の工程が実施され、図７に示されているように、ＲＣ−ＩＧＢＴ１０のエミッタ側１０１にレイヤを形成し、半製品状態のＲＣ−ＩＧＢＴ１０がもたらされる。
− 第一の側１１１及び第一の側１１１の反対側の第二の側１１２を備えたｎタイプのウエーハ１１が用意される。ウエーハ１１の、完成後の逆導電絶縁ゲート・バイポーラ・トランジスタにおいて修正されていないドーピングを有している部分が、ベース・レイヤ１を形成する。
− 第一の電気的絶縁レイヤ６１が、第一の側１１１の上に部分的に作り出される。
− 導電性の第七のレイヤ７が、第一の側１１１の上に作り出され、これは、第一の電気的絶縁レイヤ６１の上に配置される。この第七のレイヤ７は、典型的に、濃密にドープされたポリシリコンまたはアルミニウムのような金属で作られる。
− 導電性の第七のレイヤ７が、第一の側１１１の上に作り出され、これは、第一の電気的絶縁レイヤ６１の上に配置される。この第七のレイヤ７は、典型的に、濃密にドープされたポリシリコンまたはアルミニウムのような金属で作られる。
− その後で、ｐタイプの第四のレイヤ４が第一の側１１１の上に作り出される。
− 次いで、第四のレイヤ４により取り囲まれた少なくとも一つのｎタイプの第五のレイヤ５が第一の側１１１の上に作り出される。この第五のレイヤ５は、ベース・レイヤ１より高いドーピングを有している。
− 次いで、第四のレイヤ４により取り囲まれた少なくとも一つのｎタイプの第五のレイヤ５が第一の側１１１の上に作り出される。この第五のレイヤ５は、ベース・レイヤ１より高いドーピングを有している。
− 好ましくは、第二の電気的絶縁レイヤ６２が、第七のレイヤ７が第一電気的絶縁レイヤ６１と第二の電気的絶縁レイヤ６２の間の配置されるように、導電性の第七のレイヤ７の上に形成され、典型的には、第七のレイヤ７が完全に埋め込まれる。第二の電気的絶縁レイヤ６２は、先に説明されているように、典型的に、低温シリコン酸化物材料で作られる。第一電気的絶縁レイヤ６１及び第二の電気的絶縁レイヤ６２は、第六のレイヤ６を形成する。
− 前記少なくとも一つの第五のレイヤ、第六のレイヤ及び第七のレイヤ５，６，７は、それらが第四のレイヤ４の上側に開口を形成するように、作り出される。
− 第一の電気的接点８が、第一の側１１１の上に作り出され、これは、開口の中に配置され、且つ、第四のレイヤ４及び第五のレイヤ５に対して直接電気的に接触する状態にある。典型的には、第一の電気的接点８が、第六のレイヤ６の上を覆う。
同様な工程が、半導体の専門家に良く知られており、トレンチ・ゲート構造を備えたＲＣ−ＩＧＢＴのために実施されている。
必須ではないが、典型的には、第一の側１１２にレイヤを製造した後、ウエーハ１１の第二の側１１２のレイヤが製造される。それは、第一の電気的接点８を作り出す前、またはその後、または、第二の側１１２でレイヤを製造する間の何れかの段階で、行われる。以下において説明されるように、ウエーハ１１のシンニング（thinning）工程が、第二の側１１２で何れか他の加工工程を実施する前に、第二の側１１２で行われても良い。
シンニング（thinning）は、典型的に、低電圧デバイス（例えば１７００Ｖ未満の電圧用の）を製造するために、行われる。
以下において、コレクタ側１０２でＲＣ−ＩＧＢＴのレイヤを製造するための本発明の方法が、説明される。図８に示されているように、第一の側１１１及び第一の側１１１の反対側の第二の側１１２を備えたｎタイプのウエーハ１１が、用意される。図８の中に、ウエーハ１１の第二の側１１２のみが示されている。第一の側１１１で、完成後のＲＣ−ＩＧＢＴにおいて第一の側に配置されるレイヤの一部または全てが、前もって製造されていても良い。それは、図７に示されているように、例えば、半製品状態のＲＣ−ＩＧＢＴを使用することにより行われる。
ウエーハ１１の、修正されていないドーピングを有している部分が、完成後の逆導電絶縁ゲート・バイポーラ・トランジスタにおいて、ベース・レイヤ１を形成する。
コレクタ側１１２で、逆導電半導体デバイス１０を製造するため、以下の工程が実施される。
ｐタイプの第一のレイヤ３２が第二の側１１２に作り出される。この第一のレイヤ３２は、好ましくは、イオンの注入を行い、その後で、レイヤ３２を活性化するためのアニール工程を行うことにより作り出される。典型的に、アニール工程は、９００℃より高い温度で、高温度アニールとして実施される。その後で、図１０に示されているように、少なくとも一つの開口１２１を備えたマスク１２が第一のレイヤ３２の上に作り出される。第一のレイヤ３２の、マスク１２の開口１２が配置された部分が、取り除かれ（図１１）、それにより、第一のレイヤ３２の残りの部分が第三のレイヤ３を形成する。第一のレイヤ３２のこの部分的な除去は、好ましくは、エッチングにより行われ、例えば、ドライまたはウエットのシリコン・エッチングにより行われる。マスク１２は、好ましくは、レジスト・マスクとして、ウエーハに取り付けられる。マスク１２は、取外し可能ではない、即ち、もし、マスク１２をウエーハ１１から分離しようとした場合には、マスク１２が破壊される。
その後で、第二のレイヤ２（この場合にはｎタイプのレイヤ）が、バリアとしてマスク１２を使用して、ウエーハ１１の、前記少なくとも一つの開口１２１が配置された部分で、第二の側１１２のウエーハ１１の中へのイオンの注入により製造される。マスク１２は、このプロセスのためのマスクとして使用され、マスク１２が配置された部分で、イオンがウエーハ１１の中に侵入することを防止する。次いで、マスク１２が取り除かれ（図１３）、第二のレイヤ２を活性化するためのアニール工程が実施される。
ＲＣ−ＩＧＢＴ１０を完成するために、第二の電気的接点９が、第二のレイヤ２及び第三のレイヤ３の上で、第二の側１１２に作り出され、それによって、第二の電気的接点９は、第二のレイヤ２及び第三のレイヤ３に対して直接電気的に接触する状態にある。
第三のレイヤ３は、０．５から２μｍまでの範囲内の厚さで作り出されても良く、それによって、第一と第二の平面の間の最小の距離２２（少なくとも第三のレイヤ３の厚さに対応する）もまた、０．５から２μｍまでの範囲内にあることが必要になる。
好ましい実施形態において、ｐタイプの第一のレイヤ３２が、硼素イオンの注入により作り出される。イオンは、２０ｋｅＶから２００ｋｅＶまでの間のエネルギーで、および／または、１＊１０13／ｃｍ2 から１＊１０16／ｃｍ2 までのドーズ量で、注入される。その後で、第一のレイヤ３２を活性化するためのアニール工程が、少なくとも９００℃の温度で実施される。典型的に、アニール工程は、第一の電気的接点８が作り出される前に実施される。レーザ・アニールが行われることも可能であり、それは、もし、第二の側でアニールが要求される場合に、特に好ましく、例えば、もし、第一の電気的接点８が前もって作り出されている場合には、第一の側は、広範囲に亘って加熱されるべきではない。
ｎタイプの第二のレイヤ２を作り出すためのイオンは、燐であることが可能である。燐もまた、２０ｋｅＶから２００ｋｅＶまでの間のエネルギーで、および／または、１＊１０13／ｃｍ2 から１＊１０16／ｃｍ2 までのドーズ量で、注入される。第二のレイヤ２を活性化するためのアニール工程は、６００℃より低い温度で、特に、４００から５００℃までの温度で、実施される。第二のレイヤ２を活性化するためのアニール工程は、第二の電気的接点９を作り出す工程と同時に、または、第二の電気的接点９を作り出す前に、実施されても良い。
他の好ましい実施形態において、ｐタイプの第三のレイヤ３または第一のレイヤ３２は、ｎタイプの第二のレイヤ２のドーズと比べて高いドーズで作られ、特に、ｐタイプの第三のレイヤ３または第一のレイヤ３２は、ｎタイプの第二のレイヤ２と比べて、１＊１０2／ｃｍ2 高いドーズ量で作られ、第二のレイヤは、典型的に、ｐタイプの第三のレイヤ３または第一のレイヤ３２のドーズ量と比べて一桁低いドーズ量で作られる。一般的に、前記少なくとも一つの第二のレイヤ２または第三のレイヤ３のレイヤ・タイプ（ベース・レイヤ１と異なる導電性タイプである）は、前記少なくとも一つの第二のレイヤ２及び第三のレイヤ３のレイヤ・タイプ（ベース・レイヤ１と同一の導電性タイプである）と比べて高いドーズで作り出される。
第三のレイヤ３または第一のレイヤ３２がｐタイプであり、第二のレイヤがｎタイプである代わりに、他の実施形態において、これらの導電性タイプが反転され、それによって、第三のレイヤ３または第一のレイヤ３２がｎタイプになり、第二のレイヤ２がｐタイプになる。また、この場合には、以上に記載されているように、方法の工程が同一のやり方で行われることが可能である。好ましくは、この場合には、ｐタイプの第二のレイヤ２は、ｎタイプの第三のレイヤ３と比べて、１＊１０14／ｃｍ2 高いドーズ量で作られ、第三のレイヤは、典型的に、ｐタイプの第二のレイヤ２のドーズ量より一桁低いドーズ量で作られる。両方のレイヤは、次いで、少なくとも９００℃の温度で、特に、レーザ・アニールにより、一緒にアニールされることが可能である。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
[１]逆導電半導体デバイス（１０）を製造するための方法であって、
当該逆導電半導体デバイスは、共通のウエーハ（１１）の上に、フリー・ホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、この絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、
第一の側（１１１）及び第一の側（１１１）の反対側の第二の側（１１２）を備えた第一の導電性タイプのウエーハ（１１）が、用意され、その第一の側（１１１）は、絶縁ゲート・バイポーラ・トランジスタのエミッタ側（１０１）を形成し、その第二の側（１１２）は、絶縁ゲート・バイポーラ・トランジスタのコレクタ側（１０２）を形成し、
コレクタ側（１０２）に逆導電半導体デバイス（１０）を製造するために、
第一の導電性タイプまたは第二の導電性タイプの第一のレイヤ（３２）が、第二の側（１１２）に作り出され、
少なくとも一つの開口（１２１）を備えたマスク（１２）が、第一のレイヤ（３２）の上に作り出され、そして、第一のレイヤ（３２）の、前記マスク（１２）の開口（１２１）が配置された部分が取り除かれ、第一のレイヤ（３２）の残りの部分が第三のレイヤ（３）を形成し、
その後で、第三のレイヤ（３）と異なる導電性タイプの第二のレイヤ（２）を製造するために、イオンが、第二の側（１１２）でウエーハ（１１）の中に、ウエーハ（１１）の、前記少なくとも一つの開口（１２１）が配置された部分に、前記マスク（１２）をイオンに対するバリアとして使用して、注入され、
その後で、マスク（１２）が取り除かれ、第二のレイヤ（２）を活性化するためのアニール工程が実施され、
第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にある第二の電気的接点（９）が、第二の側（１１２）に作り出されること、
を特徴とする方法。
[２]下記特徴を有する前記[１]に記載の逆導電半導体デバイス（１０）を製造するための方法：
第三のレイヤ（３）は、第二の導電性タイプであり、第二のレイヤ（２）は、第一の導電性タイプである。
[３]下記特徴を有する前記[１]に記載の逆導電半導体デバイス（１０）を製造するための方法：
第三のレイヤ（３）は、第一の導電性タイプであり、第二のレイヤ（２）は、第二の導電性タイプである。
[４]下記特徴を有する前記[２]または[３]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または第三のレイヤ（３）の、第二の導電性タイプのレイヤは、０．５μｍから２μｍまでの間の範囲内の厚さで作り出される。
[５]下記特徴を有する前記[１]から[３]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第三のレイヤ（３）は、イオンの注入により作り出され、その後で、前記少なくとも一つの第三のレイヤ（３）を活性化するためのアニール工程が実施される。
[６]下記特徴を有する前記[１]から[５]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
第一のレイヤ（３２）の、マスク（１２）の開口（１２１）が配置された部分の除去は、エッチングにより実施される。
[７]下記特徴を有する前記[２]または[３]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または前記少なくとも一つの第三のレイヤ（３）は、硼素イオンの注入により作り出され、且つ、
そのイオンは、特に、２０ｋｅＶから２００ｋｅＶまでのエネルギーで、および／または、１＊１０ 13 ／ｃｍ 2 から１＊１０ 16 ／ｃｍ 2 までのドーズ量で注入される。
[８]下記特徴を有する前記[２]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第三のレイヤ（３）は、イオンの注入により作り出され、その後で、前記少なくとも一つの第三のレイヤ（３）を活性化するためのアニール工程が、少なくとも９００℃の温度で実施される。
[９]下記特徴を有する前記[２]または[３]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、燐であり、且つ、
そのイオンは、特に、２０ｋｅＶから２００ｋｅＶまでのエネルギーで、および／または、１＊１０ 13 ／ｃｍ 2 から１＊１０ 16 ／ｃｍ 2 までのドーズ量で注入される。
[９]下記特徴を有する前記[２]、[３]、[７]、[９]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）を作り出すためのイオンは、燐であり、前記少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、硼素であり、または、
前記少なくとも一つの第二のレイヤ（２）を作り出すためのイオンは、硼素であり、前記少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、燐である。
[１０]下記特徴を有する前記[２]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）を活性化するためのアニール工程は、特に６００℃より低い温度で、特に４００℃から５００℃の温度で、実施される。
[１１]下記特徴を有する前記[１]から[１０]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
第二のレイヤ（２）を活性化するためのアニール工程は、第二の電気的接点（９）を作り出すことと同時に実施される。
[１２]製造された逆導電半導体デバイス（１０）であって、
当該逆導電半導体デバイスは、フリー・ホイール・ダイオード及びパンチ・スルー絶縁ゲート・バイポーラ・トランジスタを、共通のウエーハ（１１）の上に有していて、そのウエーハ（１１）の一部が、第一の導電性タイプのベース・レイヤ（１）を形成し、
絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、エミッタ側（１０１）がコレクタ側（１０２）の反対側に配置され、第一の電気的接点（８）がエミッタ側（１０１）に配置され、第二の電気的接点（９）がコレクタ側（１０２）に配置され、
第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ（３）、及び、第三のレイヤと異なる導電性タイプ（３）の少なくとも一つの第二のレイヤ（２）が、コレクタ側（１０２）に配置され、
前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）は、交互に配置され、
第二の電気的接点（９）が、コレクタ側（１０２）に配置され、且つ、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にある、
逆導電半導体デバイスにおいて、
前記少なくとも一つの第二のレイヤ（２）は、コレクタ側（１０２）に対して平行に、第一の平面（２１）の中に配置され、
前記少なくとも一つの第三のレイヤ（３）は、コレクタ側（１０２）に対して平行に、第二の平面（３１）の中に配置され、
第一の平面（２１）と第二の平面（３１）は、少なくとも、前記少なくとも一つの第二のレイヤ（２）または第三のレイヤ（３）の、エミッタ側（１０１）から遠く離れて配置されたレイヤの厚さだけ、互いから引き離され、
第一の導電性タイプのバッファ・レイヤ（１３）は、ベース・レイヤ（１）と、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）との間に配置されていること、
を特徴とする逆導電半導体デバイス。
[１３]下記特徴を有する前記[１２]に記載の逆導電半導体デバイス（１０）：
第一の平面（２１）と第二の平面（３１）は、０．５μｍから２μｍまでの間の距離で、互いから引き離されている。
[１４]下記特徴を有する前記[１２]または[１３]に記載の逆導電半導体デバイス（１０）：
第三のレイヤ（３）は、エミッタ側（１０１）からより遠くに配置され、且つ、第三のレイヤ（３）は、第二の導電性タイプである。
[１５]前記[１２]から[１４]の何れか１つに基づく逆導電半導体デバイス（１０）を備えた変換器。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
[１]逆導電半導体デバイス（１０）を製造するための方法であって、
当該逆導電半導体デバイスは、共通のウエーハ（１１）の上に、フリー・ホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、この絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、
第一の側（１１１）及び第一の側（１１１）の反対側の第二の側（１１２）を備えた第一の導電性タイプのウエーハ（１１）が、用意され、その第一の側（１１１）は、絶縁ゲート・バイポーラ・トランジスタのエミッタ側（１０１）を形成し、その第二の側（１１２）は、絶縁ゲート・バイポーラ・トランジスタのコレクタ側（１０２）を形成し、
コレクタ側（１０２）に逆導電半導体デバイス（１０）を製造するために、
第一の導電性タイプまたは第二の導電性タイプの第一のレイヤ（３２）が、第二の側（１１２）に作り出され、
少なくとも一つの開口（１２１）を備えたマスク（１２）が、第一のレイヤ（３２）の上に作り出され、そして、第一のレイヤ（３２）の、前記マスク（１２）の開口（１２１）が配置された部分が取り除かれ、第一のレイヤ（３２）の残りの部分が第三のレイヤ（３）を形成し、
その後で、第三のレイヤ（３）と異なる導電性タイプの第二のレイヤ（２）を製造するために、イオンが、第二の側（１１２）でウエーハ（１１）の中に、ウエーハ（１１）の、前記少なくとも一つの開口（１２１）が配置された部分に、前記マスク（１２）をイオンに対するバリアとして使用して、注入され、
その後で、マスク（１２）が取り除かれ、第二のレイヤ（２）を活性化するためのアニール工程が実施され、
第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にある第二の電気的接点（９）が、第二の側（１１２）に作り出されること、
を特徴とする方法。
[２]下記特徴を有する前記[１]に記載の逆導電半導体デバイス（１０）を製造するための方法：
第三のレイヤ（３）は、第二の導電性タイプであり、第二のレイヤ（２）は、第一の導電性タイプである。
[３]下記特徴を有する前記[１]に記載の逆導電半導体デバイス（１０）を製造するための方法：
第三のレイヤ（３）は、第一の導電性タイプであり、第二のレイヤ（２）は、第二の導電性タイプである。
[４]下記特徴を有する前記[２]または[３]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または第三のレイヤ（３）の、第二の導電性タイプのレイヤは、０．５μｍから２μｍまでの間の範囲内の厚さで作り出される。
[５]下記特徴を有する前記[１]から[３]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第三のレイヤ（３）は、イオンの注入により作り出され、その後で、前記少なくとも一つの第三のレイヤ（３）を活性化するためのアニール工程が実施される。
[６]下記特徴を有する前記[１]から[５]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
第一のレイヤ（３２）の、マスク（１２）の開口（１２１）が配置された部分の除去は、エッチングにより実施される。
[７]下記特徴を有する前記[２]または[３]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または前記少なくとも一つの第三のレイヤ（３）は、硼素イオンの注入により作り出され、且つ、
そのイオンは、特に、２０ｋｅＶから２００ｋｅＶまでのエネルギーで、および／または、１＊１０ 13 ／ｃｍ 2 から１＊１０ 16 ／ｃｍ 2 までのドーズ量で注入される。
[８]下記特徴を有する前記[２]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第三のレイヤ（３）は、イオンの注入により作り出され、その後で、前記少なくとも一つの第三のレイヤ（３）を活性化するためのアニール工程が、少なくとも９００℃の温度で実施される。
[９]下記特徴を有する前記[２]または[３]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、燐であり、且つ、
そのイオンは、特に、２０ｋｅＶから２００ｋｅＶまでのエネルギーで、および／または、１＊１０ 13 ／ｃｍ 2 から１＊１０ 16 ／ｃｍ 2 までのドーズ量で注入される。
[９]下記特徴を有する前記[２]、[３]、[７]、[９]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）を作り出すためのイオンは、燐であり、前記少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、硼素であり、または、
前記少なくとも一つの第二のレイヤ（２）を作り出すためのイオンは、硼素であり、前記少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、燐である。
[１０]下記特徴を有する前記[２]に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）を活性化するためのアニール工程は、特に６００℃より低い温度で、特に４００℃から５００℃の温度で、実施される。
[１１]下記特徴を有する前記[１]から[１０]の何れか１つに記載の逆導電半導体デバイス（１０）を製造するための方法：
第二のレイヤ（２）を活性化するためのアニール工程は、第二の電気的接点（９）を作り出すことと同時に実施される。
[１２]製造された逆導電半導体デバイス（１０）であって、
当該逆導電半導体デバイスは、フリー・ホイール・ダイオード及びパンチ・スルー絶縁ゲート・バイポーラ・トランジスタを、共通のウエーハ（１１）の上に有していて、そのウエーハ（１１）の一部が、第一の導電性タイプのベース・レイヤ（１）を形成し、
絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、エミッタ側（１０１）がコレクタ側（１０２）の反対側に配置され、第一の電気的接点（８）がエミッタ側（１０１）に配置され、第二の電気的接点（９）がコレクタ側（１０２）に配置され、
第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ（３）、及び、第三のレイヤと異なる導電性タイプ（３）の少なくとも一つの第二のレイヤ（２）が、コレクタ側（１０２）に配置され、
前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）は、交互に配置され、
第二の電気的接点（９）が、コレクタ側（１０２）に配置され、且つ、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にある、
逆導電半導体デバイスにおいて、
前記少なくとも一つの第二のレイヤ（２）は、コレクタ側（１０２）に対して平行に、第一の平面（２１）の中に配置され、
前記少なくとも一つの第三のレイヤ（３）は、コレクタ側（１０２）に対して平行に、第二の平面（３１）の中に配置され、
第一の平面（２１）と第二の平面（３１）は、少なくとも、前記少なくとも一つの第二のレイヤ（２）または第三のレイヤ（３）の、エミッタ側（１０１）から遠く離れて配置されたレイヤの厚さだけ、互いから引き離され、
第一の導電性タイプのバッファ・レイヤ（１３）は、ベース・レイヤ（１）と、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）との間に配置されていること、
を特徴とする逆導電半導体デバイス。
[１３]下記特徴を有する前記[１２]に記載の逆導電半導体デバイス（１０）：
第一の平面（２１）と第二の平面（３１）は、０．５μｍから２μｍまでの間の距離で、互いから引き離されている。
[１４]下記特徴を有する前記[１２]または[１３]に記載の逆導電半導体デバイス（１０）：
第三のレイヤ（３）は、エミッタ側（１０１）からより遠くに配置され、且つ、第三のレイヤ（３）は、第二の導電性タイプである。
[１５]前記[１２]から[１４]の何れか１つに基づく逆導電半導体デバイス（１０）を備えた変換器。
１…ベース・レイヤ、２…第二のレイヤ、２１…第一の平面、２２…距離、３…第三のレイヤ、３１…第二の平面、３２…第一のレイヤ、４…第四のレイヤ、４１…第九のレイヤ、５…第五のレイヤ、６…第六のレイヤ、６１…第一の電気的絶縁レイヤ、６２…第二の電気的絶縁レイヤ、７…第七のレイヤ、８…第一の電気的接点、９…第二の電気的接点、１０…ＲＣ−ＩＧＢＴ、１０１…エミッタ側、１０２…コレクタ側、１１…ウエーハ、１１１…第一の側、１１２…第二の側、１２…マスク、１２１…開口、１３…バッファ・レイヤ、１４…スナップ・バック効果無し、１５…弱いスナップ・バック効果、１６…強いスナップ・バック効果、１７…従来技術のダイオードのスナップ・オフ、１８…ソフト・リカバリーを備えた本発明のＲＣ−ＩＧＢＴのダイオード。
Claims (15)
- 逆導電半導体デバイス（１０）を製造するための方法であって、
当該逆導電半導体デバイスは、共通のウエーハ（１１）の上に、フリー・ホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、この絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、
第一の側（１１１）及び第一の側（１１１）の反対側の第二の側（１１２）を備えた第一の導電性タイプのウエーハ（１１）が、用意され、その第一の側（１１１）は、絶縁ゲート・バイポーラ・トランジスタのエミッタ側（１０１）を形成し、その第二の側（１１２）は、絶縁ゲート・バイポーラ・トランジスタのコレクタ側（１０２）を形成し、
コレクタ側（１０２）に逆導電半導体デバイス（１０）を製造するために、
第一の導電性タイプまたは第二の導電性タイプの第一のレイヤ（３２）が、第二の側（１１２）に作り出され、
少なくとも一つの開口（１２１）を備えたマスク（１２）が、第一のレイヤ（３２）の上に作り出され、そして、第一のレイヤ（３２）の、前記マスク（１２）の開口（１２１）が配置された部分が取り除かれ、第一のレイヤ（３２）の残りの部分が第三のレイヤ（３）を形成し、
その後で、第三のレイヤ（３）と異なる導電性タイプの第二のレイヤ（２）を製造するために、イオンが、第二の側（１１２）でウエーハ（１１）の中に、ウエーハ（１１）の、前記少なくとも一つの開口（１２１）が配置された部分に、前記マスク（１２）をイオンに対するバリアとして使用して、注入され、
その後で、マスク（１２）が取り除かれ、第二のレイヤ（２）を活性化するためのアニール工程が実施され、
第二の電気的接点（９）が、第二の側（１１２）に作り出され、この第二の電気的接点は、第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にあること、
を特徴とする方法。 - 下記特徴を有する請求項１に記載の逆導電半導体デバイス（１０）を製造するための方法：
第三のレイヤ（３）は、第二の導電性タイプであり、第二のレイヤ（２）は、第一の導電性タイプである。 - 下記特徴を有する請求項１に記載の逆導電半導体デバイス（１０）を製造するための方法：
第三のレイヤ（３）は、第一の導電性タイプであり、第二のレイヤ（２）は、第二の導電性タイプである。 - 下記特徴を有する請求項２または３に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または第三のレイヤ（３）の、第二の導電性タイプのレイヤは、０．５μｍから２μｍまでの間の範囲内の厚さで作り出される。 - 下記特徴を有する請求項１から３の何れか１項に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第三のレイヤ（３）は、イオンの注入により作り出され、その後で、前記少なくとも一つの第三のレイヤ（３）を活性化するためのアニール工程が実施される。 - 下記特徴を有する請求項１から５の何れか１項に記載の逆導電半導体デバイス（１０）を製造するための方法：
第一のレイヤ（３２）の、マスク（１２）の開口（１２１）が配置された部分の除去は、エッチングにより実施される。 - 下記特徴を有する請求項２または３に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または前記少なくとも一つの第三のレイヤ（３）は、硼素イオンの注入により作り出され、且つ、
そのイオンは、特に、
２０ｋｅＶから２００ｋｅＶまでのエネルギーで注入されるか、
１＊１０13／ｃｍ2 から１＊１０16／ｃｍ2 までのドーズ量で注入されるか、または、
２０ｋｅＶから２００ｋｅＶまでのエネルギー、且つ１＊１０ 13 ／ｃｍ 2 から１＊１０ 16 ／ｃｍ 2 までのドーズ量で注入される。 - 下記特徴を有する請求項２に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第三のレイヤ（３）は、イオンの注入により作り出され、その後で、前記少なくとも一つの第三のレイヤ（３）を活性化するためのアニール工程が、少なくとも９００℃の温度で実施される。 - 下記特徴を有する請求項２または３に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）または少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、燐であり、且つ、
そのイオンは、特に、
２０ｋｅＶから２００ｋｅＶまでのエネルギーで注入されるか、
１＊１０13／ｃｍ2から１＊１０16／ｃｍ2 までのドーズ量で注入されるか、または、
２０ｋｅＶから２００ｋｅＶまでのエネルギー、且つ１＊１０ 13 ／ｃｍ 2 から１＊１０ 16 ／ｃｍ 2 までのドーズ量で注入される。 - 下記特徴を有する請求項２、３、７、９の何れか１項に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）を作り出すためのイオンは、燐であり、前記少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、硼素であり、または、
前記少なくとも一つの第二のレイヤ（２）を作り出すためのイオンは、硼素であり、
前記少なくとも一つの第三のレイヤ（３）を作り出すためのイオンは、燐である。 - 下記特徴を有する請求項２に記載の逆導電半導体デバイス（１０）を製造するための方法：
前記少なくとも一つの第二のレイヤ（２）を活性化するためのアニール工程は、特に６００℃より低い温度で、特に４００℃から５００℃の温度で、実施される。 - 下記特徴を有する請求項１から１１の何れか１項に記載の逆導電半導体デバイス（１０）を製造するための方法：
第二のレイヤ（２）を活性化するためのアニール工程は、第二の電気的接点（９）を作り出すことと同時に実施される。 - 請求項１から１２の何れか１項に記載の方法により製造された逆導電半導体デバイス（１０）であって、
当該逆導電半導体デバイスは、フリー・ホイール・ダイオード及びパンチ・スルー絶縁ゲート・バイポーラ・トランジスタを、共通のウエーハ（１１）の上に有していて、そのウエーハ（１１）の一部が、第一の導電性タイプのベース・レイヤ（１）を形成し、
絶縁ゲート・バイポーラ・トランジスタは、エミッタ側（１０１）及びコレクタ側（１０２）を有し、エミッタ側（１０１）がコレクタ側（１０２）の反対側に配置され、第一の電気的接点（８）がエミッタ側（１０１）に配置され、第二の電気的接点（９）がコレクタ側（１０２）に配置され、
第一の導電性タイプまたは第二の導電性タイプの少なくとも一つの第三のレイヤ（３）、及び、第三のレイヤと異なる導電性タイプ（３）の少なくとも一つの第二のレイヤ（２）が、コレクタ側（１０２）に配置され、
前記少なくとも一つの第二のレイヤ（２）と第三のレイヤ（３）は、交互に配置され、
第二の電気的接点（９）が、コレクタ側（１０２）に配置され、且つ、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）に対して直接電気的に接触する状態にあり、
前記少なくとも一つの第二のレイヤ（２）は、コレクタ側（１０２）に対して平行に、第一の平面（２１）の中に配置され、
前記少なくとも一つの第三のレイヤ（３）は、コレクタ側（１０２）に対して平行に、第二の平面（３１）の中に配置され、
第一の平面（２１）と第二の平面（３１）は、少なくとも、前記少なくとも一つの第二のレイヤ（２）または第三のレイヤ（３）の、エミッタ側（１０１）から遠く離れて配置されたレイヤの厚さだけ、互いから引き離され、
第一の導電性タイプのバッファ・レイヤ（１３）は、ベース・レイヤ（１）と、前記少なくとも一つの第二のレイヤ（２）及び第三のレイヤ（３）との間に配置されていること、
を特徴とする逆導電半導体デバイス。 - 下記特徴を有する請求項１３に記載の逆導電半導体デバイス（１０）：
第一の平面（２１）と第二の平面（３１）は、０．５μｍから２μｍまでの間の距離で、互いから引き離されている。 - 下記特徴を有する請求項１３または１４に記載の逆導電半導体デバイス（１０）：
第三のレイヤ（３）は、エミッタ側（１０１）からより遠くに配置され、且つ、第三のレイヤ（３）は、第二の導電性タイプである。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07150162.1 | 2007-12-19 | ||
| EP07150162A EP2086012A1 (en) | 2007-12-19 | 2007-12-19 | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| PCT/EP2008/067873 WO2009077588A1 (en) | 2007-12-19 | 2008-12-18 | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011507300A JP2011507300A (ja) | 2011-03-03 |
| JP5543364B2 true JP5543364B2 (ja) | 2014-07-09 |
Family
ID=39340487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010538726A Active JP5543364B2 (ja) | 2007-12-19 | 2008-12-18 | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8617936B2 (ja) |
| EP (2) | EP2086012A1 (ja) |
| JP (1) | JP5543364B2 (ja) |
| CN (1) | CN101904010B (ja) |
| WO (1) | WO2009077588A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK2249392T3 (da) | 2009-04-29 | 2020-08-17 | Abb Power Grids Switzerland Ag | Omvendt ledende halvlederenhed |
| US8510309B2 (en) | 2010-08-31 | 2013-08-13 | Apple Inc. | Selection and delivery of invitational content based on prediction of user interest |
| CN102420133B (zh) * | 2011-09-30 | 2013-07-24 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| US9397206B2 (en) | 2011-11-09 | 2016-07-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| EP2782121B1 (en) * | 2011-11-15 | 2021-01-06 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| EP2783463B1 (en) * | 2011-11-22 | 2015-05-27 | ABB Technology AG | Intelligent gate driver for igbt |
| JP2014063980A (ja) * | 2012-08-30 | 2014-04-10 | Toshiba Corp | 半導体装置 |
| JP6268767B2 (ja) * | 2013-06-25 | 2018-01-31 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN104425246B (zh) * | 2013-08-27 | 2018-01-23 | 无锡华润上华科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| US9159819B2 (en) | 2014-02-20 | 2015-10-13 | Infineon Technologies Ag | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode |
| CN104037208B (zh) * | 2014-06-24 | 2017-09-26 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| US20160211258A1 (en) * | 2015-01-05 | 2016-07-21 | Maxpower Semiconductor Inc. | Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping |
| CN107112325B (zh) * | 2015-01-07 | 2020-09-22 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN105261564B (zh) * | 2015-11-04 | 2018-05-29 | 株洲南车时代电气股份有限公司 | 一种逆导igbt的制备方法 |
| DE112016007081T5 (de) | 2016-07-20 | 2019-04-04 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu deren Herstellung |
| CN112930601B (zh) * | 2018-10-18 | 2021-12-10 | 日立能源瑞士股份公司 | 绝缘栅极功率半导体器件及其制造方法 |
| CN113345807B (zh) * | 2021-04-19 | 2022-06-21 | 株洲中车时代半导体有限公司 | 一种半导体器件制备方法 |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3917769A1 (de) * | 1989-05-31 | 1990-12-06 | Siemens Ag | Thyristor mit emitter-nebenschluessen |
| JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
| US6110763A (en) * | 1997-05-22 | 2000-08-29 | Intersil Corporation | One mask, power semiconductor device fabrication process |
| US20020137264A1 (en) * | 2001-03-23 | 2002-09-26 | Ming-Jer Kao | Method of fabrication thin wafer IGBT |
| WO2004066391A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2005057235A (ja) | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP5195816B2 (ja) * | 2010-05-17 | 2013-05-15 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-12-19 EP EP07150162A patent/EP2086012A1/en not_active Withdrawn
-
2008
- 2008-12-18 JP JP2010538726A patent/JP5543364B2/ja active Active
- 2008-12-18 EP EP08861230.4A patent/EP2223340B1/en active Active
- 2008-12-18 WO PCT/EP2008/067873 patent/WO2009077588A1/en active Application Filing
- 2008-12-18 CN CN2008801225683A patent/CN101904010B/zh active Active
-
2010
- 2010-06-21 US US12/819,607 patent/US8617936B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009077588A1 (en) | 2009-06-25 |
| CN101904010A (zh) | 2010-12-01 |
| CN101904010B (zh) | 2012-10-10 |
| EP2223340A1 (en) | 2010-09-01 |
| JP2011507300A (ja) | 2011-03-03 |
| EP2223340B1 (en) | 2015-12-16 |
| US20100295093A1 (en) | 2010-11-25 |
| US8617936B2 (en) | 2013-12-31 |
| EP2086012A1 (en) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
| JP5551082B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
| JP5693962B2 (ja) | 逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法 | |
| JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
| JP6021908B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2010541266A (ja) | 半導体モジュール | |
| JP4746927B2 (ja) | 半導体装置の製造方法 | |
| JP2014523122A (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| JP2015207784A (ja) | 電力半導体素子及びその製造方法 | |
| US20110233607A1 (en) | Semiconductor device and method for manufacturing same | |
| CN107845673B (zh) | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 | |
| US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN109564939B (zh) | 半导体装置 | |
| CN216054715U (zh) | 平面型vdmos器件 | |
| JP2010141339A (ja) | 半導体装置を製造するための方法 | |
| JP5228308B2 (ja) | 半導体装置の製造方法 | |
| KR101534104B1 (ko) | 반도체 소자 | |
| KR20120091197A (ko) | 펀치스루 반도체 디바이스 및 그의 제조 방법 | |
| JP2008053610A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2020155529A (ja) | 半導体装置およびその製造方法 | |
| US20230326995A1 (en) | Manufacturing process of a vertical-channel semiconductor device and vertical-channel semiconductor device | |
| JP5626325B2 (ja) | 半導体装置の製造方法 | |
| JP2006086423A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JP2010186893A (ja) | 半導体装置 | |
| CN113224129A (zh) | 平面型vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130813 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5543364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |