CN107845673B - 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 - Google Patents
逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 Download PDFInfo
- Publication number
- CN107845673B CN107845673B CN201711034355.2A CN201711034355A CN107845673B CN 107845673 B CN107845673 B CN 107845673B CN 201711034355 A CN201711034355 A CN 201711034355A CN 107845673 B CN107845673 B CN 107845673B
- Authority
- CN
- China
- Prior art keywords
- type
- type collector
- region
- collector region
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000002441 reversible effect Effects 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 16
- 238000000059 patterning Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备，以改善逆导型绝缘栅双极型晶体管的负阻效应，提高器件的可靠性。逆导型绝缘栅双极型晶体管包括集电极金属、位于集电极金属前侧且交替排列的第一P型集电区和N型集电区，以及对应设置在每个N型集电区前侧的第二P型集电区，第二P型集电区与N型集电区相对设置，集电极金属通过贯穿N型集电区的接触孔槽与第二P型集电区连接。
Description
技术领域
本发明涉及电力电子技术领域，特别是涉及一种逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备。
背景技术
在电力电子领域，绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是最具代表性的功率器件。IGBT是由双极结型晶体管(Bipolar JunctionTransistor，BJT)和金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOS)组成的复合全控型电压驱动式半导体功率器件，非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
在很多应用场合中，IGBT需要反并联一个二极管来实现续流。逆导型绝缘栅双极型晶体管(Reverse-Conducting Insulated Gate Bipolar Transistor，RC-IGBT)将IGBT和二极管集成在同一块芯片上，从而使器件兼备正向导通能力和反向导通能力，并且可以提高芯片的集成度，节约制造成本。这种新型功率器件已成为当前研究的热点。
RC-IGBT正向导通的时候，其导电模式会存在一个由单电子导电向双极性导电转换的过程。单电子导电模式下，只有电子参与导电，器件导通电压高，电流密度小；双极性导电模式下，电子和空穴均参与导电，在很小的导通电压下就能达到很大的电流密度。当RC-IGBT在两种导电模式之间转换时，会出现电流持续增长而电压反而下降的现象，这种现象称为负阻效应。RC-IGBT的负阻效应会使器件出现一系列可靠性问题。例如，当RC-IGBT并联使用时，会使器件间电流分配不均匀，从而导致一些器件因电流过大而烧毁，一些器件因电流过小而难以开启工作。
因此，如何改善RC-IGBT的负阻效应，提高器件可靠性，是当前亟待解决的技术问题。
发明内容
本发明实施例的目的是提供一种RC-IGBT及其制作方法、电力电子设备，以改善RC-IGBT的负阻效应，提高器件的可靠性。
本发明实施例提供了一种RC-IGBT，包括集电极金属、位于所述集电极金属前侧且交替排列的第一P型集电区和N型集电区，以及对应设置在每个所述N型集电区前侧的第二P型集电区，所述第二P型集电区与所述N型集电区相对设置，所述集电极金属通过贯穿所述N型集电区的接触孔槽与所述第二P型集电区连接。
可选的，所述第一P型集电区和所述N型集电区层叠设置，相邻的所述第一P型集电区通过所述接触孔槽间隔。
可选的，所述N型集电区包括位于相邻两个所述第一P型集电区之间的第一部分，以及位于所述第一P型集电区和所述第二P型集电区之间的第二部分，所述接触孔槽贯穿所述所述第一部分和所述第二部分。
可选的，RC-IGBT还包括位于所述第一P型集电区和所述第二P型集电区前侧的N型缓冲层。
在本发明实施例技术方案中，N型集电区的前侧设置了第二P型集电区，集电极金属通过贯穿N型集电区的接触孔槽与第二P型集电区连接。当器件正向导通时，第一P型集电区和第二P型集电区对电子提供了一个高的势垒，从而能有效的延长电子电流路径，这等效于增加了集电极侧的电阻，相应的，集电极侧的压降增加，使得器件在很小的电流密度下就能进入双极性导电模式，从而有效的抑制了电压折回现象，即改善了负阻效应，提高了器件的可靠性。
本发明实施例还提供了一种电力电子设备，包括前述任一技术方案所述的RC-IGBT。由于RC-IGBT的负阻效应得到改善，器件可靠性较高，因此电力电子设备的可靠性也较高。
本发明实施例还提供了一种前述RC-IGBT的制作方法，包括以下步骤：
对N型半导体衬底背侧预形成第二P型集电区的区域进行P型掺杂注入处理，形成P型掺杂注入区；
对完成上述步骤的半导体片背侧预形成第二P型集电区的区域进行N型掺杂注入处理，形成N型掺杂注入区；完成该步骤后，P型掺杂注入区调整为第二P型集电区；
对完成上述步骤的半导体片背侧预形成第一P型集电区的区域进行P型掺杂注入处理，形成第一P型集电区；完成该步骤后，N型掺杂注入区调整为N型集电区；
对完成上述步骤的半导体片背侧进行刻蚀，形成贯穿N型集电区并通向第二P型集电区的接触孔槽；
在完成上述步骤的半导体片背侧形成通过接触孔槽与第二P型集电区连接的集电极金属。
可选的，当所述第一P型集电区和所述N型集电区层叠设置，相邻的所述第一P型集电区通过所述接触孔槽间隔时：
所述对完成上述步骤的半导体片背侧预形成第一P型集电区的区域进行P型掺杂注入处理的步骤中，所使用掩模板的遮挡区与所述接触孔槽位置对应。
可选的，当所述N型集电区包括位于相邻两个所述第一P型集电区之间的第一部分，以及位于所述第一P型集电区和所述第二P型集电区之间的第二部分，所述接触孔槽贯穿所述所述第一部分和所述第二部分时：
所述对完成上述步骤的半导体片背侧预形成第一P型集电区的区域进行P型掺杂注入处理的步骤中，所使用掩模板的遮挡区与所述第一部分位置对应。
较佳的，在所述对N型半导体衬底背侧预形成第二P型集电区的区域进行P型掺杂注入处理的步骤之前，所述制作方法还包括：
对N型半导体衬底背侧进行减薄处理。
可选的，在所述对N型半导体衬底背侧预形成第二P型集电区的区域进行P型掺杂注入处理的步骤之前，所述制作方法还包括：
在N型半导体衬底背侧形成N型缓冲层。
同理，采用上述制作方法制作的RC-IGBT，其负阻效应得到改善，因此，器件的可靠性较高。
附图说明
图1为相关技术中RC-IGBT工作于单电子导电模式下示意图；
图2为相关技术中RC-IGBT工作于双极性导电模式下示意图；
图3为本发明一实施例RC-IGBT截面示意图；
图4为本发明另一实施例RC-IGBT截面示意图；
图5为本发明一实施例RC-IGBT制作方法流程图；
图6为本发明一实施例RC-IGBT制作过程示意图。
具体实施方式
为改善RC-IGBT的负阻效应，提高器件的可靠性，本发明实施例提供了一种RC-IGBT及其制作方法、电力电子设备。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
如图3所示，本发明一实施例提供的RC-IGBT，包括集电极金属1、位于集电极金属前侧1且交替排列的第一P型集电区2和N型集电区3，以及对应设置在每个N型集电区3前侧的第二P型集电区4，第二P型集电区4与N型集电区3相对设置，集电极金属1通过贯穿N型集电区3的接触孔槽5与第二P型集电区4连接。
在本发明实施例中，定义RC-IGBT的发射极一侧为前侧，集电极一侧为背侧。请继续参照图3所示，RC-IGBT除上述结构外，还包括作为器件漂移区的N型半导体衬底7，第二P型集电区4、N型集电区3、第一P型集电区2和集电极金属1设置在N型半导体衬底7的背侧；此外，器件结构还包括设置在N型半导体衬底7前侧的P型阱8、N型发射区9、栅氧化层10、栅极11、介质层12、发射极金属13和钝化保护层14等。在某些类型的RC-IGBT中，N型半导体衬底7与第一P型集电区2和第二P型集电区4之间可以进一步设置N型缓冲层6，用来阻止器件耗尽层向集电区扩展。其中：N型半导体衬底7为轻掺杂，N型发射区9、P型阱8、N型缓冲层6、第二P型集电区4、N型集电区3、第一P型集电区2为重掺杂。栅极11的具体类型不限，可以为多晶硅平面栅，也可以为图3所示的多晶硅沟槽栅。
相关技术中，RC-IGBT的集电区由交替排列的P型集电区和N型集电区组成。如图1和图2所示，图中仅示意出了N型半导体衬底007、N型缓冲层006、P型集电区002、N型集电区003和集电极金属001部分结构，虚线代表电子电流，实线代表空穴电流。当器件正向导通时，栅极逐渐加高电压直到沟道反型，发射极接低电位，集电极接高电位。电子从N型发射区经沟道流向漂移区，并在集电极的吸引下流向N型集电区，同时在底部的PN结上产生一个电势差VPN，当该电势差VPN大于PN结的内建电势VPN0时，P型集电区就会向漂移区中注入空穴，并与原来漂移区中的电子发生电导调制效应，从而使器件开始工作。RC-IGBT的导通过程按照导电模式的不同可以分为两个阶段：
第一个阶段，即PN结的电势差VPN<VPN0＝0.7V时，如图1所示，电子径直流入N型集电区003，整个过程只有电子参与导电，故称RC-IGBT工作在单电子导电模式下。由于只有电子参与导电，因此，器件导通电压高，电流密度小。
第二个阶段，即PN结电势差VPN＞VPN0＝0.7V时,如图2所示，P型集电区002和N型缓冲层006导通，P型集电区002向漂移区注入空穴并与电子发生电导调制效应，此时电子和空穴同时参与导电，故称RC-IGBT工作在双极性导电模式下。由于既有电子参与导电又有空穴参与导电，因此，器件在很小的电压下就能达到很大的电流密度。
可见，当RC-IGBT的导通由第一个阶段向第二个阶段转换时，会出现电流持续增长而电压反而下降的现象，这种现象称为负阻效应。
假设RC-IGBT刚开始出现负阻效应时的电压为VSB，稳定后的电压为VH，若要减小负阻效应，则要求△VSB＝VSB-VH足够小。根据VSB＝I*(Rch+Rd+Rp)，VH＝I*(Rch+Rp)，I＝VPN/Rp，当VPN＝VPN0＝0.7V，则：
△VSB＝I*Rd＝0.7*Rd/Rp
其中，Rd为漂移区电阻，Rp为集电极电阻，Rch为发射极电阻，I为电流。
根据上述函数关系式可知，当集电极电阻Rp增大时，△VSB减小，可以通过增大集电极电阻Rp来减小△VSB。
如图3所示，在该可选实施例中，N型集电区3包括位于相邻两个第一P型集电区2之间的第一部分31，以及位于第一P型集电区2和第二P型集电区4之间的第二部分32，接触孔槽5贯穿第一部分31和第二部分32。
如图4所示，在该具体实施例中，第一P型集电区2和N型集电区3层叠设置，相邻的第一P型集电区2通过接触孔槽5间隔。
在本发明实施例技术方案中，N型集电区3的前侧设置了第二P型集电区4，集电极金属1通过贯穿N型集电区3的接触孔槽5与第二P型集电区4连接。当器件正向导通时，第一P型集电区2和第二P型集电区4对电子提供了一个高的势垒，从而能有效的延长电子电流路径，这等效于增加了集电极侧的电阻，相应的，集电极侧的压降增加，使得器件在很小的电流密度下就能进入双极性导电模式，从而有效的抑制了电压折回现象，即改善了负阻效应，提高了器件的可靠性。
本发明实施例还提供了一种电力电子设备，包括前述任一技术方案的RC-IGBT。由于RC-IGBT的负阻效应得到改善，器件可靠性较高，因此电力电子设备的可靠性也较高。电力电子设备的具体产品类型不限，包括但不限于家用电器、交通运输设备、牵引传动设备、电机设备等等
如图5和图6所示，基于相同的发明构思，本发明实施例还提供了一种前述RC-IGBT的制作方法，包括以下步骤：
步骤101、对N型半导体衬底7背侧预形成第二P型集电区的区域进行P型掺杂注入处理，形成P型掺杂注入区04。该步骤具体可以采用掩模构图工艺制作。
步骤102、对完成上述步骤的半导体片背侧预形成第二P型集电区的区域进行N型掺杂注入处理，形成N型掺杂注入区03；完成该步骤后，P型掺杂注入区调整为第二P型集电区4。该步骤具体可以采用掩模构图工艺制作，与步骤101中共用同一张掩模板。
步骤103、对完成上述步骤的半导体片背侧预形成第一P型集电区的区域进行P型掺杂注入处理，形成第一P型集电区2；完成该步骤后，N型掺杂注入区调整为N型集电区3。该步骤具体可以采用掩模构图工艺制作。
步骤104、对完成上述步骤的半导体片背侧进行刻蚀，形成贯穿N型集电区3并通向第二P型集电区4的接触孔槽5。该步骤具体可以采用掩模构图工艺制作。
步骤105、在完成上述步骤的半导体片背侧形成通过接触孔槽5与第二P型集电区4连接的集电极金属1。该步骤具体可以采用掩模构图工艺制作。
在进行步骤101之前，可以先将N型半导体衬底前侧的结构制作完毕，一个具体实施例中，步骤101之前具体包含以下步骤：
在选取的N型半导体衬底前侧刻蚀形成接触孔槽；
在N型半导体衬底前侧生长栅氧化层并沉积多晶硅层；
刻蚀多晶硅层，形成多晶硅沟槽栅；
对完成上述步骤的结构前侧进行硼离子注入及通过推阱工艺形成P型阱；
对完成上述步骤的结构前侧进行砷离子注入及通过扩散推结工艺形成N型发射区；
在完成上述步骤的结构前侧沉积介质层，并刻蚀出发射极接触孔和栅极接触孔；
在完成上述步骤的结构前侧沉积金属层，并刻蚀出发射极金属和栅极连接金属；
在完成上述步骤的结构前侧沉积钝化保护层，并引出发射极金属和栅极连接金属。
上述步骤完成后，在进行步骤101之前，可以对N型半导体衬底背侧进行减薄处理，具体可以采用机械研磨或者深反应离子刻蚀工艺进行。为便于加工，避免加工中碎片，N型半导体衬底可以先采用厚度较大的原材料，在完成前侧的工艺制作后，对背侧进行减薄处理，使其满足厚度需求，从而避免因厚度过大而影响到器件的散热和性能。例如，对于耐压600V左右的RC-IGBT，可将N型半导体衬底减薄至70μm左右。
在一个可选实施例中，在对N型半导体衬底背侧进行减薄处理之后，在进行步骤101之前，制作方法还包括：在N型半导体衬底背侧形成N型缓冲层。
在前述的步骤101和步骤102中，所形成第二P型集电区的长度、厚度和掺杂浓度等参数对负阻效应的抑制效果起到关键作用。当第二P型集电区的长度在3μm左右，厚度在1μm左右，掺杂浓度在E14左右时，器件的负阻效应基本消失，在实际应用中，应根据流片的测试结果来相应进行调整。
在一个可选实施例中，当RC-IGBT采用图3所示结构，N型集电区3包括位于相邻两个第一P型集电区2之间的第一部分31，以及位于第一P型集电区2和第二P型集电区4之间的第二部分32，接触孔槽5贯穿第一部分31和第二部分32时：如图6所示，步骤103中，所使用掩模板的遮挡区与第一部分位置对应。
在另一个可选实施例中，当RC-IGBT采用图4所示结构，第一P型集电区2和N型集电区3层叠设置，且相邻的第一P型集电区2通过接触孔槽5间隔时：步骤103中，所使用掩模板的遮挡区与接触孔槽位置对应。
根据前述对本发明实施例RC-IGBT性能的分析，同理，采用上述制作方法制作的RC-IGBT，其负阻效应得到改善，因此，器件的可靠性较高。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种逆导型绝缘栅双极型晶体管，其特征在于，包括集电极金属、位于所述集电极金属前侧且交替排列的第一P型集电区和N型集电区，以及对应设置在每个所述N型集电区前侧的第二P型集电区，所述第二P型集电区与所述N型集电区相对设置，所述集电极金属通过贯穿所述N型集电区的接触孔槽与所述第二P型集电区连接；
所述N型集电区包括位于相邻两个所述第一P型集电区之间的第一部分，以及位于所述第一P型集电区和所述第二P型集电区之间的第二部分，所述接触孔槽贯穿所述第一部分和所述第二部分。
2.如权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述N型集电区包括位于相邻两个所述第一P型集电区之间的第一部分，以及位于所述第一P型集电区和所述第二P型集电区之间的第二部分，所述接触孔槽贯穿所述所述第一部分和所述第二部分。
3.如权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，还包括位于所述第一P型集电区和所述第二P型集电区前侧的N型缓冲层。
4.一种电力电子设备，其特征在于，包括如权利要求1～3任一项任一项所述的逆导型绝缘栅双极型晶体管。
5.一种如权利要求1所述逆导型绝缘栅双极型晶体管的制作方法，其特征在于，包括以下步骤：
对N型半导体衬底背侧预形成第二P型集电区的区域进行P型掺杂注入处理，形成P型掺杂注入区；
对完成上述步骤的半导体片背侧预形成第二P型集电区的区域进行N型掺杂注入处理，形成N型掺杂注入区；完成该步骤后，P型掺杂注入区调整为第二P型集电区；
对完成上述步骤的半导体片背侧预形成第一P型集电区的区域进行P型掺杂注入处理，形成第一P型集电区；完成该步骤后，N型掺杂注入区调整为N型集电区；
对完成上述步骤的半导体片背侧进行刻蚀，形成贯穿N型集电区并通向第二P型集电区的接触孔槽；
在完成上述步骤的半导体片背侧形成通过接触孔槽与第二P型集电区连接的集电极金属。
6.如权利要求5所述的制作方法，其特征在于，当所述N型集电区包括位于相邻两个所述第一P型集电区之间的第一部分，以及位于所述第一P型集电区和所述第二P型集电区之间的第二部分，所述接触孔槽贯穿所述所述第一部分和所述第二部分时：
所述对完成上述步骤的半导体片背侧预形成第一P型集电区的区域进行P型掺杂注入处理的步骤中，所使用掩模板的遮挡区与所述第一部分位置对应。
7.如权利要求5所述的制作方法，其特征在于，在所述对N型半导体衬底背侧预形成第二P型集电区的区域进行P型掺杂注入处理的步骤之前，所述制作方法还包括：
对N型半导体衬底背侧进行减薄处理。
8.如权利要求5所述的制作方法，其特征在于，
在所述对N型半导体衬底背侧预形成第二P型集电区的区域进行P型掺杂注入处理的步骤之前，所述制作方法还包括：
在N型半导体衬底背侧形成N型缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711034355.2A CN107845673B (zh) | 2017-10-30 | 2017-10-30 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711034355.2A CN107845673B (zh) | 2017-10-30 | 2017-10-30 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107845673A CN107845673A (zh) | 2018-03-27 |
| CN107845673B true CN107845673B (zh) | 2020-06-23 |
Family
ID=61680998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711034355.2A Active CN107845673B (zh) | 2017-10-30 | 2017-10-30 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107845673B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889476A (zh) * | 2019-03-29 | 2022-01-04 | 湘潭大学 | 一种1t1c柔性铁电存储器及其制备方法 |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3154091A1 (en) * | 2015-10-07 | 2017-04-12 | ABB Technology AG | Reverse-conducting semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| CN106129110B (zh) * | 2016-07-26 | 2019-05-10 | 电子科技大学 | 一种双通道rc-igbt器件及其制备方法 |
-
2017
- 2017-10-30 CN CN201711034355.2A patent/CN107845673B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3154091A1 (en) * | 2015-10-07 | 2017-04-12 | ABB Technology AG | Reverse-conducting semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107845673A (zh) | 2018-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6662429B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
| CN105531825B (zh) | 半导体装置及半导体装置的制造方法 | |
| US8435863B2 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
| JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
| US9349847B2 (en) | Semiconductor device and power converter | |
| TWI404205B (zh) | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| US10262993B2 (en) | Semiconductor devices and a method for forming a semiconductor device | |
| JP2022022449A (ja) | 半導体装置 | |
| CN109713037B (zh) | 一种绝缘栅双极性晶体管器件及其制备方法 | |
| CN108258039B (zh) | 电导率调制漏极延伸mosfet | |
| CN113838916B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| US7989921B2 (en) | Soi vertical bipolar power component | |
| JP2018152426A (ja) | 半導体装置 | |
| JP2003303965A (ja) | 半導体素子及びその製造方法 | |
| CN108365007B (zh) | 绝缘栅双极型晶体管 | |
| CN107534053A (zh) | 半导体装置及其制造方法 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN112563321A (zh) | 半导体装置及其制造方法 | |
| CN107845673B (zh) | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| US20180358451A1 (en) | Method of manufacturing power semiconductor device | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| JP2008085307A (ja) | 半導体装置 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |