JP2014523122A - 絶縁ゲート型トランジスタおよびその製造方法 - Google Patents
絶縁ゲート型トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2014523122A JP2014523122A JP2014517832A JP2014517832A JP2014523122A JP 2014523122 A JP2014523122 A JP 2014523122A JP 2014517832 A JP2014517832 A JP 2014517832A JP 2014517832 A JP2014517832 A JP 2014517832A JP 2014523122 A JP2014523122 A JP 2014523122A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- base layer
- emitter
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002019 doping agent Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000003892 spreading Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008092 positive effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
− コレクタ側(15)のコレクタ層(9)と、
− ドリフト層(8)と、
− 第2の導電型のベース層(4)と、
− ベース層(4)の上にエミッタ側(11)に向かって配置されている、第1のソース領域(7)と、
− ベース層(4)の横方向に配置されており、ベース層(4)よりも深く、ドリフト層(8)内へ延在している、トレンチゲート電極(3)と、
− ベース層(4)の横方向に配置されており、ベース層(4)よりも深く、ドリフト層(8)内へ延在している、ウェル(5)と、
− ベース層(4)を取り囲んでおり、ドリフト層(8)とウェル(5)とからベース層(4)を完全に分離するようになっている、エンハンスメント層(6)と、
− エミッタ電極(2)に加えて、ウェル(5)をカバーし、第2の電気的絶縁層(36)によってウェル(5)から分離されている、導電層(32)と、
− 導電層(32)の上部に凹部(39)を有し、その結果、導電層(32)がエミッタ電極(2)に電気的に接触するようになっている、第3の絶縁層(38)と
を備える。
【選択図】図6
Description
− 第1の導電型のドリフト層と、
− 第1の導電型とは異なる第2の導電型のコレクタ層であって、ドリフト層とコレクタ電極との間に配置されており、コレクタ電極に電気的に接触する、コレクタ層と、
− ドリフト層とエミッタ電極との間に配置されており、エミッタ電極に直接的に電気的接触をしている、第2の導電型のベース層と、
− ドリフト層よりも高いドーピング濃度を有する第1の導電型の第1のソース領域であって、ベース層の上にエミッタ側に向かって配置され、エミッタ電極に接触する、第1のソース領域と、
− ベース層の横方向に配置されており、ベース層よりも深く、ドリフト層内へ延在しており、第1の絶縁層によって、ベース層と、第1のソース領域と、ドリフト層とから分離されている、1つまたは少なくとも2つのトレンチゲート電極であって、チャネルが、エミッタ電極と、第1のソース領域と、ベース層と、ドリフト層との間に形成可能である、トレンチゲート電極と、
− ベース層の横方向に配置されており、ベース層よりも深く、ドリフト層内へ延在している、第2の導電型のウェルと、
− ベース層を取り囲んでおり、ドリフト層とウェルとからベース層を完全に分離するようになっている、第1の導電型のエンハンスメント層と、
− エミッタ電極に加えて、ウェルをカバーし、第2の電気的絶縁層によって、少なくともウェルから分離されている、導電層と、
− エミッタ側において、トレンチゲート電極と、導電層と、トレンチゲート電極とウェルとの間にあるベース層、エンハンスメント層、およびドリフト層の部分との上部に配置されている第3の絶縁層であって、導電層の上部に凹部を有し、その結果、導電層がエミッタ電極に電気的に接触するようになっている、第3の絶縁層と
を備える。
10 ウェーハ
11 エミッタ側
12 第1の側
15 コレクタ側
16 第2の側
100 アクティブセル
110 ダミーセル
120、130、140、150、160 先行技術のIGBT
2 エミッタ電極
25 コレクタ電極
3 トレンチゲート電極
31 プレーナ型ゲート
300 ピッチ型トレンチゲート
32 導電層
34 第1の絶縁層
36 第2の絶縁層
38 第3の絶縁層
39 凹部
4 ベース層
5 ウェル
6 エンハンスメント層
7 第1のソース領域
75 第2のソース領域
8 ドリフト層
85 バッファ層
9 コレクタ層
95 第1の領域
Claims (14)
- エミッタ側(11)のエミッタ電極(2)と、前記エミッタ側(11)の反対側のコレクタ側(15)のコレクタ電極(25)との間に層を有する絶縁ゲート型バイポーラトランジスタであって、
第1の導電型のドリフト層(8)と、
前記第1の導電型とは異なる第2の導電型のコレクタ層(9)であって、前記ドリフト層(8)と前記コレクタ電極(25)との間に配置されており、前記コレクタ電極(25)に電気的に接触する、コレクタ層(9)と、
前記ドリフト層(8)と前記エミッタ電極(2)との間に配置されており、前記エミッタ電極(2)に電気的に接触する、第2の導電型のベース層(4)と、
前記ベース層(4)の上に前記エミッタ側(11)に向かって配置され、前記エミッタ電極(2)に電気的に接触しており、前記ドリフト層(8)よりも高いドーピング濃度を有している、前記第1の導電型の第1のソース領域(7)と、
前記ベース層(4)の横方向に配置されており、前記ベース層(4)よりも深く、前記ドリフト層(8)内へ延在しており、第1の絶縁層(34)によって、前記ベース層(4)と、前記第1のソース領域(7)と、前記ドリフト層(8)とから分離されているトレンチゲート電極(3)であって、チャネルが、前記エミッタ電極(2)と、前記第1のソース領域(7)と、前記ベース層(4)と、前記ドリフト層(8)との間に形成可能である、トレンチゲート電極(3)と、
前記ベース層(4)の横方向に配置されており、前記ベース層(4)よりも深く、前記ドリフト層(8)内へ延在している、前記第2の導電型のウェル(5)と、
前記ベース層(4)を取り囲んでおり、前記ドリフト層(8)と前記ウェル(5)とから前記ベース層(4)を完全に分離するようになっている、前記第1の導電型のエンハンスメント層(6)と、
前記エミッタ電極(2)に加えて、前記ウェル(5)をカバーし、第2の電気的絶縁層(36)によって前記ウェル(5)から分離されている、導電層(32)と、
前記エミッタ側(11)において、前記トレンチゲート電極(3)と、前記導電層(32)と、前記トレンチゲート電極(3)と前記ウェル(5)との間にある前記ベース層(4)、前記エンハンスメント層(6)、および前記ドリフト層(8)の部分との上部に配置されている第3の絶縁層(38)であって、前記導電層(32)の上部に凹部(39)を有し、その結果、前記導電層(32)が前記エミッタ電極(2)に電気的に接触するようになっている、第3の絶縁層(38)と
を備える、絶縁ゲート型バイポーラトランジスタ。 - 前記第1の導電型の第2のソース領域(75)が、前記エミッタ側(11)において、前記トレンチゲート電極(3)と前記ウェル(5)との間の前記ベース層(4)の上に配置されており、前記第2のソース領域(75)が、前記第1の電気的絶縁層(34)から、少なくとも前記第2の電気的絶縁層(36)の境界部まで延在しており、前記第2のソース領域(75)が、前記ドリフト層(8)よりも高いドーピング濃度を有することを特徴とする、請求項1に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記ウェル(5)が、前記トレンチゲート電極(3)よりも深く、前記ドリフト層(8)内へ延在していることを特徴とする、請求項1または2に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記ドリフト層(8)よりも高いドーピング濃度を有する前記第1の導電型のバッファ層(85)が、前記ドリフト層(8)と前記コレクタ層(9)との間に配置されていることを特徴とする、請求項1から3のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記絶縁ゲート型バイポーラトランジスタ(1)が、前記第1の導電型の第1の領域(95)をさらに備え、前記第1の領域(95)が、前記コレクタ側(15)の上に、前記コレクタ層(9)の横方向に配置されており、前記第1の領域(95)が、前記ドリフト層(8)よりも高いドーピング濃度を有していることを特徴とする、請求項1から4のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記導電層(32)が、前記トレンチゲート電極(3)と同じ材料から作製されていることを特徴とする、請求項1から5のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記絶縁ゲート型バイポーラトランジスタ(1)が、前記ベース層(4)よりも高いドーピング濃度を有する前記第2の導電型のバー(45)をさらに備え、前記バー(45)が、前記エミッタ側(11)において、前記第1のソース領域(7)が前記トレンチゲート電極(3)を取り付ける方向に対して垂直に、前記エミッタ側(11)に平行な平面に配置されており、前記バーにおいて、前記第1のソース領域(7)と、前記ベース層(4)と、前記トレンチゲート電極(3)とが終端していることを特徴とする、請求項1から6のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記ウェル(5)が、前記バーまで延在していることを特徴とする、請求項6に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記ウェル(5)が、前記エンハンスメント層(6)および前記ベース層(4)のうちの少なくとも1つによって、前記バーから分離されていることを特徴とする、請求項6に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記導電層(32)が、そのような前記エンハンスメント層(6)の一部を追加的にカバーし、前記導電層(32)が、前記ウェル(5)と前記第1の絶縁層(34)との間の範囲において、前記エミッタ側(11)まで延在し、かつ、前記ベース層(4)の上方の領域まで延在しており、前記導電層(32)が、前記第2の電気的絶縁層(36)によって、これらの層(4、5、6)から分離されていることを特徴とする、請求項1から8のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記ドリフト層(8)が、前記ウェル(5)と前記エンハンスメント層(6)との間の範囲において、前記第2の電気的絶縁層(36)まで延在していることを特徴とする、請求項1から9のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記第2の絶縁層(36)が、50nmから150nmの厚さを有する、請求項1から10のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 絶縁ゲート型バイポーラトランジスタを製造するための方法であって、以下の製造ステップ、すなわち、
エミッタ側およびコレクタ側を有する第1の導電型の、低濃度ドープされたウェーハを提供するステップであって、前記ウェーハの一部が、最終的な絶縁ゲート型バイポーラトランジスタ(1)において、修正されていない低いドーピングを有し、ドリフト層(8)を形成する、ステップと、
ウェル(5)を形成するために、マスクを適用し、前記第1の導電型とは異なる第2の導電型の第1のドーパントを導入するステップと、
前記エミッタ側(11)にトレンチ凹部を作製し、前記トレンチ凹部を第1の絶縁層(34)でコーティングし、コーティングされたトレンチ凹部を導電性の材料で充填し、その結果、トレンチゲート電極(3)が形成されるステップと、
前記ウェル(5)をカバーする第2の絶縁層(36)を形成するステップと、
前記第2の絶縁層(36)の上部に導電層(32)を形成するステップと、
前記第1の導電型の第2のドーパントを導入することによって、および、マスクとして前記導電層(32)を使用して、前記第2のドーパントを前記ウェーハ内へ拡散させることによって、エンハンスメント層(6)を生成するステップと、
前記第2のドーパントの導入の後に、前記第2の導電型の第3のドーパントを導入することによって、マスクとして前記導電層(32)を使用することによって、および、前記第2のドーパントが拡散された深さよりも低い深さまで、前記エミッタ側(11)から前記ウェーハ内へ前記第3のドーパントを拡散させることによって、ベース層(4)を生成するステップと、
前記第2の導電型の第4のドーパントを前記コレクタ側(15)に導入することによって、および、前記第4のドーパントを前記ウェーハ内へ拡散させることによって、コレクタ層(9)を生成するステップと、
第1のソース領域(7)を形成するために、少なくとも前記導電層(32)をマスクとして使用して、前記第1の導電型の第5のドーパントを導入するステップと、
前記導電層(32)の上部に第3の絶縁層(38)を適用するステップであって、前記第3の絶縁層(38)は、前記エミッタ電極(2)への前記導電層(32)の接触と、前記ベース層(4)への接触開口部とのために、前記導電層(32)の上に凹部(39)を有する、ステップと、
エミッタ電極(2)とコレクタ電極(25)とを適用するステップと
が実施される、方法。 - 前記導電層(32)の上部に前記第3の絶縁層(38)を最初に適用し、その結果、前記第3の絶縁層(38)が前記トレンチゲート電極(3)まで横方向に延在するステップであって、前記第3の絶縁層(38)は、前記ベース層(4)への接触開口部を有する、ステップと、
第1のソース領域(7)を形成するために、前記第3の絶縁層(38)と前記導電層(32)とをマスクとして使用して、前記第1の導電型の第5のドーパントを導入するステップと
を特徴とする、請求項13に記載の絶縁ゲート型バイポーラトランジスタを製造するための方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP11173059.4 | 2011-07-07 | ||
EP11173059 | 2011-07-07 | ||
PCT/EP2012/063303 WO2013004829A1 (en) | 2011-07-07 | 2012-07-06 | Insulated gate bipolar transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014523122A true JP2014523122A (ja) | 2014-09-08 |
JP5985624B2 JP5985624B2 (ja) | 2016-09-06 |
Family
ID=44802583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014517832A Active JP5985624B2 (ja) | 2011-07-07 | 2012-07-06 | 絶縁ゲート型トランジスタおよびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9105680B2 (ja) |
JP (1) | JP5985624B2 (ja) |
KR (1) | KR101840903B1 (ja) |
CN (1) | CN103650148B (ja) |
DE (1) | DE112012002823B4 (ja) |
GB (1) | GB2506075B (ja) |
WO (1) | WO2013004829A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016113865A1 (ja) * | 2015-01-14 | 2017-07-13 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2019071415A (ja) * | 2017-10-10 | 2019-05-09 | アーベーベー・シュバイツ・アーゲー | 絶縁ゲートバイポーラトランジスタ |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112012002823B4 (de) * | 2011-07-07 | 2017-09-07 | Abb Schweiz Ag | Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors |
EP2732471B8 (en) * | 2011-07-14 | 2019-10-09 | ABB Schweiz AG | Insulated gate bipolar transistor and method of production thereof |
JP2014160720A (ja) * | 2013-02-19 | 2014-09-04 | Sanken Electric Co Ltd | 半導体装置 |
JP6256075B2 (ja) * | 2014-02-13 | 2018-01-10 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
CN103943673B (zh) * | 2014-05-04 | 2017-02-01 | 常州中明半导体技术有限公司 | 具有不连续沟槽的沟槽双极型晶体管 |
JP6354458B2 (ja) * | 2014-08-27 | 2018-07-11 | 富士電機株式会社 | 半導体装置 |
EP3251153B1 (en) * | 2015-01-27 | 2018-06-20 | ABB Schweiz AG | Insulated gate power semiconductor device and method for manufacturing such a device |
JP6729999B2 (ja) * | 2015-02-16 | 2020-07-29 | 富士電機株式会社 | 半導体装置 |
KR101748141B1 (ko) | 2015-02-17 | 2017-06-19 | 전남대학교산학협력단 | 절연 게이트 양극성 트랜지스터 |
JP5925928B1 (ja) * | 2015-02-26 | 2016-05-25 | 日本航空電子工業株式会社 | 電気接続構造および電気接続部材 |
CN105047706B (zh) * | 2015-08-28 | 2019-02-05 | 国网智能电网研究院 | 一种低通态损耗igbt及其制造方法 |
US9780202B2 (en) * | 2015-08-31 | 2017-10-03 | Ixys Corporation | Trench IGBT with waved floating P-well electron injection |
US10367085B2 (en) | 2015-08-31 | 2019-07-30 | Littelfuse, Inc. | IGBT with waved floating P-Well electron injection |
CN109768080B (zh) * | 2019-01-23 | 2021-03-30 | 电子科技大学 | 一种具有mos控制空穴通路的igbt器件 |
GB2592927B (en) * | 2020-03-10 | 2024-06-12 | Mqsemi Ag | Semiconductor device with fortifying layer |
GB2602663B (en) * | 2021-01-11 | 2024-09-04 | Mqsemi Ag | Semiconductor device |
US11610987B2 (en) * | 2021-05-18 | 2023-03-21 | Pakal Technologies, Inc | NPNP layered MOS-gated trench device having lowered operating voltage |
US20230021169A1 (en) * | 2021-07-13 | 2023-01-19 | Analog Power Conversion LLC | Semiconductor device with deep trench and manufacturing process thereof |
US11935923B2 (en) | 2021-08-24 | 2024-03-19 | Globalfoundries U.S. Inc. | Lateral bipolar transistor with gated collector |
US11935928B2 (en) | 2022-02-23 | 2024-03-19 | Globalfoundries U.S. Inc. | Bipolar transistor with self-aligned asymmetric spacer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307116A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体装置及び電力変換装置 |
JP2007134625A (ja) * | 2005-11-14 | 2007-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009194044A (ja) * | 2008-02-13 | 2009-08-27 | Hitachi Ltd | トレンチゲート型半導体装置 |
JP2009277792A (ja) * | 2008-05-13 | 2009-11-26 | Mitsubishi Electric Corp | 半導体装置 |
JP2010129697A (ja) * | 2008-11-26 | 2010-06-10 | Fuji Electric Systems Co Ltd | 半導体装置 |
WO2010109596A1 (ja) * | 2009-03-24 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5679966A (en) * | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
EP0837508A3 (en) * | 1996-10-18 | 1999-01-20 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
KR100745557B1 (ko) * | 1999-02-17 | 2007-08-02 | 가부시키가이샤 히타치세이사쿠쇼 | Igbt 및 전력변환 장치 |
JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
US20070063269A1 (en) * | 2005-09-20 | 2007-03-22 | International Rectifier Corp. | Trench IGBT with increased short circuit capability |
JP4644730B2 (ja) * | 2008-08-12 | 2011-03-02 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
JP5686507B2 (ja) * | 2009-08-12 | 2015-03-18 | 株式会社 日立パワーデバイス | トレンチゲート型半導体装置 |
TWI404205B (zh) * | 2009-10-06 | 2013-08-01 | Anpec Electronics Corp | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 |
JP5452195B2 (ja) * | 2009-12-03 | 2014-03-26 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
US20120273897A1 (en) * | 2010-01-04 | 2012-11-01 | Hitachi, Ltd. | Semiconductor Device and Electric Power Conversion Device Using Same |
KR101811895B1 (ko) * | 2010-03-23 | 2017-12-22 | 에이비비 슈바이쯔 아게 | 전력 반도체 소자 |
DE112012002823B4 (de) * | 2011-07-07 | 2017-09-07 | Abb Schweiz Ag | Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors |
EP2732471B8 (en) * | 2011-07-14 | 2019-10-09 | ABB Schweiz AG | Insulated gate bipolar transistor and method of production thereof |
DE112013001487T5 (de) * | 2012-03-16 | 2014-12-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
WO2014013821A1 (ja) * | 2012-07-18 | 2014-01-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2012
- 2012-07-06 DE DE112012002823.6T patent/DE112012002823B4/de active Active
- 2012-07-06 KR KR1020147003224A patent/KR101840903B1/ko active IP Right Grant
- 2012-07-06 CN CN201280033829.0A patent/CN103650148B/zh active Active
- 2012-07-06 JP JP2014517832A patent/JP5985624B2/ja active Active
- 2012-07-06 WO PCT/EP2012/063303 patent/WO2013004829A1/en active Application Filing
- 2012-07-06 GB GB1400075.6A patent/GB2506075B/en active Active
-
2014
- 2014-01-07 US US14/149,412 patent/US9105680B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307116A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体装置及び電力変換装置 |
JP2007134625A (ja) * | 2005-11-14 | 2007-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009194044A (ja) * | 2008-02-13 | 2009-08-27 | Hitachi Ltd | トレンチゲート型半導体装置 |
JP2009277792A (ja) * | 2008-05-13 | 2009-11-26 | Mitsubishi Electric Corp | 半導体装置 |
JP2010129697A (ja) * | 2008-11-26 | 2010-06-10 | Fuji Electric Systems Co Ltd | 半導体装置 |
WO2010109596A1 (ja) * | 2009-03-24 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016113865A1 (ja) * | 2015-01-14 | 2017-07-13 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2019071415A (ja) * | 2017-10-10 | 2019-05-09 | アーベーベー・シュバイツ・アーゲー | 絶縁ゲートバイポーラトランジスタ |
JP7272775B2 (ja) | 2017-10-10 | 2023-05-12 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 絶縁ゲートバイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
KR20140046018A (ko) | 2014-04-17 |
DE112012002823B4 (de) | 2017-09-07 |
CN103650148A (zh) | 2014-03-19 |
JP5985624B2 (ja) | 2016-09-06 |
CN103650148B (zh) | 2016-06-01 |
GB2506075A (en) | 2014-03-19 |
GB201400075D0 (en) | 2014-02-19 |
US9105680B2 (en) | 2015-08-11 |
WO2013004829A1 (en) | 2013-01-10 |
DE112012002823T5 (de) | 2014-08-21 |
KR101840903B1 (ko) | 2018-03-21 |
GB2506075B (en) | 2015-09-23 |
US20140124829A1 (en) | 2014-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
JP6026528B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP7272775B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
US7999343B2 (en) | Semiconductor component with a space-saving edge termination, and method for production of such component | |
JP5865618B2 (ja) | 半導体装置 | |
JP7478716B2 (ja) | 半導体装置 | |
JP7327672B2 (ja) | 半導体装置 | |
JP2018503268A (ja) | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 | |
US20110233607A1 (en) | Semiconductor device and method for manufacturing same | |
JP2019514215A (ja) | 絶縁ゲートパワー半導体デバイスおよびその製造方法 | |
WO2020054446A1 (ja) | 半導体装置 | |
US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
US20240113189A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2022205556A1 (zh) | 绝缘栅双极型晶体管装置及其制备方法 | |
CN116978784A (zh) | Igbt器件及其元胞结构、元胞结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5985624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |