CN102420133B - Igbt器件的制造方法 - Google Patents

Igbt器件的制造方法 Download PDF

Info

Publication number
CN102420133B
CN102420133B CN 201110295394 CN201110295394A CN102420133B CN 102420133 B CN102420133 B CN 102420133B CN 201110295394 CN201110295394 CN 201110295394 CN 201110295394 A CN201110295394 A CN 201110295394A CN 102420133 B CN102420133 B CN 102420133B
Authority
CN
China
Prior art keywords
silicon chip
deposit
back side
type
heavy doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110295394
Other languages
English (en)
Other versions
CN102420133A (zh
Inventor
肖胜安
王海军
刘坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201110295394 priority Critical patent/CN102420133B/zh
Publication of CN102420133A publication Critical patent/CN102420133A/zh
Application granted granted Critical
Publication of CN102420133B publication Critical patent/CN102420133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种IGBT器件的制造方法,硅片背面用于形成p型重掺杂集电区的离子注入步骤、以及部分或全部的退火步骤均在硅片正面淀积表面金属的步骤之前;硅片背面形成p型重掺杂集电区之后,在该p型重掺杂集电区的背面淀积一层二氧化硅。该方法消除了对硅片背面p型离子退火的温度限制,易于获得高激活率。同时可以让p型重掺杂集电区中的p型杂质分布优化。一方面易于与背面金属形成好的欧姆接触,另一方面有利于控制PNP的发射效率并改善IGBT器件的交流特性。

Description

IGBT器件的制造方法
技术领域
本发明涉及一种功率半导体器件,特别是涉及一种IGBT(InsulatedGate Bipolar Transistor,绝缘栅双极晶体管)器件。
背景技术
VDMOS(Vertical double diffused MOSFET,垂直双扩散MOS晶体管)器件在其飘移区(n型中低掺杂区)之下为n型重掺杂区。如果将该n型重掺杂区改为p型重掺杂区,并且在器件反向击穿发生时还有部分n型中低掺杂区(漂移区)没有被耗尽,则形成了NPT型IGBT器件。如果将NPT型IGBT器件的n型中低掺杂区(漂移区)厚度减薄,在器件反向击穿发生时所有的n型中低掺杂区(漂移区)都被耗尽,且在在n型中低掺杂区(漂移区)与p型重掺杂区之间插入一层掺杂浓度比n型中低掺杂区(漂移区)高的n型层,则形成了场阻断型IGBT器件。
IGBT器件中,新增加的p型重掺杂区与其上方的n型中低掺杂区(或n型层)的交界处形成了一个PN结。该PN结在IGBT器件导通时向基区注入空穴,产生基区电导调制效应,从而大大提高了器件的电流处理能力。
IGBT器件的现有制造方法一般是在硅片正面工艺全部完成之后,再将硅片从背面减薄,之后在硅片背面进行p型杂质的离子注入(对于场阻断型IGBT器件,减薄后需要进行n型杂质的离子注入和p型杂质的离子注入)。离子注入之后还需要激活所注入的p型杂质离子并修复离子注入损伤,一般希望采用高温退火工艺。由于这时硅片正面已经有了金属铝,因此退火工艺的温度不能高于500℃,一般为400~450℃。而该温度下p型杂质(场阻断型IGBT器件还包括n型杂质)离子的激活率很低,影响器件的性能。
为此又有一种改进方案,将高温退火工艺改为激光退火(Laserannealing)工艺。其可实现仅在硅片背面一定厚度的区域内实现高温,不影响硅片正面。这便实现了p型杂质离子(有时包括n型杂质离子)的高效率激活。但激光退火工艺需要使用特殊的专用设备,成本较高。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件的新制造方法,该制造方法无需采用成本较高的激光退火工艺,但一样可以对硅片背面的p型杂质离子注入进行良好的激活。
为解决上述技术问题,本发明IGBT器件的制造方法为:
硅片背面用于形成p型重掺杂集电区的离子注入步骤、以及部分或全部的退火步骤均在硅片正面淀积表面金属的步骤之前;(为了在硅片背面形成p型重掺杂集电区,必须采用离子注入步骤和退火步骤。通常硅片背面在离子注入后仅采用一次退火工艺,那么这一次的退火工艺放在硅片正面淀积表面金属的步骤之前。如果硅片背面在离子注入后采用多次退火工艺,那么至少有一次的退火工艺放在硅片正面淀积表面金属的步骤之前)
硅片背面形成p型重掺杂集电区之后,在该p型重掺杂集电区的背面淀积一层二氧化硅,使得所述p型重掺杂集电区的掺杂浓度是不均匀的;在所述p型重掺杂集电区与背面金属接触处p型杂质的掺杂浓度最高,在所述p型重掺杂集电区与n型硅的接触处p型杂质的掺杂浓度最低。
本发明IGBT器件的制造方法将硅片背面p型离子注入的步骤提前到硅片正面淀积表面金属的步骤之前,从而消除了对硅片背面p型离子退火的温度限制,易于获得高激活率。同时由于不受硅片正面具有金属的限制,使得硅片背面在离子注入之后的退火工艺的温度和时间均不受限制,使高能量、大剂量的p型离子注入易于实现,并易于得到p型杂质的不同掺杂浓度分布。
本发明IGBT器件的制造方法中,采用二氧化硅覆盖硅片背面的p型重掺杂集电区,在保护的同时,利用p型杂质(例如硼)易于集中在硅-二氧化硅界面的特性,可以让p型重掺杂集电区中的p型杂质分布优化——与背面金属接触的界面具有高掺杂浓度,与n型硅接触的界面具有低掺杂浓度。一方面易于与背面金属形成好的欧姆接触,另一方面有利于控制PNP的发射效率并改善IGBT器件的交流特性。
附图说明
图1是一种场阻断型IGBT器件的剖面图;
图2a~图2h为本发明IGBT的制造方法的各步骤剖面图;
图3是一种NPT型IGBT器件的剖面图;
图4a、图4b是场阻断型IGBT器件和NPT型IGBT器件的杂质分布比较图。
图中附图标记说明:
1为n型基区;2、2b为保护层;3为n型重掺杂场阻断层;4为p型重掺杂集电区;5为栅氧化层;6、6b为多晶硅;7为p阱;8为n型重掺杂源区;9、9b为介质层;10为接触孔电极;11为p型重掺杂接触区;12为表面金属;14为背面金属。
具体实施方式
IGBT器件可以分为三种类型:PT型(punch through)、NPT型(non-punchthrough)、场阻断型(field stop)。
请参阅图1,这是一种场阻断型IGBT器件的剖面图。
图1所示的场阻断型IGBT器件的本发明制造方法包括如下步骤:
初始状态,请参阅图2a,硅片1的厚度例如为700μm,其中掺杂有n型杂质,掺杂浓度例如为2.4×1013atoms/cm3(原子每立方厘米),对应于此n型掺杂的硅片1的电阻率例如为180Ω·cm(欧姆·厘米)。
第1步,请参阅图2b,在硅片1的正面淀积一层介质2,例如为二氧化硅,用于保护硅片1的正面,再将硅片1从背面减薄。所淀积的二氧化硅层2的厚度例如为
Figure GDA00003005639000041
对硅片1减薄例如采用化学机械研磨(CMP)工艺,减薄后的硅片1的厚度例如为400~550μm。
第2步,对硅片1的背面进行湿法腐蚀工艺,用来将研磨过程中产生的表面缺陷、划痕等除去。
第3步,请参阅图2c,在硅片1的背面采用离子注入和退火工艺形成场阻断层3。离子注入的杂质为n型,例如为磷、砷等。离子注入的能量为50~100KeV,剂量为1×1011~5×1013atoms/cm2。退火工艺例如为高温退火,用于将离子注入的n型杂质扩散,形成厚度为5~40μm的n型重掺杂场阻断区3。
第4步,请参阅图2d,在硅片1的背面淀积一层介质2b,作为硅片背面的保护层。
第5步,接下来进行硅片正面的工艺,由于类似于VDMOS器件已熟知的工艺流程,因此只简单介绍。包括:首先去除硅片正面的保护层2,接着在硅片1中通过离子注入和退火工艺形成p阱7,在硅片1之上通过热氧化生长工艺形成一层栅氧化层5,在栅氧化层5之上淀积一层多晶硅6用于制造栅极,在多晶硅层6之上淀积一层介质层9。
第6步,请参阅图2e,将硅片背面的保护层2b去除(也可以保留该保护层2b,但将该保护层2b减薄至
Figure GDA00003005639000051
以下)。
第7步,请参阅图2f,对n型重掺杂场阻断区3的背面进行p型杂质的离子注入,形成p型重掺杂集电区4。离子注入的p型杂质例如为硼(B)、二氟化硼(BF2 +)等含有硼元素的杂质。离子注入的能量例如为20~300KeV,剂量例如为1×1014~5×1015atoms/cm2
第8步,请参阅图2g,在硅片背面依次淀积一层介质9b和一层多晶硅6b。所淀积的介质9b优选为二氧化硅,厚度例如为
Figure GDA00003005639000052
这一步也可以仅在硅片背面淀积一层介质9b,所淀积的介质9b优选为二氧化硅,厚度例如为以上。
第9步,接下来再次进行硅片正面的工艺,由于类似于VDMOS器件已熟知的工艺流程,因此只简单介绍。包括:首先去除硅片正面的介质层9(如果介质层9之上还有其他层,一并去除),接着采用光刻和刻蚀工艺形成多晶硅栅极6,采用离子注入和退火工艺在多晶硅栅极6两侧下方的p阱7中形成n型重掺杂源区8,再淀积一层介质9c包围多晶硅栅极6的侧面和顶面,在介质层9c中刻蚀接触孔,在接触孔底部通过离子注入和退火工艺在p阱7中形成p型重掺杂接触区11,采用淀积金属和平坦化工艺(例如钨塞工艺)在通孔中形成接触孔电极10,最后在硅片表面淀积一层表面金属12作为发射极。这些步骤都完成后的硅片剖面如图2h所示。
第10步,请参阅图1,首先去除硅片背面的多晶硅层6b和介质层9b,接着在硅片背面淀积一层背面金属14,与p型重掺杂集电区4相接触,作为集电极。
请参阅图3,这是一种NPT型IGBT器件的剖面图。与图1所示的场阻断型IGBT器件相比,区别仅是:去除了n型重掺杂场阻断区3。
对于图3所示的NPT型IGBT器件,本发明给出两种制造方法。
第一种制造方法与图1所示的场阻断型IGBT器件的制造方法仅具有如下区别:
其一,将场阻断型IGBT器件的制造方法第1步中,对硅片1减薄之后的厚度增大,减薄后的硅片1的厚度例如为500~700μm。
其二,去除场阻断型IGBT器件的制造方法第3步。
其三,将场阻断型IGBT器件的制造方法第7步中,p型杂质离子注入的位置由n型重掺杂场阻断区3改为n型基区1,从而在n型基区1的背面形成p型重掺杂集电区4。杂质类型、注入能量、剂量等均不变。
第二种制造方法将图1所示的场阻断型IGBT器件的制造方法中的第3、4、6步去除,剩余各步骤顺序打乱,按照如下顺序进行:第5步(无需去除硅片正面的保护层)——>第1步(减薄后的硅片1的厚度例如为500~700μm)——>第2步——>第7步(p型杂质离子注入的位置由n型重掺杂场阻断区3改为n型基区1)——>第8步——>第9步——>第10步。
上述场阻断型IGBT器件的制造方法中,在硅片背面形成p型重掺杂集电区4的步骤(第7步)是在用于形成栅极的多晶硅层6(第5步的一部分)完成之后进行的。作为一种可替换的方案,硅片背面形成p型重掺杂集电区4的步骤(第7步)可以更换执行顺序,只要在硅片正面的表面金属12淀积的步骤(第9步的一部分)之前即可。上述两种NPT型IGBT器件的制造方法中,情况与之相同。
上述场阻断型IGBT器件的制造方法的第7步中,在硅片背面进行p型杂质的离子注入之后,还需要激活所注入的p型杂质离子并修复离子注入损伤。可以采用高温退火工艺或快速热退火(RTA)工艺,退火工艺的温度大于或等于500℃。如果采用高温退火工艺,温度例如可设为800~1000℃。如果采用快速热退火工艺,可以单独为激活p型杂质离子而进行,也可以与其他步骤中为激活n型杂质离子而一起进行。例如,第三步在硅片背面形成n型杂质离子注入(用于形成n型重掺杂场阻断区3)后先不进行退火,等第7步的p型杂质离子注入(用于形成p型重掺杂集电区4)后一起进行快速热退火工艺。上述两种NPT型IGBT器件的制造方法中,情况与之相同。
图1所示的场阻断型IGBT器件在从硅片正面到背面的反向高度上(图中虚线箭头方向)各部分结构的掺杂浓度(不区分n型、p型)如图4a所示,其中横坐标0表示为n型基区1的上表面,A表示p阱7的下表面、B表示n型场阻断区3的上表面、C表示p型重掺杂集电区4的上表面、D表示背面金属14的上表面(本申请文件中的“上”、“下”均以图1或图3所示方向为准)。
图3所示的NPT型IGBT器件在从硅片正面到背面的反向高度上(图中虚线箭头方向)各部分结构的掺杂浓度(不区分n型、p型)如图4b所示,其中横坐标含义与图4a相同,只是没有了B点。
上述场阻断型IGBT器件的制造方法的第8步中,在硅片背面淀积一层介质9b直接接触p型重掺杂集电区4的下表面,该介质层9b优选为20~
Figure GDA00003005639000081
厚度的二氧化硅。由于p型杂质(例如硼原子)倾向于聚集在硅和二氧化硅的交界面处,因此在p型重掺杂集电区4中,下表面处p型杂质的掺杂浓度最高,表现为图4a、图4b中D点的掺杂浓度最高,可达到1×1018~5×1020atoms/cm3;上表面处p型杂质的掺杂浓度最低,表现为图4a、图4b中C点的掺杂浓度最低,可低至3×1013~1×1017atoms/cm3。前者有利于p型重掺杂集电区4与背面金属14之间形成良好的欧姆接触,后者可以减少由于过多的p型杂质离子注入带来的IGBT器件关断速度慢的问题,并有利于提高IGBT器件的抗闩锁效应。上述两种NPT型IGBT器件的制造方法中,情况与之相同。
本发明所述的IGBT器件及其制造方法中,各部分结构的掺杂类型(n型、p型)变为相反,也是可行的。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种IGBT器件的制造方法,其特征是,硅片背面用于形成p型重掺杂集电区的离子注入步骤、以及部分或全部的退火步骤均在硅片正面淀积表面金属的步骤之前;
硅片背面形成p型重掺杂集电区之后,在该p型重掺杂集电区的背面淀积一层二氧化硅,使得所述p型重掺杂集电区的掺杂浓度是不均匀的;在所述p型重掺杂集电区与背面金属接触处p型杂质的掺杂浓度最高,在所述p型重掺杂集电区与n型硅的接触处p型杂质的掺杂浓度最低。
2.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述在p型重掺杂集电区的背面淀积的二氧化硅的厚度为
Figure FDA00003005638900011
3.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述硅片背面用于形成p型重掺杂集电区的退火步骤的温度大于或等于500℃。
4.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述p型重掺杂集电区的的掺杂浓度的最高值为1×1018~5×1020atoms/cm3
5.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述p型重掺杂集电区的掺杂浓度的最低值为3×1013~1×1017atoms/cm3
6.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述IGBT器件为场阻断型,所述制造方法包括如下步骤:
第1步,在硅片正面淀积一层介质,再将硅片从背面减薄;
第2步,对硅片背面进行湿法腐蚀工艺;
第3步,在硅片的背面采用离子注入和退火工艺形成n型重掺杂场阻断区;
第4步,在硅片背面淀积一层介质;
第5步,进行硅片正面的工艺,包括:去除硅片正面第1步淀积的介质,接着在硅片中形成p阱,在硅片之上形成栅氧化层,在栅氧化层之上淀积一层多晶硅,在多晶硅层之上淀积一层介质层;
第6步,将硅片背面第4步淀积的介质去除或减薄;
第7步,在n型重掺杂场阻断区的背面形成p型重掺杂集电区;
第8步,在硅片背面淀积一层二氧化硅;
第9步,再进行硅片正面的工艺,包括:去除硅片正面第5步淀积的介质,接着刻蚀形成多晶硅栅极,在p阱中形成n型重掺杂源区,再淀积一层介质包围多晶硅栅极的侧面和顶面,在新淀积的介质中刻蚀接触孔,在接触孔底部形成p型重掺杂接触区,在接触孔中形成接触孔电极,最后在硅片表面淀积一层表面金属;
第10步,先去除硅片背面第8步淀积的介质,接着在硅片背面淀积一层背面金属。
7.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述IGBT器件为NPT型,所述制造方法包括如下步骤:
第1步,在硅片正面淀积一层介质,再将硅片从背面减薄;
第2步,对硅片背面进行湿法腐蚀工艺;
第3步,在硅片背面淀积一层介质;
第4步,进行硅片正面的工艺,包括:去除硅片正面第1步淀积的介质,接着在硅片中形成p阱,在硅片之上形成栅氧化层,在栅氧化层之上淀积一层多晶硅,在多晶硅层之上淀积一层介质层;
第5步,将硅片背面第3步淀积的介质去除或减薄;
第6步,在硅片的背面形成p型重掺杂集电区;
第7步,在硅片背面淀积一层二氧化硅;
第8步,再进行硅片正面的工艺,包括:去除硅片正面第4步淀积的介质,接着刻蚀形成多晶硅栅极,在p阱中形成n型重掺杂源区,再淀积一层介质包围多晶硅栅极的侧面和顶面,在新淀积的介质中刻蚀接触孔,在接触孔底部形成p型重掺杂接触区,在接触孔中形成接触孔电极,最后在硅片表面淀积一层表面金属;
第9步,先去除硅片背面第7步淀积的介质,接着在硅片背面淀积一层背面金属。
8.根据权利要求1所述的IGBT器件的制造方法,其特征是,所述IGBT器件为NPT型,所述制造方法包括如下步骤:
第1步,进行硅片正面的工艺,包括:在硅片中形成p阱,在硅片之上形成栅氧化层,在栅氧化层之上淀积一层多晶硅,在多晶硅层之上淀积一层介质层;
第2步,在硅片正面淀积一层介质,再将硅片从背面减薄;
第3步,对硅片背面进行湿法腐蚀工艺;
第4步,在硅片的背面形成p型重掺杂集电区;
第5步,在硅片背面淀积一层二氧化硅;
第6步,再进行硅片正面的工艺,包括:去除硅片正面第2步淀积的介质,接着刻蚀形成多晶硅栅极,在p阱中形成n型重掺杂源区,再淀积一层介质包围多晶硅栅极的侧面和顶面,在新淀积的介质中刻蚀接触孔,在接触孔底部形成p型重掺杂接触区,在接触孔中形成接触孔电极,最后在硅片表面淀积一层表面金属;
第7步,先去除硅片背面第5步淀积的介质,接着在硅片背面淀积一层背面金属。
9.根据权利要求1~8中任何一项所述的IGBT器件的制造方法,其特征是,将各部分结构的掺杂类型变为相反。
CN 201110295394 2011-09-30 2011-09-30 Igbt器件的制造方法 Active CN102420133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110295394 CN102420133B (zh) 2011-09-30 2011-09-30 Igbt器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110295394 CN102420133B (zh) 2011-09-30 2011-09-30 Igbt器件的制造方法

Publications (2)

Publication Number Publication Date
CN102420133A CN102420133A (zh) 2012-04-18
CN102420133B true CN102420133B (zh) 2013-07-24

Family

ID=45944477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110295394 Active CN102420133B (zh) 2011-09-30 2011-09-30 Igbt器件的制造方法

Country Status (1)

Country Link
CN (1) CN102420133B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578980A (zh) * 2012-07-19 2014-02-12 无锡华润上华半导体有限公司 场终止绝缘栅双极型晶体管的制备方法
CN103035519B (zh) * 2012-07-27 2015-10-14 上海华虹宏力半导体制造有限公司 Igbt器件及其制作工艺方法
CN103268859B (zh) * 2012-10-22 2015-02-18 国网智能电网研究院 一种igbt芯片背面制造方法
CN103928318A (zh) * 2013-01-14 2014-07-16 上海宝芯源功率半导体有限公司 一种场终止型igbt 器件的制造方法
CN103943497B (zh) * 2013-01-22 2016-09-21 北大方正集团有限公司 一种背面形成方法
CN104253040A (zh) * 2013-06-25 2014-12-31 无锡华润上华半导体有限公司 Trench FS结构的绝缘栅双极型晶体管的制备方法
CN104253041A (zh) * 2013-06-27 2014-12-31 无锡华润上华半导体有限公司 非穿通型绝缘栅双极晶体管的制造方法
CN104253042B (zh) * 2013-06-28 2017-07-07 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管的制造方法
CN104253153B (zh) * 2013-06-28 2017-09-15 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104282741B (zh) * 2013-07-05 2017-08-11 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104347399B (zh) * 2013-07-25 2017-09-26 北大方正集团有限公司 绝缘栅双极型晶体管igbt制造方法
CN104347400A (zh) * 2013-07-26 2015-02-11 无锡华润上华半导体有限公司 非穿通型绝缘栅双极晶体管的制造方法
CN104425255A (zh) * 2013-08-30 2015-03-18 无锡华润上华半导体有限公司 非穿通型绝缘栅双极晶体管的制造方法
CN104517836B (zh) * 2013-09-26 2018-01-23 无锡华润上华科技有限公司 场截止型绝缘栅双极型晶体管的制备方法
CN104810261B (zh) * 2014-01-29 2019-02-05 上海微电子装备(集团)股份有限公司 一种半导体硅片双面退火方法及装置
CN105047705B (zh) * 2015-06-30 2018-04-27 西安理工大学 一种电子注入增强型的高压igbt及其制造方法
CN106847909A (zh) * 2017-01-05 2017-06-13 江苏中科君芯科技有限公司 一种fs型igbt器件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396663A (zh) * 2001-07-17 2003-02-12 华瑞股份有限公司 绝缘双极性栅晶体管装置及制法、控制其切换速率的方法
EP2086012A1 (en) * 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
CN101217115B (zh) * 2008-01-04 2010-06-02 清华大学 Igbt高压功率器件圆片背面激光退火工艺
ATE551719T1 (de) * 2009-12-09 2012-04-15 Abb Technology Ag Verfahren zur herstellung von halbleiterbauelementen mittels laserglühen zur selektiven aktivierung von implantierten dotiersubstanzen
CN102142372B (zh) * 2010-12-24 2012-10-24 江苏宏微科技有限公司 制备场阻断型绝缘栅双极晶体管的方法
CN102184854B (zh) * 2011-04-14 2013-05-08 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法

Also Published As

Publication number Publication date
CN102420133A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
CN102420133B (zh) Igbt器件的制造方法
JP4128777B2 (ja) 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法
US10177221B2 (en) Integrated Schottky diode in high voltage semiconductor device
CN104637821B (zh) 超级结器件的制造方法
CN103972288A (zh) 超结沟槽式金属氧化物半导体场效应晶体管及其制备方法
CN105185825A (zh) 一种改善半导体功率器件中的注入控制方法
JP2004535067A (ja) トレンチゲート電極を有するパワーmosfet及びその製造方法
CN103489913A (zh) 半导体装置及其制造方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN102479805A (zh) 一种超级结半导体元件及其制造方法
CN104051540A (zh) 超级结器件及其制造方法
CN103985746A (zh) 沟槽型igbt器件及其制造方法
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
JP2002246597A (ja) 半導体装置
CN103681817B (zh) Igbt器件及其制作方法
CN103187303A (zh) 功率半导体装置的制作方法
CN102157377B (zh) 超结vdmos器件及其制造方法
KR102070959B1 (ko) 파워 소자 및 그 제조방법
CN203871337U (zh) 沟槽型igbt器件
CN103872098A (zh) 功率半导体器件
CN205282480U (zh) 一种具有双缓冲层的fs型igbt器件
CN209104155U (zh) 功率器件和电子设备
CN104576730A (zh) 超级结器件及其制造方法
KR102215893B1 (ko) 측면-확산 트렌치 플러그를 가지는 반도체 디바이스
CN103545369B (zh) 功率半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131223

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131223

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.