CN104253040A - Trench FS结构的绝缘栅双极型晶体管的制备方法 - Google Patents
Trench FS结构的绝缘栅双极型晶体管的制备方法 Download PDFInfo
- Publication number
- CN104253040A CN104253040A CN201310258327.4A CN201310258327A CN104253040A CN 104253040 A CN104253040 A CN 104253040A CN 201310258327 A CN201310258327 A CN 201310258327A CN 104253040 A CN104253040 A CN 104253040A
- Authority
- CN
- China
- Prior art keywords
- trench
- layer
- oxide layer
- wafer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000002243 precursor Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 238000002360 preparation method Methods 0.000 claims description 21
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- -1 phosphonium ion Chemical class 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract 2
- 238000002347 injection Methods 0.000 abstract 2
- 239000007924 injection Substances 0.000 abstract 2
- 239000000203 mixture Substances 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种Trench FS结构的绝缘栅双极型晶体管的制备方法，包括如下步骤：在晶圆背面形成FS层；在晶圆正面形成蚀刻槽，相邻的两个蚀刻槽之间形成Pboldy区前体；在蚀刻槽上沉积形成致密性栅氧层；在致密性栅氧层上沉积多晶硅栅；对Pbody区前体进行注入和扩散，得到Pbody区，Pbody区与致密性栅氧层直接接触且裸露在外的区域称为源区前体；对源区前体进行光刻、注入和扩散，得到源区；在晶圆的正面形成介质块；在晶圆正面形成间隔设置的源电极和栅电极；在晶圆背面形成P+阳极层和金属层。这种Trench FS结构的绝缘栅双极型晶体管的制备方法不需要外延工艺，产能较高且成本较低。
Description
技术领域
本发明涉及半导体制造加工领域，尤其涉及一种Trench FS结构的绝缘栅双极型晶体管的制备方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管。因此，可以把IGBT看作是MOS输入的达林顿管。IGBT既具有MOSFET器件电压驱动、高耐压且驱动简单、开关速度快的优点，同时又具有双极型器件电流能力强、且导通压降低的优点，因而在现代电力电子技术中得到了越来越广泛的应用。
随着IGBT向高压大电流方向的发展，虽然Planar FS（平面栅场终止）结构IGBT因其较NPT、PT结构而言，具有在更薄的厚度上承受更大的耐压，更好的开关特性等优点，但是其相对于Trench FS（沟槽栅场终止）结构IGBT来说，相同的电流能力的情况下占用了较大的芯片面积。
传统的Trench FS结构的IGBT的制作工艺一般通过外延实现，但外延工艺时间较长，影响生产产能，且外延成本较高。
发明内容
基于此，有必要提供一种产能较高且成本较低的Trench FS结构的绝缘栅双极型晶体管的制备方法。
一种Trench FS结构的绝缘栅双极型晶体管的制备方法，包括如下步骤：
提供待加工的晶圆，并在所述晶圆背面形成FS层；
在所述晶圆正面进行Trench光刻刻蚀，形成蚀刻槽，相邻的两个蚀刻槽之间形成Pboldy区前体；
通过栅氧生长在所述蚀刻槽上沉积形成致密性栅氧层；
在所述致密性栅氧层上沉积多晶硅栅，并且所述多晶硅栅和所述致密性栅氧层填充满所述蚀刻槽；
对所述Pbody区前体进行注入和扩散，得到Pbody区，所述Pbody区与所述致密性栅氧层直接接触且裸露在外的区域称为源区前体，每个所述Pbody区中形成两个不相连的源区前体；
对所述源区前体进行光刻，接着对所述源区前体进行注入和扩散，得到源区；
在所述晶圆的正面形成介质块，所述介质块完全覆盖所述致密性栅氧层，所述多晶硅栅和所述源区被所述介质块隔开；
在所述晶圆正面沉积金属，接着对所述金属进行光刻和刻蚀，形成间隔设置的源电极和栅电极，所述源电极覆盖所述Pbody区和所述源区，所述栅电极覆盖所述多晶硅栅；
在所述晶圆背面进行硼离子注入和退火，形成层叠在所述FS层上的P+阳极层；
对所述晶圆背面进行金属化，形成层叠在所述P+阳极层上的金属层。
在一个实施例中，所述形成FS层的操作为：通过背面磷离子注入，并在1100℃～1250℃的温度下推阱，在所述晶圆的背面形成FS层。
在一个实施例中，所述形成蚀刻槽的操作为：先在所述晶圆正面生长一层氧化层，涂光刻胶，经过光刻工艺曝光出处需要刻蚀Trench部位，通过干法刻蚀氧化层，去除光刻胶，利用氧化层作为Trench刻蚀时的阻挡层，刻蚀所述晶圆，产生Trench沟槽，之后利用湿法刻蚀，通过控制刻蚀时间去除所述氧化层，形成蚀刻槽。
在一个实施例中，所述形成致密性栅氧层的操作为：通过750℃～1100℃的炉管，生长600A～1500A的致密性栅氧化层。
在一个实施例中，所述沉积多晶硅栅的操作为：通过高温炉管方式，在所述致密性栅氧层上沉积多晶硅，所述致密性栅氧层和所述多晶硅完全填充所述蚀刻槽，接着利用干法多晶刻蚀工艺刻蚀掉所述蚀刻槽之外的多晶硅，得到所 述多晶硅栅。
在一个实施例中，所述得到Pbody区的操作为：通过硼离子注入，在800℃～1000℃下推阱形成Pbody区。
在一个实施例中，所述得到源区的操作为：通过光刻工艺选择性的注入N型离子，通过推阱工艺形成N型掺杂的源区。
在一个实施例中，所述形成介质块的操作为：通过炉管的方式淀积氧化层，接着利用光刻、刻蚀工艺选择性的刻蚀所述氧化层，形成介质块，相邻的两个介质块之间形成源区接触孔。
在一个实施例中，所述形成层叠在所述FS层上的P+阳极层的操作为：在晶圆背面进行硼离子注入，并在300℃～500℃的温度下退火，激活注入的硼离子，形成P+阳极层。
在一个实施例中，所述层叠在所述P+层上的金属层的操作中，所述金属层为依次层叠的Al、Ti、Ni和Ag。
这种Trench FS结构的绝缘栅双极型晶体管的制备方法，既可以很好的保证IGBT结构的性能，又减小了晶圆的工艺时间，提高了生产效率，降低了成本。相对于传统Trench FS结构IGBT的生产，工艺时间长，成本高的现状，这种TrenchFS结构的绝缘栅双极型晶体管的制备方法不需要外延工艺，产能较高且成本较低。
附图说明
图1为一实施方式的Trench FS结构的绝缘栅双极型晶体管的制备方法的流程图；
图2a～图2d为采用如图1所示的Trench FS结构的绝缘栅双极型晶体管的制备方法处理后的晶圆的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以 便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
如图1和图2a～图2d所示，一实施方式的Trench FS结构的绝缘栅双极型晶体管的制备方法，包括如下步骤：
S10、提供待加工的晶圆10，并在晶圆10背面形成FS层20。
晶圆10可以直接购买得到，也可以自行加工得到。
结合图2a，本实施方式中，形成FS层20的操作为：通过背面磷离子注入，并在1100℃～1250℃的温度下推阱，在晶圆10的背面形成FS层20。
S20、在晶圆10正面进行Trench光刻刻蚀，形成蚀刻槽12，相邻的两个蚀刻槽12之间形成Pboldy区前体14。
结合图2a，本实施方式中，形成蚀刻槽的操作为：先在晶圆10正面生长一层氧化层，涂光刻胶，经过光刻工艺曝光出处需要刻蚀Trench部位，通过干法刻蚀氧化层，去除光刻胶，利用氧化层作为Trench刻蚀时的阻挡层，刻蚀所述晶圆，产生Trench沟槽，之后利用湿法刻蚀，通过控制刻蚀时间去除所述氧化层，形成蚀刻槽12。相邻的两个蚀刻槽12之间形成Pboldy区前体14。
氧化层可以为通过炉管中淀积并退火形成的氧化层也可以为通过PECVD（化学气相淀积）的氧化层。
光刻胶可以为正性光刻胶，亦可以为负性光刻胶
S30、通过栅氧生长在蚀刻槽12上沉积形成致密性栅氧层30。
结合图2b，本实施方式中，形成致密性栅氧层30的操作为：通过750℃～1100℃的炉管，生长600A～1500A的致密性栅氧化层30。
具体而言，可以采用先干法再湿法，或者干法，或者先干法后湿法再干法的方式，生长致密性栅氧化层30。
S40、在致密性栅氧层30上沉积多晶硅栅40，并且多晶硅栅30和致密性栅氧层40填充满蚀刻槽12。
结合图2b，本实施方式中，沉积多晶硅栅40的操作为：通过高温炉管方式，在致密性栅氧层30上沉积多晶硅，致密性栅氧层30和多晶硅完全填充蚀刻槽 12，接着利用干法多晶刻蚀工艺刻蚀掉蚀刻槽12之外的多晶硅，得到多晶硅栅40。
S50、对Pbody区前体14进行注入和扩散，得到Pbody区50。
结合图2b，Pbody区50与致密性栅氧层30直接接触且裸露在外的区域称为源区前体52，每个Pbody区50中形成两个不相连的源区前体52。
本实施例中，得到Pbody区50的操作为：通过硼离子注入，在800℃～1000℃下推阱形成Pbody区50。
S60、对源区前体52进行光刻，接着对源区前体52进行注入和扩散，得到源区60。
结合图2c，本实施方式中，得到源区60的操作为：通过光刻工艺选择性的注入N型离子，通过推阱工艺形成N型掺杂的源区60。
N型离子可以为磷离子或者砷离子。
S70、在晶圆10的正面形成介质块70，介质块70完全覆盖致密性栅氧层30，多晶硅栅40和源区60被介质块70隔开。
结合图2c，本实施方式中，通过炉管的方式淀积氧化层，接着利用光刻、刻蚀工艺选择性的刻蚀氧化层，形成介质块70，相邻的两个介质块70之间形成源区接触孔72。
氧化层可以为BPSG（硼磷硅玻璃），氧化层作为介质层隔离过多晶硅淀积和金属发射极电极。
S80、在晶圆10正面沉积金属，接着对金属进行光刻和刻蚀，形成间隔设置的源电极16和栅电极18，源电极16覆盖Pbody区50和源区60，栅电极18覆盖多晶硅栅40。
结合图2d，本实施方式中，沉积的金属通常为Al。
S90、在晶圆10背面进行硼离子注入和退火，形成层叠在FS层20上的P+阳极层80。
结合图2d，本实施方式中，形成层叠在FS层20上的P+阳极层80的操作为：在晶圆10背面进行硼离子注入，并在300℃～500℃的温度下退火，激活注入的硼离子，形成P+阳极层80。
S100、对晶圆10背面进行金属化，形成层叠在P+阳极层80上的金属层90。
结合图2d，本实施方式中，金属层90为依次层叠的Al、Ti、Ni和Ag。
这种Trench FS结构的绝缘栅双极型晶体管的制备方法，既可以很好的保证IGBT结构的性能，又减小了晶圆10的工艺时间，提高了生产效率，降低了成本。相对于传统Trench FS结构IGBT的生产，工艺时间长，成本高的现状，这种Trench FS结构的绝缘栅双极型晶体管的制备方法不需要外延工艺，产能较高且成本较低。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，包括如下步骤：
提供待加工的晶圆，并在所述晶圆背面形成FS层；
在所述晶圆正面进行Trench光刻刻蚀，形成蚀刻槽，相邻的两个蚀刻槽之间形成Pboldy区前体；
通过栅氧生长在所述蚀刻槽上沉积形成致密性栅氧层；
在所述致密性栅氧层上沉积多晶硅栅，并且所述多晶硅栅和所述致密性栅氧层填充满所述蚀刻槽；
对所述Pbody区前体进行注入和扩散，得到Pbody区，所述Pbody区与所述致密性栅氧层直接接触且裸露在外的区域称为源区前体，每个所述Pbody区中形成两个不相连的源区前体；
对所述源区前体进行光刻，接着对所述源区前体进行注入和扩散，得到源区；
在所述晶圆的正面形成介质块，所述介质块完全覆盖所述致密性栅氧层，所述多晶硅栅和所述源区被所述介质块隔开；
在所述晶圆正面沉积金属，接着对所述金属进行光刻和刻蚀，形成间隔设置的源电极和栅电极，所述源电极覆盖所述Pbody区和所述源区，所述栅电极覆盖所述多晶硅栅；
在所述晶圆背面进行硼离子注入和退火，形成层叠在所述FS层上的P+阳极层；
对所述晶圆背面进行金属化，形成层叠在所述P+阳极层上的金属层。
2.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述形成FS层的操作为：通过背面磷离子注入，并在1100℃～1250℃的温度下推阱，在所述晶圆的背面形成FS层。
3.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述形成蚀刻槽的操作为：先在所述晶圆正面生长一层氧化层，涂光刻胶，经过光刻工艺曝光出处需要刻蚀Trench部位，通过干法刻蚀氧化层，去除光刻胶，利用氧化层作为Trench刻蚀时的阻挡层，刻蚀所述晶圆，产生Trench沟槽，之后利用湿法刻蚀，通过控制刻蚀时间去除所述氧化层，形成蚀刻槽。
4.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述形成致密性栅氧层的操作为：通过750℃～1100℃的炉管，生长600A～1500A的致密性栅氧化层。
5.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述沉积多晶硅栅的操作为：通过高温炉管方式，在所述致密性栅氧层上沉积多晶硅，所述致密性栅氧层和所述多晶硅完全填充所述蚀刻槽，接着利用干法多晶刻蚀工艺刻蚀掉所述蚀刻槽之外的多晶硅，得到所述多晶硅栅。
6.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述得到Pbody区的操作为：通过硼离子注入，在800℃～1000℃下推阱形成Pbody区。
7.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述得到源区的操作为：通过光刻工艺选择性的注入N型离子，通过推阱工艺形成N型掺杂的源区。
8.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述形成介质块的操作为：通过炉管的方式淀积氧化层，接着利用光刻、刻蚀工艺选择性的刻蚀所述氧化层，形成介质块，相邻的两个介质块之间形成源区接触孔。
9.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述形成层叠在所述FS层上的P+阳极层的操作为：在晶圆背面进行硼离子注入，并在300℃～500℃的温度下退火，激活注入的硼离子，形成P+阳极层。
10.根据权利要求1所述的Trench FS结构的绝缘栅双极型晶体管的制备方法，其特征在于，所述层叠在所述P+层上的金属层的操作中，所述金属层为依次层叠的Al、Ti、Ni和Ag。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310258327.4A CN104253040A (zh) | 2013-06-25 | 2013-06-25 | Trench FS结构的绝缘栅双极型晶体管的制备方法 |
| PCT/CN2014/078906 WO2014206177A1 (zh) | 2013-06-25 | 2014-05-30 | Trench FS结构的绝缘栅双极型晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310258327.4A CN104253040A (zh) | 2013-06-25 | 2013-06-25 | Trench FS结构的绝缘栅双极型晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104253040A true CN104253040A (zh) | 2014-12-31 |
Family
ID=52141006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310258327.4A Pending CN104253040A (zh) | 2013-06-25 | 2013-06-25 | Trench FS结构的绝缘栅双极型晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104253040A (zh) |
| WO (1) | WO2014206177A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115424926A (zh) * | 2022-09-26 | 2022-12-02 | 深圳安森德半导体有限公司 | 一种基于Trench结构的IGBT及IGBT制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409895B (zh) * | 2016-06-27 | 2019-05-10 | 电子科技大学 | 一种绝缘栅双极晶体管及其制造方法 |
| CN108922885A (zh) * | 2018-08-06 | 2018-11-30 | 上海长园维安微电子有限公司 | 一种大功率单向tvs器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790737A (zh) * | 2004-12-15 | 2006-06-21 | 上海华虹Nec电子有限公司 | 一种igbt及其制造方法 |
| US20090289278A1 (en) * | 2008-05-26 | 2009-11-26 | Sanken Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009289987A (ja) * | 2008-05-29 | 2009-12-10 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体基板のトレンチ形成方法 |
| CN102024848A (zh) * | 2010-11-04 | 2011-04-20 | 天津环鑫科技发展有限公司 | 用于功率器件的沟槽结构及其制造方法 |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5439763B2 (ja) * | 2008-08-14 | 2014-03-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
-
2013
- 2013-06-25 CN CN201310258327.4A patent/CN104253040A/zh active Pending
-
2014
- 2014-05-30 WO PCT/CN2014/078906 patent/WO2014206177A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790737A (zh) * | 2004-12-15 | 2006-06-21 | 上海华虹Nec电子有限公司 | 一种igbt及其制造方法 |
| US20090289278A1 (en) * | 2008-05-26 | 2009-11-26 | Sanken Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009289987A (ja) * | 2008-05-29 | 2009-12-10 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体基板のトレンチ形成方法 |
| CN102024848A (zh) * | 2010-11-04 | 2011-04-20 | 天津环鑫科技发展有限公司 | 用于功率器件的沟槽结构及其制造方法 |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115424926A (zh) * | 2022-09-26 | 2022-12-02 | 深圳安森德半导体有限公司 | 一种基于Trench结构的IGBT及IGBT制造方法 |
| CN115424926B (zh) * | 2022-09-26 | 2024-04-26 | 深圳安森德半导体有限公司 | 一种基于Trench结构的IGBT及IGBT制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014206177A1 (zh) | 2014-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN101043053B (zh) | 具有改善性能的功率半导体器件和方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN104576359A (zh) | 功率二极管的制备方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN111463283A (zh) | 集成启动管、采样管和二极管的dmos结构及其制备方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN104253040A (zh) | Trench FS结构的绝缘栅双极型晶体管的制备方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN105489638B (zh) | 绝缘栅双极晶体管的背面结构及其制作方法 | |
| JP2020506547A (ja) | トレンチ分離構造およびその製造方法 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN104425246A (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN105336774A (zh) | 垂直双扩散场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141231 |
|
| RJ01 | Rejection of invention patent application after publication |